JP5823098B2 - Cell balance system - Google Patents

Cell balance system Download PDF

Info

Publication number
JP5823098B2
JP5823098B2 JP2010122009A JP2010122009A JP5823098B2 JP 5823098 B2 JP5823098 B2 JP 5823098B2 JP 2010122009 A JP2010122009 A JP 2010122009A JP 2010122009 A JP2010122009 A JP 2010122009A JP 5823098 B2 JP5823098 B2 JP 5823098B2
Authority
JP
Japan
Prior art keywords
nmos transistor
voltage
circuit
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010122009A
Other languages
Japanese (ja)
Other versions
JP2011250609A (en
Inventor
正一 小久保
正一 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010122009A priority Critical patent/JP5823098B2/en
Publication of JP2011250609A publication Critical patent/JP2011250609A/en
Application granted granted Critical
Publication of JP5823098B2 publication Critical patent/JP5823098B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

本発明は、半導体装置、特に、直列接続された複数個の電池各々の電圧差が大きくならないようにバランスさせる半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device that balances a voltage difference between a plurality of batteries connected in series so as not to increase.

一般に、複数個の二次電池を直列接続して構成された組電池の保護回路において、バランス回路等の半導体装置により、二次電池各々の電圧差が大きくならないようにバランスさせることが知られている（例えば、特許文献１〜４参照）。   In general, in a protection circuit for an assembled battery configured by connecting a plurality of secondary batteries in series, a semiconductor device such as a balance circuit is known to balance so that the voltage difference between the secondary batteries does not increase. (For example, see Patent Documents 1 to 4).

このようなバランス回路の一例として、二次電池に印加される電流をバイパスさせるバイパススイッチ回路がある。従来のバイパススイッチ回路の一例の概略構成図を図４に示す。また、１つの二次電池１０２に対するバイパススイッチ回路の概略構成の一例を図５に示す。なお、図４では、一例として、電源電圧ＶＣＣ＿ＩＮからの電源電圧の印加により充電される１０個の二次電池１０２が直列に接続された組電池に適用する場合を示している。また、図５は、ＮＭＯＳトランジスタｅｑｕ＿ｓｗ５を含む構成について示したが、全てのＮＭＯＳトランジスタ（ｅｑｕ＿ｓｗ１〜ｅｑｕ＿ｓｗ１０）を含む場合においても同様の構成となっている。   An example of such a balance circuit is a bypass switch circuit that bypasses the current applied to the secondary battery. FIG. 4 shows a schematic configuration diagram of an example of a conventional bypass switch circuit. An example of a schematic configuration of a bypass switch circuit for one secondary battery 102 is shown in FIG. FIG. 4 shows, as an example, a case where the present invention is applied to an assembled battery in which ten secondary batteries 102 charged by applying a power supply voltage from the power supply voltage VCC_IN are connected in series. FIG. 5 shows the configuration including the NMOS transistor eq_sw5, but the configuration is the same when all the NMOS transistors (equ_sw1 to eq_sw10) are included.

図４に示したバイパススイッチ回路１１０では、例えば、二次電池１０２の電圧が高い場合は放電させるように、当該二次電池１０２に接続されたＮＭＯＳトランジスタｅｑｕ＿ｓｗ１〜ｅｑｕ＿ｓｗ１０をオン状態にして、二次電池１０２に印加される充電電流をバイパスさせると共に、当該二次電池１０２を放電させる。   In the bypass switch circuit 110 shown in FIG. 4, for example, the NMOS transistors eq_sw1 to eq_sw10 connected to the secondary battery 102 are turned on so as to be discharged when the voltage of the secondary battery 102 is high. The charging current applied to the battery 102 is bypassed and the secondary battery 102 is discharged.

バイパススイッチ回路１１０は、バイパススイッチとして機能するＮＭＯＳトランジスタｅｑｕ＿ｓｗ１〜ｅｑｕ＿ｓｗ１０と、電源電圧ＶＣＣ＿ＩＮ−ＧＮＤ間の分圧抵抗１２８によりＮＭＯＳトランジスタｅｑｕ＿ｓｗ１〜ｅｑｕ＿ｓｗ１０各々のゲート電圧を生成する駆動回路１２０と、バイパススイッチのオン・オフを制御する制御信号が入力されるレベルシフタ回路ＬＶＳと、を備えて構成されている。また、駆動回路１２０は、分圧抵抗１２８、制御信号によりオン・オフが制御されるＮＭＯＳトランジスタｈｖｐ、抵抗１２６、インバータ１２２、及びインバータ１２４を備えて構成されており、インバータ１２２の出力電圧がＮＭＯＳトランジスタｅｑｕ＿ｓｗ５のゲートに入力される。   The bypass switch circuit 110 includes NMOS transistors eq_sw1 to eq_sw10 functioning as bypass switches, a drive circuit 120 that generates gate voltages of the NMOS transistors eq_sw1 to eq_sw10 by a voltage dividing resistor 128 between the power supply voltages VCC_IN and GND, and a bypass switch And a level shifter circuit LVS to which a control signal for controlling on / off is input. The drive circuit 120 includes a voltage dividing resistor 128, an NMOS transistor hvp that is controlled to be turned on / off by a control signal, a resistor 126, an inverter 122, and an inverter 124. The output voltage of the inverter 122 is an NMOS. The signal is input to the gate of the transistor eq_sw5.

特開２００２−０５８１６９号公報JP 2002-058169 A 特開２００４−２４８３４８号公報JP 2004-248348 A 特開２００７−３１８９５０号公報JP 2007-318950 A 特開２００９−１４８１２５号公報JP 2009-148125 A

図５の駆動回路をさらに簡略化して図示したものを図６に示す。従来のバイパススイッチ回路１１０では、接続された二次電池１０２各々の電圧がほぼ等しい場合には、問題無く、十分に二次電池１０２の電圧をバイパスさせることができた。しかしながら、充電を繰り返して劣化してきた二次電池１０２の場合では、二次電池１０２間で電圧が大きくばらつくようになる。これにより、電源電圧ＶＣＣ＿ＩＮを抵抗分圧１２８で分圧することにより作成したゲート電圧では、抵抗分圧比と、二次電池１０２の電池電圧が一致せず、図６に示すように、二次電池１０２の電池端電圧とインバータ１３０の電圧（ＧＮＤに対する電位）とのずれが生じ、バイパススイッチであるＮＭＯＳトランジスタ１１４のゲート・ソース間電圧が一定でなくなる。従って、ＮＭＯＳトランジスタ１１４のオン抵抗がばらつくことになり、十分なバランス電流が得られずに、バランス回路としての機能を果たせない場合がある。さらには、オン・オフが行えないＮＭＯＳトランジスタ１１４が生じたり、ゲート耐圧を超すＮＭＯＳトランジスタ１１４が生じたりする可能性がある。   FIG. 6 shows a further simplified version of the drive circuit of FIG. In the conventional bypass switch circuit 110, when the voltages of the connected secondary batteries 102 are substantially equal, the voltage of the secondary battery 102 can be sufficiently bypassed without any problem. However, in the case of the secondary battery 102 that has been deteriorated by repeated charging, the voltage varies greatly between the secondary batteries 102. Thereby, in the gate voltage created by dividing the power supply voltage VCC_IN by the resistance voltage division 128, the resistance voltage division ratio and the battery voltage of the secondary battery 102 do not match, and as shown in FIG. The voltage between the battery terminal and the voltage of the inverter 130 (the potential with respect to GND) is shifted, and the gate-source voltage of the NMOS transistor 114 serving as a bypass switch is not constant. Therefore, the on-resistance of the NMOS transistor 114 varies, and a sufficient balance current cannot be obtained, and the function as a balance circuit may not be achieved. Further, there is a possibility that an NMOS transistor 114 that cannot be turned on / off may be generated, or an NMOS transistor 114 that exceeds the gate breakdown voltage may be generated.

本発明は、上述した問題を解決するために提案されたものであり、直列接続された複数個の電池毎に備えられた、各電池の電圧をバイパスさせるためのＮＭＯＳトランジスタのオン抵抗のばらつきを抑制することができるセルバランスシステムを提供することを目的とする。 The present invention has been proposed in order to solve the above-described problem, and the variation in the on-resistance of the NMOS transistor for bypassing the voltage of each battery provided for each of a plurality of batteries connected in series is reduced. It aims at providing the cell balance system which can be suppressed.

上記目的を達成するために、請求項１に記載のセルバランスシステムは、直列に接続された複数の電池と、前記直列に接続された複数の電池毎に備えられると共に、ドレインが前記電池の一端に接続され、且つソースが前記電池の他端に接続されたＮＭＯＳトランジスタと、定電流源と、一端が前記定電流源に接続され、且つ他端が前記ＮＭＯＳトランジスタのソースに接続された抵抗と、を含む電圧生成回路と、前記ＮＭＯＳトランジスタをオン状態にする場合は、前記ＮＭＯＳトランジスタのゲートを前記定電流源と前記抵抗との間に接続し、前記ＮＭＯＳトランジスタをオフ状態にする場合は、前記ＮＭＯＳトランジスタのゲートを前記ＮＭＯＳトランジスタのソースに接続するよう切り替える切替回路と、を備える。 In order to achieve the above object, a cell balance system according to claim 1 is provided for each of a plurality of batteries connected in series and the plurality of batteries connected in series, and a drain is provided at one end of the battery. An NMOS transistor having a source connected to the other end of the battery, a constant current source, a resistor having one end connected to the constant current source and the other end connected to the source of the NMOS transistor; When the NMOS transistor is turned on, the gate of the NMOS transistor is connected between the constant current source and the resistor, and the NMOS transistor is turned off. A switching circuit for switching the gate of the NMOS transistor to connect to the source of the NMOS transistor.

請求項２に記載のセルバランスシステムは、請求項１に記載のセルバランスシステムにおいて、前記電圧生成回路は、アノードが前記抵抗の他端に接続され、且つカソードが前記ＮＭＯＳトランジスタのソースに接続されたダイオードを含む。 Cell balancing system according to claim 2, in a cell balancing system according to claim 1, wherein the voltage generation circuit has an anode connected to the other end of the resistor, is and connected cathode to a source of the NMOS transistor Including a diode.

請求項３に記載のセルバランスシステムは、請求項２に記載のセルバランスシステムにおいて、前記ダイオードのカソードとアノードとの電位差に基づいて温度を検出する検出回路を備えた。 Cell balancing system according to claim 3, the cell balancing system according to claim 2, comprising a detection circuit for detecting the temperature based on a potential difference between the cathode and the anode of the diode.

請求項４に記載のセルバランスシステムは、請求項３に記載のセルバランスシステムにおいて、前記切替回路は、前記検出回路で検出した温度が予め定められた温度以上である場合に前記ＮＭＯＳトランジスタをオフ状態に制御する制御手段からの信号に応じて前記ＮＭＯＳトランジスタのゲートを前記ＮＭＯＳトランジスタのソースに接続するよう切り替える。 Cell balancing system of claim 4, the cell balancing system according to claim 3, wherein the switching circuit turns off the NMOS transistor if the temperature detected by the detection circuit is equal to or higher than a predetermined temperature Switching is performed so that the gate of the NMOS transistor is connected to the source of the NMOS transistor in accordance with a signal from the control means for controlling the state.

本発明によれば、直列接続された複数個の電池毎に備えられた、各電池の電圧をバイパスさせるためのＮＭＯＳトランジスタのオン抵抗のばらつきを抑制することができる、という効果を奏する。   According to the present invention, it is possible to suppress variation in on-resistance of NMOS transistors provided for each of a plurality of batteries connected in series for bypassing the voltage of each battery.

第１の実施の形態に係る、１つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。It is a schematic block diagram which shows an example of schematic structure of the bypass switch circuit with respect to one secondary battery which concerns on 1st Embodiment. 第２の実施の形態に係る、１つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。It is a schematic block diagram which shows an example of schematic structure of the bypass switch circuit with respect to one secondary battery which concerns on 2nd Embodiment. 第３の実施の形態に係る、１つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。It is a schematic block diagram which shows an example of schematic structure of the bypass switch circuit with respect to one secondary battery which concerns on 3rd Embodiment. 従来の、バイパススイッチ回路の概略構成の一例を示す概略構成図である。It is a schematic block diagram which shows an example of the schematic structure of the conventional bypass switch circuit. 従来の、１つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。It is a schematic block diagram which shows an example of schematic structure of the conventional bypass switch circuit with respect to one secondary battery. 従来の、バイパススイッチ回路における問題を説明するために図５の概略構成図を簡略化した説明図である。It is explanatory drawing which simplified the schematic block diagram of FIG. 5, in order to demonstrate the problem in the conventional bypass switch circuit.

［第１の実施の形態］   [First Embodiment]

以下、図面を参照して本実施の形態の半導体装置であるセルバランス回路（バイパススイッチ回路）について詳細に説明する。   Hereinafter, a cell balance circuit (bypass switch circuit) which is a semiconductor device of the present embodiment will be described in detail with reference to the drawings.

図１に、本実施の形態に係る、１つの二次電池に対するバイパススイッチ回路の概略構成の一例の概略構成図を示す。なお、図１に示した本実施の形態のバイパススイッチ回路１０は、従来のバイパススイッチ回路１１０に対応している。 本実施の形態のセルバランス回路は、複数有る二次電池２毎に図１に示したバイパススイッチ回路１０、及び電源電圧ＶＣＣ＿ＩＮ等を備えることにより構成されている。   FIG. 1 shows a schematic configuration diagram of an example of a schematic configuration of a bypass switch circuit for one secondary battery according to the present embodiment. The bypass switch circuit 10 of the present embodiment shown in FIG. 1 corresponds to a conventional bypass switch circuit 110. The cell balance circuit of the present embodiment is configured by including the bypass switch circuit 10 shown in FIG. 1, the power supply voltage VCC_IN, and the like for each of the plurality of secondary batteries 2.

バイパススイッチ回路１０は、接続端子１２、ＮＭＯＳトランジスタ１４、及び駆動回路２０を含んで構成されている。バイパススイッチ回路１０は、接続端子１２により抵抗４（本実施の形態では具体的一例として抵抗値が１８Ωの抵抗）を介して二次電池２（本実施の形態では具体的一例として電圧値が４．３Ｖの二次電池）の両端に接続されており、当該二次電池２に印加される電流をＮＭＯＳトランジスタ１４のオン・オフによりバイパスする機能を有するものである。   The bypass switch circuit 10 includes a connection terminal 12, an NMOS transistor 14, and a drive circuit 20. The bypass switch circuit 10 has a voltage value 4 as a specific example of the secondary battery 2 (a specific example of the present embodiment in this embodiment) via a connection terminal 12 via a resistor 4 (a specific example of a resistance of 18Ω in the present embodiment). .3V secondary battery), and has a function of bypassing the current applied to the secondary battery 2 by turning on / off the NMOS transistor 14.

ＮＭＯＳトランジスタ１４のドレインは二次電池２の電源電圧ＶＣＣ＿ＩＮ（図示省略）側に接続されており、ソースは二次電池２のグランド側に接続されている。   The drain of the NMOS transistor 14 is connected to the power supply voltage VCC_IN (not shown) side of the secondary battery 2, and the source is connected to the ground side of the secondary battery 2.

駆動回路２０は、ゲート電圧生成回路２２及び制御回路２４を含んで構成されており、ＮＭＯＳトランジスタ１４のゲートのオン・オフを駆動する機能を有するものである。ゲート電圧生成回路２２は、定電流回路２６、及び一端が定電流回路２６に接続され他端がＮＭＯＳトランジスタ１４のソースに接続された抵抗２８を含んで構成されており、ＮＭＯＳトランジスタ１４のゲートをオン状態にするためのゲート電圧を生成する機能を有するものである。   The drive circuit 20 includes a gate voltage generation circuit 22 and a control circuit 24 and has a function of driving on / off of the gate of the NMOS transistor 14. The gate voltage generation circuit 22 includes a constant current circuit 26 and a resistor 28 having one end connected to the constant current circuit 26 and the other end connected to the source of the NMOS transistor 14. It has a function of generating a gate voltage for turning on.

制御回路２４は、ＮＭＯＳトランジスタ１４のゲートのオン・オフを切り替えるよう制御する回路であり、ＮＭＯＳトランジスタ１４のゲートに印加されるゲート電圧をゲート電圧生成回路２２により生成されたゲート電圧とするか、ＮＭＯＳトランジスタ１４のソース電位とするかを切り替える。具体的には、制御回路２４は、ＮＭＯＳトランジスタ１４のゲートの接続先をゲート電圧生成回路２２の定電流回路２６と抵抗２８との間にするか、ＮＭＯＳトランジスタ１４のソースにするかを切り替えるものであり、例えば、スイッチ回路等により構成される。   The control circuit 24 is a circuit that controls switching on and off of the gate of the NMOS transistor 14, and uses the gate voltage applied to the gate of the NMOS transistor 14 as the gate voltage generated by the gate voltage generation circuit 22, The source potential of the NMOS transistor 14 is switched. Specifically, the control circuit 24 switches the connection destination of the gate of the NMOS transistor 14 between the constant current circuit 26 of the gate voltage generation circuit 22 and the resistor 28 or the source of the NMOS transistor 14. For example, it is configured by a switch circuit or the like.

本実施の形態の制御回路２４は、二次電池２の電圧をモニタ等し、バイパスするか否かを判断する制御手段（図示省略）から入力された制御信号により、ＮＭＯＳトランジスタ１４の接続先を切り替える。なお、当該制御手段は、バイパススイッチ回路１０内に備えるようにしてもよいし、バイパススイッチ回路１０外部に備えたものを使用するようにしてもよい。   The control circuit 24 of the present embodiment monitors the voltage of the secondary battery 2 and determines the connection destination of the NMOS transistor 14 based on a control signal input from a control means (not shown) that determines whether to bypass or not. Switch. The control means may be provided in the bypass switch circuit 10 or may be provided outside the bypass switch circuit 10.

バイパススイッチ回路１０では、まず、定電流回路２６が起動すると、電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定の電流（定電流）を抵抗２８に供給する。抵抗２８に流れる定電流に因る電圧降下によって、抵抗２８端に現れる電圧も電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定の電圧（定電圧）となる。このようにゲート電圧生成回路２２により生成される定電圧であるゲート電圧の電圧値は、定電流をＩ、抵抗２８の抵抗値をＲとすると定電圧Ｖ＝Ｉ×Ｒになる。   In the bypass switch circuit 10, first, when the constant current circuit 26 is activated, a constant current (constant current) is supplied to the resistor 28 regardless of the power supply voltage VCC_IN and the voltage of the secondary battery 2. Due to the voltage drop caused by the constant current flowing through the resistor 28, the voltage appearing at the end of the resistor 28 also becomes a constant voltage (constant voltage) regardless of the power supply voltage VCC_IN and the voltage of the secondary battery 2. Thus, the voltage value of the gate voltage, which is a constant voltage generated by the gate voltage generation circuit 22, is constant voltage V = I × R where I is a constant current and R is the resistance value of the resistor 28.

制御回路２４は、ＮＭＯＳトランジスタ１４をオン状態にする場合には、上述のようにしてゲート電圧生成回路２２により生成された定電圧であるゲート電圧がＮＭＯＳトランジスタ１４のゲートに印加されるように制御するため、ＮＭＯＳトランジスタ１４のゲート・ソース間電圧Ｖｇｓを二次電池２の電圧等に因らず一定にすることができ、ＮＭＯＳトランジスタ１４のオン抵抗を一定にすることができる。   When the NMOS transistor 14 is turned on, the control circuit 24 controls the gate voltage, which is a constant voltage generated by the gate voltage generation circuit 22 as described above, to be applied to the gate of the NMOS transistor 14. Therefore, the gate-source voltage Vgs of the NMOS transistor 14 can be made constant regardless of the voltage of the secondary battery 2, and the on-resistance of the NMOS transistor 14 can be made constant.

以上説明したように、本実施の形態のバイパススイッチ回路１０では、ゲート電圧生成回路２２が、定電流回路２６、及び一端が定電流回路２６に接続され他端がＮＭＯＳトランジスタ１４のソースに接続された抵抗２８を備え、定電流回路２６により出力された定電流が供給された抵抗２８に因る電圧降下により定電圧のゲート電圧を生成し、制御回路２４が、ＮＭＯＳトランジスタ１４をオン状態にする場合は、ゲート電圧生成回路２２により生成されたゲート電圧がＮＭＯＳトランジスタ１４のゲートに印加されるようにＮＭＯＳトランジスタ１４のゲートの接続先を切り替える。   As described above, in the bypass switch circuit 10 of the present embodiment, the gate voltage generation circuit 22 has the constant current circuit 26, one end connected to the constant current circuit 26, and the other end connected to the source of the NMOS transistor 14. The constant voltage gate voltage is generated by the voltage drop caused by the resistor 28 to which the constant current output from the constant current circuit 26 is supplied, and the control circuit 24 turns on the NMOS transistor 14. In this case, the connection destination of the gate of the NMOS transistor 14 is switched so that the gate voltage generated by the gate voltage generation circuit 22 is applied to the gate of the NMOS transistor 14.

このように本実施の形態では、電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定の電圧であるゲート電圧により、ＮＭＯＳトランジスタ１４をオン状態にすることができるため、ＮＭＯＳトランジスタ１４のオン抵抗を一定にすることができ、従って、ＮＭＯＳトランジスタ１４のオン抵抗のばらつきを抑制することができる。これにより、バイパススイッチ回路１０のバイパス機能を確実なものとすることができる。   Thus, in the present embodiment, the NMOS transistor 14 can be turned on by the gate voltage that is a constant voltage regardless of the power supply voltage VCC_IN and the voltage of the secondary battery 2. The resistance can be made constant, and therefore variation in the on-resistance of the NMOS transistor 14 can be suppressed. Thereby, the bypass function of the bypass switch circuit 10 can be ensured.

また、図４〜図６に示した従来のバイパススイッチ回路１１０では、抵抗分圧によりゲート電圧を生成する場合、抵抗分圧に精度が必要になるため、分圧抵抗１２８にはスイッチを挿入できず、常時数μＡの電流を流すため、当該電流の消費が生じていたが、本実施の形態のバイパススイッチ回路１０では、ゲート電圧生成回路２２の定電流源２６のオン・オフを制御することができるため、バイパススイッチ回路１０（セルバランス回路）を使用しない場合は、定電流回路２６をオフ状態に制御することにより、消費電流を無くすことができる。従って、従来に比べて消費電流を抑制することができる。   Also, in the conventional bypass switch circuit 110 shown in FIGS. 4 to 6, when the gate voltage is generated by the resistance voltage division, accuracy is required for the resistance voltage division. Therefore, a switch can be inserted into the voltage dividing resistor 128. However, since a current of several μA is constantly flown, the current is consumed, but in the bypass switch circuit 10 of the present embodiment, the on / off of the constant current source 26 of the gate voltage generation circuit 22 is controlled. Therefore, when the bypass switch circuit 10 (cell balance circuit) is not used, current consumption can be eliminated by controlling the constant current circuit 26 to the off state. Therefore, current consumption can be suppressed compared to the conventional case.

［第２の実施の形態］   [Second Embodiment]

以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態のセルバランス回路（バイパススイッチ回路）は、第１の実施の形態のバイパススイッチ回路１０と略同様であるため同様な部分には同一符号を付し、詳細な説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Since the cell balance circuit (bypass switch circuit) of the present embodiment is substantially the same as the bypass switch circuit 10 of the first embodiment, the same parts are denoted by the same reference numerals, and detailed description thereof is omitted.

図２に、本実施の形態に係る、１つの二次電池に対するバイパススイッチ回路の概略構成の一例の概略構成図を示す。本実施の形態のバイパススイッチ回路３０は、接続端子１２、ＮＭＯＳトランジスタ１４、及び駆動回路４０を備えて構成されており、駆動回路４０は、ゲート電圧生成回路４２及び制御回路４４を備えて構成されている。   FIG. 2 shows a schematic configuration diagram of an example of a schematic configuration of a bypass switch circuit for one secondary battery according to the present embodiment. The bypass switch circuit 30 according to the present embodiment includes a connection terminal 12, an NMOS transistor 14, and a drive circuit 40. The drive circuit 40 includes a gate voltage generation circuit 42 and a control circuit 44. ing.

本実施の形態のゲート電圧生成回路４２は、定電流回路２６、抵抗２８、ダイオード４６、ダイオード４６と直列に接続されたダイオード４７を備えた構成となっている。図２に示すように、ダイオード４６、４７は抵抗２８とＮＭＯＳトランジスタ１４のソースとの間に接続されており、本実施の形態では、ダイオード４６のアノードが抵抗２８に接続され、ダイオード４７のカソードがＮＭＯＳトランジスタ１４のソースに接続されている。制御回路４４は、ＮＭＯＳトランジスタ１４のゲートに印加されるゲート電圧をゲート電圧生成回路４２により生成されたゲート電圧とするか、ＮＭＯＳトランジスタ１４のソース電位とするかを切り替える。   The gate voltage generation circuit 42 according to the present embodiment includes a constant current circuit 26, a resistor 28, a diode 46, and a diode 47 connected in series with the diode 46. As shown in FIG. 2, the diodes 46 and 47 are connected between the resistor 28 and the source of the NMOS transistor 14. In the present embodiment, the anode of the diode 46 is connected to the resistor 28, and the cathode of the diode 47. Is connected to the source of the NMOS transistor 14. The control circuit 44 switches whether the gate voltage applied to the gate of the NMOS transistor 14 is the gate voltage generated by the gate voltage generation circuit 42 or the source potential of the NMOS transistor 14.

また、本実施の形態のバイパススイッチ回路３０では、温度検出回路（例えば、電池電圧検出回路）を備えており、ダイオード４６、４７の両端子（ダイオード４６のアノード側端子、及びダイオード４７のカソード側端子）をアナログスイッチ等を介して接続することにより、ダイオード４６、４７の両端の電位差を検出することにより温度（ダイオード４６、４７が配置された周辺の環境温度）を検出する。   Further, the bypass switch circuit 30 of the present embodiment includes a temperature detection circuit (for example, a battery voltage detection circuit), and both terminals of the diodes 46 and 47 (the anode side terminal of the diode 46 and the cathode side of the diode 47). Terminal) is connected via an analog switch or the like to detect the potential difference between both ends of the diodes 46 and 47, thereby detecting the temperature (environmental temperature around the diodes 46 and 47).

バイパススイッチ回路３０では、まず、定電流回路２６が起動すると、電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定の電流（定電流）を抵抗２８及びダイオード４６、４７に供給する。抵抗２８に流れる定電流に因る電圧降下及びダイオード４６、４７に因る電圧降下Ｖｆから、抵抗２８端に現れる電圧も電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定の電圧（定電圧）となる。このようにゲート電圧生成回路２２により生成される定電圧であるゲート電圧の電圧値は、定電流をＩ、抵抗２８の抵抗値をＲとすると定電圧Ｖ＝Ｉ×Ｒ＋Ｖｆになる。   In the bypass switch circuit 30, first, when the constant current circuit 26 is activated, a constant current (constant current) is supplied to the resistor 28 and the diodes 46 and 47 regardless of the power supply voltage VCC_IN and the voltage of the secondary battery 2. From the voltage drop due to the constant current flowing through the resistor 28 and the voltage drop Vf due to the diodes 46 and 47, the voltage appearing at the end of the resistor 28 is also a constant voltage (constant voltage) regardless of the power supply voltage VCC_IN and the voltage of the secondary battery 2. Voltage). Thus, the voltage value of the gate voltage, which is a constant voltage generated by the gate voltage generation circuit 22, is constant voltage V = I × R + Vf, where I is the constant current and R is the resistance value of the resistor 28.

制御回路４４は、ＮＭＯＳトランジスタ１４をオン状態にする場合には、上述のようにしてゲート電圧生成回路４２により生成された定電圧であるゲート電圧がＮＭＯＳトランジスタ１４のゲートに印加されるように制御するため、ＮＭＯＳトランジスタ１４のゲート・ソース間電圧Ｖｇｓを二次電池２の電圧等に因らず一定にすることができ、ＮＭＯＳトランジスタ１４のオン抵抗を一定にすることができる。   When the NMOS transistor 14 is turned on, the control circuit 44 controls the gate voltage, which is a constant voltage generated by the gate voltage generation circuit 42 as described above, to be applied to the gate of the NMOS transistor 14. Therefore, the gate-source voltage Vgs of the NMOS transistor 14 can be made constant regardless of the voltage of the secondary battery 2, and the on-resistance of the NMOS transistor 14 can be made constant.

また、本実施の形態では、ダイオード４６、４７の両端の電位差により温度検出回路で温度を検出している。これにより、ＮＭＯＳトランジスタ１４をオン状態にした際にＮＭＯＳトランジスタ１４の発熱により温度上昇が生じているか否かを判断することができる。温度を検出することにより、例えば制御回路４４と別の制御回路（セルバランス回路内部に備えられていても外部に備えられていてもよい）が、検出した温度が予め定められた温度以上であると判断した場合に、ＮＭＯＳトランジスタ１４をオフ状態にするよう（ＮＭＯＳトランジスタ１４のゲートをソースに接続するよう）に制御信号を制御回路４４に出力し、当該制御信号に応じて制御回路４４がＮＭＯＳトランジスタ１４をオフ状態にする。従って、安全性を向上させることができる。   Further, in the present embodiment, the temperature is detected by the temperature detection circuit based on the potential difference between both ends of the diodes 46 and 47. As a result, it is possible to determine whether or not a temperature rise has occurred due to heat generation of the NMOS transistor 14 when the NMOS transistor 14 is turned on. By detecting the temperature, for example, a control circuit separate from the control circuit 44 (which may be provided inside or outside the cell balance circuit) detects the detected temperature is equal to or higher than a predetermined temperature. When the control signal is determined, the control signal is output to the control circuit 44 so that the NMOS transistor 14 is turned off (the gate of the NMOS transistor 14 is connected to the source). The transistor 14 is turned off. Therefore, safety can be improved.

なお、本実施の形態では、ゲート電圧生成回路４２が２つのダイオード４６、４７を備える構成としているが備えるダイオードの数はこれに限らず、例えば、１つでもよいし、３つ以上であってもよい。   In the present embodiment, the gate voltage generation circuit 42 includes two diodes 46 and 47. However, the number of diodes is not limited to this. For example, one or three or more diodes may be provided. Also good.

以上説明したように、本実施の形態のバイパススイッチ回路３０では、ゲート電圧生成回路４２が、定電流回路２６、抵抗２８、及びダイオード４６、４７を備え、定電流回路２６により出力された定電流が供給された抵抗２８に因る電圧降下及び定電流が供給されたダイオード４６、４７に因る電圧降下Ｖｆにより定電圧のゲート電圧を生成し、制御回路４４が、ＮＭＯＳトランジスタ１４をオン状態にする場合は、ゲート電圧生成回路４２により生成されたゲート電圧がＮＭＯＳトランジスタ１４のゲートに印加されるようにＮＭＯＳトランジスタ１４のゲートの接続先を切り替える。   As described above, in the bypass switch circuit 30 of the present embodiment, the gate voltage generation circuit 42 includes the constant current circuit 26, the resistor 28, and the diodes 46 and 47, and the constant current output by the constant current circuit 26. The constant voltage gate voltage is generated by the voltage drop caused by the resistor 28 supplied with the voltage and the voltage drop Vf caused by the diodes 46 and 47 supplied with the constant current, and the control circuit 44 turns on the NMOS transistor 14. In this case, the connection destination of the gate of the NMOS transistor 14 is switched so that the gate voltage generated by the gate voltage generation circuit 42 is applied to the gate of the NMOS transistor 14.

このように本実施の形態では、電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定の電圧であるゲート電圧により、ＮＭＯＳトランジスタ１４をオン状態にすることができるため、ＮＭＯＳトランジスタ１４のオン抵抗を一定にすることができ、従って、ＮＭＯＳトランジスタ１４のオン抵抗のばらつきを抑制することができる。これにより、バイパススイッチ回路３０のバイパス機能を確実なものとすることができる。   Thus, in the present embodiment, the NMOS transistor 14 can be turned on by the gate voltage that is a constant voltage regardless of the power supply voltage VCC_IN and the voltage of the secondary battery 2. The resistance can be made constant, and therefore variation in the on-resistance of the NMOS transistor 14 can be suppressed. Thereby, the bypass function of the bypass switch circuit 30 can be ensured.

また、本実施の形態では、ダイオード４６、４７を用いているが、ダイオードの電圧降下Ｖｆの温度特性が負である（温度が上がると、電圧降下Ｖｆが下がる）ため、抵抗２８にダイオード４６、４７とは逆に正の温度特性を有する素子をしようすることで、ゲート電圧生成回路４２が生成するゲート電圧の温度特性を第１の実施例のゲート電圧生成回路２２が生成するゲート電圧の温度特性に比較して、小さくすることができる。   In this embodiment, the diodes 46 and 47 are used. However, since the temperature characteristics of the voltage drop Vf of the diode are negative (the voltage drop Vf decreases as the temperature rises), the diode 46, In contrast to 47, by using an element having a positive temperature characteristic, the temperature characteristic of the gate voltage generated by the gate voltage generation circuit 22 of the first embodiment is obtained by using the temperature characteristic of the gate voltage generated by the gate voltage generation circuit 42. It can be made smaller than the characteristics.

また、本実施の形態では、ダイオード４６、４７の電圧降下Ｖｆの値は、ダイオード４６、４７に供給される電流によって変化することが無いとみなせるため、ダイオード４６、４７に供給する電流を小さくすることができ、従って、消費電流を削減することができる。   Further, in the present embodiment, the value of the voltage drop Vf of the diodes 46 and 47 can be regarded as not changing depending on the current supplied to the diodes 46 and 47, so the current supplied to the diodes 46 and 47 is reduced. Therefore, current consumption can be reduced.

さらに、本実施の形態では、ダイオード４６、４７を温度センサとして用い、ダイオード４６、４７の両端の電位差により温度を検出するため、ＮＭＯＳトランジスタ１４がオン状態である際に発熱で生じた温度上昇を検出することができる。従って、予め定められた温度以上の場合に、ＮＭＯＳトランジスタ１４をオフ状態にすることができるため、安全性を向上させることができる。   Further, in this embodiment, the diodes 46 and 47 are used as temperature sensors, and the temperature is detected by the potential difference between both ends of the diodes 46 and 47. Therefore, the temperature rise caused by heat generation when the NMOS transistor 14 is in the on state is detected. Can be detected. Therefore, since the NMOS transistor 14 can be turned off when the temperature is higher than a predetermined temperature, safety can be improved.

［第３の実施の形態］   [Third Embodiment]

以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態のセルバランス回路（バイパススイッチ回路）は、第１の実施の形態のバイパススイッチ回路１０及び第２の実施の形態のバイパススイッチ回路３０と略同様であるため同様な部分には同一符号を付し、詳細な説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Since the cell balance circuit (bypass switch circuit) of the present embodiment is substantially the same as the bypass switch circuit 10 of the first embodiment and the bypass switch circuit 30 of the second embodiment, the same parts are the same. Reference numerals are assigned and detailed description is omitted.

図３に、本実施の形態に係る、１つの二次電池に対するバイパススイッチ回路の概略構成の一例の概略構成図を示す。本実施の形態のバイパススイッチ回路５０は、接続端子１２、ＮＭＯＳトランジスタ１４、及び駆動回路６０を備えて構成されており、駆動回路６０は、ゲート電圧生成回路６２及び制御回路６４を備えて構成されている。   FIG. 3 shows a schematic configuration diagram of an example of a schematic configuration of a bypass switch circuit for one secondary battery according to the present embodiment. The bypass switch circuit 50 according to the present embodiment includes a connection terminal 12, an NMOS transistor 14, and a drive circuit 60. The drive circuit 60 includes a gate voltage generation circuit 62 and a control circuit 64. ing.

本実施の形態のゲート電圧生成回路６２は、基準電圧源６６、アンプ６８、及びＮＭＯＳトランジスタ１４のソースに接続されたレベルシフト回路７０を備えた構成となっている。図３に示すように、基準電圧源６６はアンプ６８の反転入力端子に接続され、レベルシフト回路７０はアンプ６８の非反転入力端子に接続されている。   The gate voltage generation circuit 62 according to the present embodiment includes a reference voltage source 66, an amplifier 68, and a level shift circuit 70 connected to the source of the NMOS transistor 14. As shown in FIG. 3, the reference voltage source 66 is connected to the inverting input terminal of the amplifier 68, and the level shift circuit 70 is connected to the non-inverting input terminal of the amplifier 68.

本実施の形態のレベルシフト回路７０は、アンプ６８の非反転入力端子に接続されたＧＮＤ電位をＮＭＯＳトランジスタ１４のソース電位に基づいて、レベルシフトする機能を有するものである。   The level shift circuit 70 according to the present embodiment has a function of level-shifting the GND potential connected to the non-inverting input terminal of the amplifier 68 based on the source potential of the NMOS transistor 14.

制御回路６４は、ＮＭＯＳトランジスタ１４のゲートに印加されるゲート電圧をゲート電圧生成回路６２により生成されたゲート電圧とするか、ＮＭＯＳトランジスタ１４のソース電位とするかを切り替える。   The control circuit 64 switches whether the gate voltage applied to the gate of the NMOS transistor 14 is the gate voltage generated by the gate voltage generation circuit 62 or the source potential of the NMOS transistor 14.

バイパススイッチ回路５０では、まず、ゲート電圧生成回路６２において基準電圧源６６により５Ｖの基準電圧が印加される。その後、選択回路７６によりオン状態にするＮＭＯＳトランジスタ１４のソースとレベルシフト回路７０のアンプ７４の非反転端子とを接続する。これにより、レベルシフト回路７０は、基準電圧源６６の基準をＧＮＤ電位から、オン状態にするＮＭＯＳトランジスタ１４のソース電位に基づいてレベルシフトする。 制御回路６４は、ＮＭＯＳトランジスタ１４をオン状態にする場合には、上述のようにしてゲート電圧生成回路６２により生成された基準電圧をＮＭＯＳトランジスタ１４のソース電位に応じてレベルシフとしたゲート電圧がＮＭＯＳトランジスタ１４のゲートに印加されるように制御するため、ＮＭＯＳトランジスタ１４のゲート・ソース間電圧Ｖｇｓを二次電池２の電圧等に因らず一定にすることができ、ＮＭＯＳトランジスタ１４のオン抵抗を一定にすることができる。   In the bypass switch circuit 50, first, a reference voltage of 5 V is applied from the reference voltage source 66 in the gate voltage generation circuit 62. Thereafter, the source of the NMOS transistor 14 to be turned on by the selection circuit 76 is connected to the non-inverting terminal of the amplifier 74 of the level shift circuit 70. As a result, the level shift circuit 70 shifts the level of the reference voltage source 66 from the GND potential based on the source potential of the NMOS transistor 14 to be turned on. When the NMOS transistor 14 is turned on, the control circuit 64 sets the reference voltage generated by the gate voltage generation circuit 62 as described above to a level shift in accordance with the source potential of the NMOS transistor 14, and the gate voltage is the NMOS. Since the voltage applied to the gate of the transistor 14 is controlled, the gate-source voltage Vgs of the NMOS transistor 14 can be made constant regardless of the voltage of the secondary battery 2, and the on-resistance of the NMOS transistor 14 can be increased. Can be constant.

なお、本実施の形態では、基準電圧原６６（基準電圧）を５Ｖとしたがこれに限らず、ＮＭＯＳトランジスタ１４の特性、具体的にはゲートをオン状態にする電圧や、耐圧に応じて定めればよい。   In the present embodiment, the reference voltage source 66 (reference voltage) is set to 5 V. However, the reference voltage source 66 (reference voltage) is not limited to this, and is determined according to the characteristics of the NMOS transistor 14, specifically, the voltage at which the gate is turned on, Just do it.

以上説明したように、本実施の形態のバイパススイッチ回路５０では、ゲート電圧生成回路６２が、基準電圧源６６、アンプ６８、及びレベルシフト回路７０を備え、基準電圧源６６により出力された基準電圧をレベルシフト回路７０がＮＭＯＳトランジスタ１４のソース電位に基づいてレベルシフトさせてゲート電圧を生成し、制御回路６４が、ＮＭＯＳトランジスタ１４をオン状態にする場合は、ゲート電圧生成回路６２により生成されたゲート電圧がＮＭＯＳトランジスタ１４のゲートに印加されるようにＮＭＯＳトランジスタ１４のゲートの接続先を切り替える。   As described above, in the bypass switch circuit 50 according to the present embodiment, the gate voltage generation circuit 62 includes the reference voltage source 66, the amplifier 68, and the level shift circuit 70, and the reference voltage output from the reference voltage source 66. The level shift circuit 70 shifts the level based on the source potential of the NMOS transistor 14 to generate a gate voltage, and the control circuit 64 generates the gate voltage when the NMOS transistor 14 is turned on. The connection destination of the gate of the NMOS transistor 14 is switched so that the gate voltage is applied to the gate of the NMOS transistor 14.

このように本実施の形態では、レベルシフト回路７０がＮＭＯＳトランジスタ１４のソース電位の変化に応じて基準電圧をレベルシフトさせるため、ＮＭＯＳトランジスタ１４のゲート・ソース間電圧Ｖｇｓが、電源電圧ＶＣＣ＿ＩＮや二次電池２の電圧に因らず一定になる。これにより、ＮＭＯＳトランジスタ１４のオン抵抗を一定にすることができ、従って、ＮＭＯＳトランジスタ１４のオン抵抗のばらつきを抑制することができる。これにより、バイパススイッチ回路６０のバイパス機能を確実なものとすることができる。   As described above, in the present embodiment, the level shift circuit 70 shifts the reference voltage according to the change in the source potential of the NMOS transistor 14, so that the gate-source voltage Vgs of the NMOS transistor 14 is changed to the power supply voltage VCC_IN or It becomes constant regardless of the voltage of the secondary battery 2. As a result, the on-resistance of the NMOS transistor 14 can be made constant, and therefore variations in the on-resistance of the NMOS transistor 14 can be suppressed. Thereby, the bypass function of the bypass switch circuit 60 can be ensured.

また、第１の実施の形態では抵抗２８が、第２の実施の形態では抵抗２８及びダイオード４６、４７が温度特性を有することにより、温度変化により、ＮＭＯＳトランジスタ１４のゲート電圧が変化するが、本実施の形態では、基準電圧源６６に温度特性を有しないものを使用することにより、温度変化によらず、ＮＭＯＳトランジスタ１４のゲート・ソース間電圧Ｖｇｓを一定にすることができる。   Further, the resistor 28 in the first embodiment and the resistor 28 and the diodes 46 and 47 in the second embodiment have temperature characteristics, so that the gate voltage of the NMOS transistor 14 changes due to temperature change. In the present embodiment, by using the reference voltage source 66 having no temperature characteristic, the gate-source voltage Vgs of the NMOS transistor 14 can be made constant regardless of the temperature change.

なお、図３に示した本実施の形態のレベルシフト回路７０は、二次電池２毎（ＮＭＯＳトランジスタ１４毎）に備えるようにしてもよいし、二次電池２の個数以下としてもよい。二次電池２の個数以下とする場合は、図３に示すように、レベルシフト回路７０を選択回路７６を含む構成とし、選択回路がアンプ７４の非反転入力端子の接続先をバイパスさせる二次電池２（オン状態にするＮＭＯＳトランジスタ１４）のソースとなるように選択すればよい。このようにすることにより、同時にオン状態にするＮＭＯＳトランジスタ１４の個数をレベルシフト回路７０の個数以下に制限することができ、例えば、ＮＭＯＳトランジスタ１４の発熱を鑑みた個数とすることにより、発熱の管理と共に、バイパススイッチ回路５０が形成されるチップ面積の削減をすることができる。   Note that the level shift circuit 70 of the present embodiment shown in FIG. 3 may be provided for each secondary battery 2 (for each NMOS transistor 14) or less than the number of secondary batteries 2. When the number of secondary batteries 2 or less is used, as shown in FIG. 3, the level shift circuit 70 includes a selection circuit 76, and the selection circuit bypasses the connection destination of the non-inverting input terminal of the amplifier 74. The source of the battery 2 (the NMOS transistor 14 to be turned on) may be selected. In this way, the number of NMOS transistors 14 that are simultaneously turned on can be limited to the number of level shift circuits 70 or less. For example, by setting the number in consideration of the heat generation of the NMOS transistor 14, Together with the management, the chip area on which the bypass switch circuit 50 is formed can be reduced.

なお、図３に示したレベルシフト回路７０の構造は具体的一例であり、二次電池２の個数とレベルシフト回路７０との個数を同じにする場合は、選択回路７６を備えなくてよいし、レベルシフト機能に関する部分の構成もこれに限定されるものではない。   Note that the structure of the level shift circuit 70 shown in FIG. 3 is a specific example. When the number of the secondary batteries 2 and the number of the level shift circuits 70 are the same, the selection circuit 76 may not be provided. The configuration of the part related to the level shift function is not limited to this.

２ 二次電池
１０、３０、５０ バイパススイッチ回路（セルバランス回路）
１４ ＮＭＯＳトランジスタ
２０、４０、６０ 駆動回路
２２、４２、６２ ゲート電圧生成回路
２４、４４、６４ 制御回路
２６ 定電流回路
２８ 抵抗
４６、４７ ダイオード
６６ 基準電圧源
７０ レベルシフト回路 2 Secondary battery 10, 30, 50 Bypass switch circuit (cell balance circuit)
14 NMOS transistors 20, 40, 60 Drive circuits 22, 42, 62 Gate voltage generation circuits 24, 44, 64 Control circuit 26 Constant current circuit 28 Resistors 46, 47 Diode 66 Reference voltage source 70 Level shift circuit

Claims (4)

直列に接続された複数の電池と、
前記直列に接続された複数の電池毎に備えられると共に、ドレインが前記電池の一端に接続され、且つソースが前記電池の他端に接続されたＮＭＯＳトランジスタと、
定電流源と、一端が前記定電流源に接続され、且つ他端が前記ＮＭＯＳトランジスタのソースに接続された抵抗と、を含む電圧生成回路と、
前記ＮＭＯＳトランジスタをオン状態にする場合は、前記ＮＭＯＳトランジスタのゲートを前記定電流源と前記抵抗との間に接続し、前記ＮＭＯＳトランジスタをオフ状態にする場合は、前記ＮＭＯＳトランジスタのゲートを前記ＮＭＯＳトランジスタのソースに接続するよう切り替える切替回路と、
を備えたセルバランスシステム。 A plurality of batteries connected in series;
Together provided in each of a plurality of batteries connected in the series, the drain is connected to one end of the battery, and the NMOS transistor and the source of which is connected to the other end of said battery,
A voltage generation circuit including a constant current source, and a resistor having one end connected to the constant current source and the other end connected to the source of the NMOS transistor;
When turning on the NMOS transistor, the gate of the NMOS transistor is connected between the constant current source and the resistor, and when turning off the NMOS transistor, the gate of the NMOS transistor is connected with the NMOS. A switching circuit that switches to connect to the source of the transistor;
Cell balance system with 前記電圧生成回路は、アノードが前記抵抗の他端に接続され、且つカソードが前記ＮＭＯＳトランジスタのソースに接続されたダイオードを含む、請求項１に記載のセルバランスシステム。 2. The cell balance system according to claim 1, wherein the voltage generation circuit includes a diode having an anode connected to the other end of the resistor and a cathode connected to a source of the NMOS transistor. 前記ダイオードのカソードとアノードとの電位差に基づいて温度を検出する検出回路を備えた、請求項２に記載のセルバランスシステム。 The cell balance system according to claim 2, further comprising a detection circuit that detects a temperature based on a potential difference between a cathode and an anode of the diode. 前記切替回路は、前記検出回路で検出した温度が予め定められた温度以上である場合に前記ＮＭＯＳトランジスタをオフ状態に制御する制御手段からの信号に応じて前記ＮＭＯＳトランジスタのゲートを前記ＮＭＯＳトランジスタのソースに接続するよう切り替える、請求項３に記載のセルバランスシステム。 The switching circuit connects the gate of the NMOS transistor to the gate of the NMOS transistor according to a signal from a control unit that controls the NMOS transistor to be turned off when the temperature detected by the detection circuit is equal to or higher than a predetermined temperature. The cell balance system according to claim 3, wherein the cell balance system is switched to connect to a source.
JP2010122009A 2010-05-27 2010-05-27 Cell balance system Active JP5823098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010122009A JP5823098B2 (en) 2010-05-27 2010-05-27 Cell balance system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010122009A JP5823098B2 (en) 2010-05-27 2010-05-27 Cell balance system

Publications (2)

Publication Number Publication Date
JP2011250609A JP2011250609A (en) 2011-12-08
JP5823098B2 true JP5823098B2 (en) 2015-11-25

Family

ID=45415160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010122009A Active JP5823098B2 (en) 2010-05-27 2010-05-27 Cell balance system

Country Status (1)

Country Link
JP (1) JP5823098B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826958A (en) * 2015-01-09 2016-08-03 比亚迪股份有限公司 Balancing device for battery protection system and battery protection system

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311583B (en) * 2012-03-06 2015-09-30 北京联动天翼科技有限公司 A kind of apparatus and method being realized the equilibrium of lithium battery monomer by metal-oxide-semiconductor
JP5991299B2 (en) 2012-12-26 2016-09-14 株式会社デンソー Voltage detection device for battery pack
JP5920291B2 (en) 2013-08-02 2016-05-18 株式会社デンソー Battery pack equalization device
JP6340736B2 (en) 2013-08-29 2018-06-13 パナソニックＩｐマネジメント株式会社 Battery controller
CN112255547B (en) * 2020-10-23 2023-11-10 北京空间飞行器总体设计部 Lithium battery Bypass component simulator based on level triggering and simulation method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621115B2 (en) * 1987-11-25 1997-06-18 松下電工株式会社 Charger control circuit
JPH04245715A (en) * 1991-01-30 1992-09-02 Fujitsu Ltd Non-contact-making switching circuit and power supply device
JP2002369397A (en) * 2001-06-12 2002-12-20 Fdk Corp Overdischarge prevention circuit for primary battery and multisystem power supply circuit fitted with this circuit
JP3967270B2 (en) * 2003-02-18 2007-08-29 日産ディーゼル工業株式会社 Power storage device
JP2009201345A (en) * 2007-12-27 2009-09-03 O2 Micro Inc Battery cell balancing system using current regulator
TW200937701A (en) * 2008-02-18 2009-09-01 Fortune Semiconductor Corp Temperature sensor for charging/discharging control circuit of secondary battery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826958A (en) * 2015-01-09 2016-08-03 比亚迪股份有限公司 Balancing device for battery protection system and battery protection system

Also Published As

Publication number Publication date
JP2011250609A (en) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5823098B2 (en) Cell balance system
US8970163B2 (en) Charge control system of battery pack
JP3966016B2 (en) Clamp circuit
US9329649B2 (en) Dual input single output regulator for an inertial sensor
WO2019235027A1 (en) Battery pack monitoring system
TW201909508A (en) Secondary battery protection circuit, secondary battery protection integrated circuit, and battery pack
JP4655850B2 (en) Power supply control circuit
EP2355303B1 (en) Battery pack
EP3190680B1 (en) Battery protection circuit
JP6072503B2 (en) Energy harvester system
JP2013153597A (en) Protection circuit
US20160380443A1 (en) Battery management system
KR101751547B1 (en) Output circuit, temperature switch ic, and battery pack
US20150145443A1 (en) Autonomous Battery Balancing
US9218009B2 (en) Power supply of a load at a floating-potential
US20150062762A1 (en) Semiconductor device
JP2010035284A (en) Overcurrent protection circuit
JP2014138531A (en) Power supply device, power supply control method, and program thereof
US7501796B2 (en) Semiconductor device having positive side of power supply voltage set
JP7345416B2 (en) Charge/discharge control device and battery device
US11841721B2 (en) Voltage regulator and in-vehicle backup power supply
US11920990B2 (en) In-vehicle temperature detection circuit
CN112649712A (en) Semiconductor device with a plurality of semiconductor chips
JP3780993B2 (en) Abnormality detection device for battery pack
JP5666694B2 (en) Load current detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

R150 Certificate of patent or registration of utility model

Ref document number: 5823098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150