JPWO2020022372A1 - 仮固定基板、仮固定方法および電子部品の製造方法 - Google Patents

仮固定基板、仮固定方法および電子部品の製造方法 Download PDF

Info

Publication number
JPWO2020022372A1
JPWO2020022372A1 JP2020532437A JP2020532437A JPWO2020022372A1 JP WO2020022372 A1 JPWO2020022372 A1 JP WO2020022372A1 JP 2020532437 A JP2020532437 A JP 2020532437A JP 2020532437 A JP2020532437 A JP 2020532437A JP WO2020022372 A1 JPWO2020022372 A1 JP WO2020022372A1
Authority
JP
Japan
Prior art keywords
substrate
temporary fixing
electronic component
temporarily fixed
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020532437A
Other languages
English (en)
Other versions
JP7266036B2 (ja
Inventor
杉夫 宮澤
杉夫 宮澤
野村 勝
野村  勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2020022372A1 publication Critical patent/JPWO2020022372A1/ja
Application granted granted Critical
Publication of JP7266036B2 publication Critical patent/JP7266036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】シリコン基板等を接着し、仮固定するための固定面と、固定面の反対側にある底面とを備え、セラミックスからなる仮固定基板において、仮固定基板をシリコン基板に接着した後の接着体の湾曲量を低減する。【解決手段】仮固定基板21は、シリコン基板と電子部品チップとの少なくとも一方を接着し、仮固定するための固定面21aと、固定面の反対側にある底面21bとを備え、セラミックスまたはガラスからなる。仮固定基板21は、外周平板部21cと、外周平板部によって包囲された凹状変形部21dとを有する。固定面21aが、外周平板部において平坦面21eである。【選択図】 図5

Description

本発明は、シリコン基板の仮固定基板、仮固定方法および電子部品の製造方法に関するものである。
近年、電子部品の小型化、低背化への要求が強まっており、その製造のためのシリコン基板についても、極端に薄くした状態で用いられるケースが多くなっている。この際、薄くしたシリコン基板は、剛性が不足し、搬送、研削・研磨といったプロセスに耐えられないため、ガラスやセラミックスからなる仮固定基板を用いてシリコン基板を支持する方法が知られている(特許文献1、2、3)。
これらの従来技術では、熱硬化性樹脂によってシリコン基板を仮固定基板に対して接着し、冷却した後、シリコン基板を研削・研磨により薄板化する。次いで、さらに表面への多層配線形成等を行い、その後、仮固定基板からシリコン基板を剥がし、所望の寸法にダイシングする。接着層にあらかじめ剥離層を設けておき、仮固定基板側から剥離層に対してレーザー光をあてることで、シリコン基板を仮固定基板から剥離させる。
シリコン基板を仮固定基板上に熱硬化性樹脂で接着する際、シリコン基板と仮固定基板との熱膨張差によって、接着体に反りが発生する。このため、特許文献2では、支持基板を予め接着体の反りとは逆方向に湾曲させておくことで、接着体の反りを少なくすることが試みられている。支持基板の反りは、加熱変形、研磨方法の変更、加工変質層の除去によって調節している。
特開2011−023438 特開2010−058989
しかし、熱硬化性樹脂の種類、接着温度、仮固定基板とシリコン基板の厚み、といった条件の制約から、接着後の接着体の湾曲量が大きくなることがある。この場合には、仮固定基板の反対側への初期の湾曲量を、接着体の湾曲量に応じて大きくしておく必要がある。しかし、そうした場合、接合の際に、接合設備での各基板のハンドリングが難しくなったり、接合時の圧力で割れることがあった。また、接着体を得た後、シリコン基板を研削・研磨により薄くすると、接着体の湾曲量はシリコン基板に接着する前の仮固定基板の初期の湾曲量に近づく。このため、接着直後の接着体の湾曲量にくらべて湾曲量が大きくなり、その後のプロセスを実施することが困難となる。
本発明の課題は、シリコン基板や電子部品チップを接着し、仮固定するための固定面と、固定面の反対側にある底面とを備える仮固定基板において、仮固定基板をシリコン基板や電子部品チップに接着した後の接着体の湾曲量を一層低減できるようにすることである。
本発明は、シリコン基板と電子部品チップとの少なくとも一方を接着し、仮固定するための固定面と、前記固定面の反対側にある底面とを備え、セラミックスまたはガラスからなる仮固定基板であって、
外周平板部と、前記外周平板部によって包囲された凹状変形部とを有しており、前記固定面が前記外周平板部において平坦面であることを特徴とする。
また、本発明は、前記仮固定基板の前記固定面に前記シリコン基板と電子部品チップとの少なくとも一方を接着して接着体を得る工程、および
前記シリコン層を前記仮固定基板から分離する工程
を有することを特徴とする。
また、本発明は、前記仮固定基板の前記固定面に前記シリコン基板を接着して接着体を得る工程、
前記シリコン層内または前記シリコン層上に電子部品チップを設ける工程、および
前記シリコン層および電子部品チップを前記仮固定基板から分離する工程
を有することを特徴とする、電子部品の製造方法に係るものである。
また、本発明は、前記仮固定基板の前記固定面に前記電子部品チップを接着して接着体を得る工程、および
前記電子部品チップを前記仮固定基板から分離する工程
を有することを特徴とする、電子部品の製造方法に係るものである。
本発明によれば、シリコン基板と電子部品チップとの少なくとも一方を接着し、仮固定するための固定面と、固定面の反対側にある底面とを備え、セラミックスからなる仮固定基板において、仮固定基板の初期の湾曲が同じであっても、仮固定基板をシリコン基板や電子部品チップに接着した後の接着体の湾曲量を一層低減できる。この結果、仮固定基板の初期の湾曲量を過度に大きくしておく必要がなく、接合設備での各基板のハンドリングが容易であり、接合時の圧力で割れることも抑制できる。また、接着体を得た後、例えばシリコン基板を研削・研磨により薄くした後、接着体の湾曲量を小さくでき、この後の接着体のハンドリングも容易となる。
(a)は、接合前のシリコン基板2および仮固定基板1を示し、(b)は、シリコン基板2と仮固定基板1とを接合した接着体を示し、(c)は、接着体のシリコン層2Aを薄くした状態を示す。 (a)は、シリコン層2A上に配線6を設けた状態を示し、(b)は、仮固定基板1をシリコン基板から分離した状態を示す。 (a)は、シリコン基板12と、湾曲した仮固定基板11とを示す模式図であり(接合前)、(b)は、シリコン基板12と仮固定基板11とを接合している状態を示し、(c)は、接着体14を示す。 (a)は、接着体のシリコン層14Aを薄くした状態を示し、(b)は、シリコン層14Aと仮固定基板11Aとの接着体を示し、(c)は、シリコン層12Bを仮固定基板11Aから分離した状態を示す。 (a)は、加工前の材料20を示し、(b)は、本発明の実施例に係る仮固定基板21を示し,(c)は仮固定基板21の平面図である。 (a)は、シリコン基板22と仮固定基板21とを示す模式図であり(接合前)、(b)は、シリコン基板22と仮固定基板21とを接合している状態を示し、(c)は、接着体23を示す。 (a)は、接着体のシリコン基板22Bを薄くした状態を示し、(b)は、シリコン基板22Bと仮固定基板21Aとの接着体を示し、(c)は、シリコン基板22Bを仮固定基板21から分離した状態を示す。 図8は、平面的に見て長方形状の仮固定基板31を示す模式図である。 (a)は、電子部品チップ36を樹脂モールド35によって仮固定した状態を示し、(b)は、光照射によって電子部品36および樹脂モールド35を仮固定基板1から分離した状態を示す。
最初に、図1、図2を参照しつつ、仮固定基板を用いたシリコン基板の仮固定および分離方法について述べる。
まず、図1(a)に示す例では、シリコン基板2の接合面2a側に所定の導体3を設けておく。そして、シリコン基板2の表面2a上に接着層4、剥離層5を設ける。仮固定基板1の接合面1aを剥離層5の表面5aに対向させる。
次いで、図1(b)に示すように、シリコン基板2と仮固定基板1とを接合し、接着体を得る。次いで、シリコン基板2の非接合面2bを加工し、図1(c)に示すようにシリコン層2Aを薄くする。2cは加工面である。本例では、シリコン層2Aを薄くした時点で、導体3Aはシリコン層2Aを貫通している。
次いで、図2(a)に示すように、シリコン基板2A上に所定の配線層6を形成する。7は、配線層の上に設置するデバイスチップ(電子部品チップ)に給電するための再配線層であり、フォトプロセスやめっき法により形成される。この配線層の上に必要に応じ、複数のデバイスチップを設置(図示せず)し、次いで、仮固定基板側から所定波長およびエネルギーのレーザ光を照射し、剥離層5で仮固定基板1の剥離を生じさせる。これによって、図2(b)に示すように、シリコン層2Aは、接着層4、配線層6とともに仮固定基板から分離され、次の処理工程に供される。
ここで、シリコン基板を仮固定基板上に熱硬化性樹脂で接着する際、シリコン基板と仮固定基板との熱膨張差によって、接着体に湾曲が発生する。このため、図3(a)に示すように、仮固定基板11を、予め接着体の湾曲とは逆方向に湾曲させておく方法が知られている。すなわち、仮固定基板11の接合面11aが凹み、11bが膨らむように、仮固定基板11を湾曲させる。12aは接合面であり、12bは非接合面である。ここで、Lは、仮固定基板11が湾曲していない場合の仮想面であり、Wは湾曲量であるが、接合面が凹んでいる場合にはマイナス符号とし,接合面が突出している場合にはプラス符号とする。
次いで、図3(b)に示すように、治具13の間に仮固定基板11、シリコン基板12をはさみ、矢印Aのように加圧しながら加熱する。好ましくは仮固定基板11とシリコン基板12との間に、図示しない熱硬化性接着剤を介在させ、効果させることで、仮固定基板11とシリコン基板とを接着する。この時点では、加熱および加圧によって仮固定基板11、シリコン基板12はともに平坦な状態になる。
接合が終了すると、図3(c)に示すように、仮固定基板11Aとシリコン基板12Aとの接着体14が得られる。ただし、接着体においては、仮固定基板11Aは、初期とは反対側に反っている。これは、仮固定基板11Aのほうが熱膨張係数がシリコンよりも大きいので、冷却時に矢印Bのように収縮し、この結果、接着体14の全体が反対側に向かって湾曲するからである。湾曲量Wはプラス符号となる。
次いで、図4(a)に示すように、治具15の平坦面15a上に接着体14Aを乗せ、矢印Cのように圧力を加えて接着体を平坦にしつつ加工する。これによって、シリコン基板が薄くなって、薄いシリコン層12Bが形成されるとともに、シリコン層および仮固定基板11Aは平坦化する。次いで,接着体14Aを治具15から取り外すと、図4(b)に示すように接着体14Aは再び湾曲する。ただし、接着体14Aの湾曲量Wは、図3(c)に示すような薄板加工前の湾曲量Wよりも小さくなっており、接合前の仮固定基板の湾曲に近づいている(図3(a))。
次いで、図4(c)に示すように、仮固定基板からシリコン層を分離する。このとき、仮固定基板11Aの形状は初期形状に戻る傾向がある。一方、シリコン層は薄板化しているので、ほぼ平坦となっている。
ここで、図3(a)における仮固定基板11の初期の湾曲量Wをマイナス符号方向に大きく設定しておくことによって、図3(c)に示す接合後の接着体14の湾曲量W(初期と反対のプラス符号)を小さくすることができる。しかし、熱硬化性樹脂の種類、接着温度、仮固定基板とシリコン基板の厚み、といった条件の制約から、接着後の接着体の湾曲量が大きくなることがある(図3(c))。この場合には、仮固定基板の反対側への初期の湾曲量を、接着体の湾曲量に応じて大きくしておく必要がある(図3(a))。しかし、そうした場合、図3(b)に示す接合の際に、接合設備での各基板のハンドリングが難しくなったり、接合時の圧力で割れることがあった。また、接着体を得た後、シリコン基板を研削・研磨により薄くすると、接着体の湾曲量はシリコン基板に接着する前の仮固定基板の初期の湾曲量に近づく(図4(b))。このため、接着直後の接着体の湾曲量にくらべて湾曲量が大きくなり、その後のプロセスを実施することが困難となる。
図5〜図8は、本発明の実施例に係るものである。
図5(a)は、仮固定基板の材料20を示す。仮固定基板材料20の厚さ(一対の主面20aと20bとの間隔)は一定である。
次いで、図5(b)、(c)に示すように、材料20の主面20a側が凹むように変形させ、仮固定基板21を得る。ここで、仮固定基板21の厚さ(一対の主面21aと21bとの間隔)は一定である。仮固定基板21の周縁部には外周平板部21cが設けられており、仮固定基板21の内側に凹状変形部21dが設けられている。外周平板部21cはリング状の平板形状をなしており、図5(a)に示す加工前の形態を維持している。Lは外周平板部21cの主面21a(平坦面21e)に沿った仮想面である。一方、凹状変形部21dは、仮想面Lから下側(主面21b側)へと向かって変形し、凹んでいる。本例では、凹状変形部21dの平面形状は円形である。凹状変形部21bの仮想面Lからの凹みの最大値を湾曲量Wとする。
図6(a)に示す例では、シリコン基板22の接合面22aと仮固定基板21の接合面21aとを対向させる。なお、シリコン基板22の接合面22a側には所定の接着剤層や剥離層を更に形成できる。次いで、図6(b)に示すように、治具13の間に仮固定基板21、シリコン基板22をはさみ、矢印Aのように加圧しながら加熱する。仮固定基板21とシリコン基板22との間には、図示しない熱硬化性接着剤を介在させ、効果させることで、仮固定基板21とシリコン基板22とを接着する。この時点では、加熱および加圧によって仮固定基板21、シリコン基板22はともに平坦な状態になる。
接合が終了すると、図6(c)に示すように、仮固定基板21Aとシリコン基板22Aとの接着体23が得られる。ただし、接着体においては、仮固定基板21Aは、初期とは反対側に沿っている。これは、仮固定基板21Aのほうが熱膨張係数がシリコンよりも大きいので、冷却時に矢印Bのように収縮し、この結果、接着体23の全体が反対側に向かって湾曲するからである。
次いで、図7(a)に示すように、治具15の平坦面15a上に接着体23を乗せ、矢印Cのように圧力を加えて接着体を平坦にしつつ加工する。これによって、シリコン基板22Aが薄くなって、薄いシリコン層22Bが形成されるとともに、シリコン層および仮固定基板は平坦化する。22cは加工面である。次いで,接着体23Aを治具15から取り外すと、図7(b)に示すように接着体23Aは再び湾曲する。ただし、仮固定基板は、初期の形状に近づいている。すなわち、接着体23Aの湾曲量Wは、図6(c)に示すような薄板加工前の湾曲量Wよりも小さくなっており、接合前の仮固定基板の形状に近づいている。
次いで、図7(c)に示すように、仮固定基板からシリコン層22Bを分離する。このとき、仮固定基板21の形状は初期形状に戻る傾向がある。一方、シリコン基板は薄板化しているので、ほぼ平坦となっている。
ここで、本発明においては、図6(a)に示すように、仮固定基板の初期の湾曲量が同じであっても、仮固定基板をシリコン基板に接着したときに(図6(b)参照)、外周平板部21cは変形せず、凹状変形部21dのみが治具13によって平坦に変形する。そして、外周平板部はリング状をなしており、凹状変形部を包囲していることから、仮固定基板の形状が大きく変形しないようなアンカーとして作用する。この結果、接着体23を治具13から取り外した後の湾曲量を低減できる(図6(c)参照)。
この結果、仮固定基板の初期の湾曲量が同等であっても、接着体23を治具13から取り外した後の湾曲量を低減できる。また、接着体23を治具13から取り外した後の湾曲量が同等である場合には、仮固定基板の初期の湾曲量を低減できる。ゆえに、接合設備での各基板のハンドリングが容易であり、接合時の圧力で割れることも抑制できる。また、接着体を得た後、シリコン基板を研削・研磨により薄くした後(図7(b)参照))、接着体23Aの湾曲量を小さくでき、この後の接着体のハンドリングも容易となる。
以下、本発明の仮固定基板を電子部品チップの接着に利用した実施形態について述べる。
まず、仮固定基板の前記固定面に電子部品を接着し、樹脂モールドによって仮固定する。例えば、図9(a)に示すように、仮固定基板1の固定面1a上に接着剤層を設ける。こうした接着剤としては、両面テープやホットメルト系の接着剤などを例示できる。また、接着剤層を仮固定基板上に設ける方法としては、ロール塗布、スプレー塗布、スクリーン印刷、スピンコートなど種々の方法を採用できる。
次いで、仮固定基板1上に多数の電子部品36を設置し、接着剤層を硬化させて接着層34を形成する。この硬化工程は、接着剤の性質に合わせて行うが、加熱、紫外線照射を例示できる。
次いで、液状の樹脂モールド剤を流し込み、樹脂モールド剤を硬化させる。これによって、図9(a)に示すように、樹脂モールド35内に電子部品36を固定する。ただし、35bは、電子部品の隙間37を充填する樹脂であり、35aは、電子部品を被覆する樹脂である。
モールド樹脂としては、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ウレタン系樹脂などが挙げられる。
次いで、矢印Aに示すように、仮固定基板1の底面1b側から光を照射することによって、仮固定基板1から電子部品36および樹脂モールド35を分離する(図9(b)参照)。
仮固定基板の底面側から照射する光の波長は電子部品や樹脂モールドの種類によって適宜変更するが、例えば200nm〜400nmとすることができる。
以下、本発明の各構成要素について更に述べる。
仮固定基板の材質は、機械的強度および薬品に対する耐久性の点からセラミックスが好ましく、アルミナ、窒化アルミニウム、YAG、サイアロン、スピネルが特に好ましい。
好適な実施形態においては、仮固定基板を構成する材料が透光性アルミナである。この場合、好ましくは純度99.9%以上(好ましくは99.95%以上)の高純度アルミナ粉末に対して、100ppm以上、300ppm以下の酸化マグネシウム粉末を添加する。このような高純度アルミナ粉末としては、大明化学工業株式会社製の高純度アルミナ粉体を例示できる。また、この酸化マグネシウム粉末の純度は99.9%以上が好ましく、平均粒径は50μm以下が好ましい。
また、好適な実施形態においては、焼結助剤として、アルミナ粉末に対して、ジルコニア(ZrO)を200〜800ppm、イットリア(Y)を10〜30ppm添加することが好ましい。
仮固定基板の成形方法は特に限定されず、ドクターブレード法、押し出し法、モールドキャスト法など任意の方法であってよい。特に好ましくは、ベース基板をドクタープレード法を用いて製造する。
好適な実施形態においては、セラミック粉末、分散媒および結合剤を含むスラリーを製造し、このスラリーをドクターブレード法によりテープ状に成型し、これを所望の厚さ形状になるように積層、打ち抜きすることで成形体を得る。
次いで、成形体を乾燥し、好ましくは大気中で仮焼し、次いで、水素中で本焼成する。本焼成時の焼結温度は、焼結体の緻密化という観点から、1700〜1900℃が好ましく、1750〜1850℃が更に好ましい。この焼結体をダイヤラップ等により表面研磨を行い、厚さムラを一定以下となるように調整するとともに、両面を鏡面化する。
このように焼成時に十分に緻密な焼結体を生成させた後に、厚さムラの調整、表面を鏡面化した上でアニール処理を実施することで精度よく湾曲量の調整を行うことができる。このアニール温度は、変形や異常粒成長発生を防止するといった観点から1700℃以下であることが好ましく、最高温度が1600℃以下であることが更に好ましい。一方で焼結体のクリープ変形を十分に行い、湾曲量を精度よく調整するためには1200℃以上が好ましく、1400℃以上であることが更に好ましい。また、アニール時間は、1〜6時間であることが好ましい。
また、仮固定基板を構成するガラスは、珪酸塩系ガラスや硼珪酸塩系ガラスであってよい。
本発明の仮固定基板は、外周平板部と、外周平板部によって包囲された凹状変形部とを有しており、前記固定面が前記外周平板部において平坦面である。ここで、外周平板部の幅F(図5(b)、(c)参照)は、仮固定基板21の幅Rの4%以上であることが好ましく、これによって接着体の湾曲量を抑制する効果が高くなる。この観点からは、外周平板部の幅Fは、仮固定基板21の幅Rの8%以上であることが更に好ましく、10%以上であることが特に好ましい。
また、外周平板部の幅Fは、仮固定基板21の幅Rの60%以下であることが好ましく、これによって接着体の湾曲量を抑制する効果が高くなる。この観点からは、外周平板部の幅Fは、仮固定基板21の幅Rの40%以下であることが更に好ましく、30%以下であることが特に好ましい。
なお、仮固定基板の幅Rは、仮固定基板を平面的に横断する線分の長さである。また、外周平板部の幅Fは、仮固定基板を平面的に横断する前記線分のうち、前記外周平板部を横断する線分の長さの合計値である。例えば、図5(c)に示すような平面図においては、仮固定基板の幅方向の2箇所の外周平板部の幅はそれぞれF/2であるが、この場合には外周平板部の幅は、(F/2+F/2)=Fとなる。
また、仮固定基板を横断する線分の方向によっては仮固定基板の幅R、外周平板部の幅Fが変化する場合がある。例えば図8に示す例では、仮固定基板31の平面形状が長方形であり、仮固定基板31の厚さ(主面31aと反対側の主面との間隔)は一定である。仮固定基板31の周縁部には外周平板部31cが設けられており、外周平板部31cの内側に凹状変形部31dが設けられている。外周平板部31cは平板形状をなしており、外周平板部31の主面31aは平坦面31eを構成している。凹状変形部31dは、仮想面から下側へと向かって変形し、凹んでいる。本例では、凹状変形部31dの平面形状は長方形である。例えば、仮固定基板の平面形状が長方形である場合には、縦方向の幅R2と横方向の幅R1とは異なっている上、縦方向の外周平板部の幅F2(F2/2+F2/2)と横方向の外周平板部の幅F1(F1/2+F1/2)とが異なる場合がある。この場合には、縦方向と横方向とで(外周平板部の幅/仮固定基板の幅(F1/R1、F2/R2)がそれぞれ4〜60%であることが好ましい。
接合前の仮固定基板においては、凹状変形部の湾曲量Wが0.1mm以上であることが好ましく、これによって接着体の湾曲量を抑制できる。この観点からは、凹状変形部の湾曲量Wは0.3mm以上であることが更に好ましく、0.6mm以上であることが特に好ましい。
また、凹状変形部の形状については、断面における輪郭を、円弧状、放物線状、円錐状、皿状とすることができる。ただし、湾曲量の抑制を効果的に行うためには、凹状変形部の断面における輪郭が放物線状であることが好ましい。また、外周平坦部と湾曲部の境界部分を緩やかにする(曲率半径Rを大きくする)ことで、シリコン基板と接着する際、クラックの発生を抑制することができる。
また、接合前の仮固定基板においては、凹状変形部の湾曲量が2.5mm以下であることが好ましく、これによって接合装置内へのハンドリングの問題が抑えられ、また接合時の破損を防止し易い。この観点からは、凹状変形部の湾曲量は2.0mm以下であることが好ましく、1.0mm以下であることが更に好ましい。
このとき、仮固定基板全体における厚みムラ(いわゆるTTV)が大きいと、シリコン基板や電子部品チップとの貼り合わせの際、接着層の厚みムラが発生し、接着後の変形の原因となるため、厚みムラは10um以下が好ましい。また、接着されたシリコン基板や電子部品チップに高精度の配線形成を行う場合、厚みムラは5um以下が好ましく、3um以下であることが更に好ましい。
なお、凹状変形部の湾曲量は以下のようにして測定する。すなわち、外周平板部の固定面(平坦面)を凹状変形部上に延長することで仮想面Lを得る。そして、仮想面Lから見て凹状変形部のうちら最も深い部分の深さを湾曲量Wと定義する。また、具体的な測定装置としては、平坦なテーブル上に設置した基板の形状をレーザー測長機で計測することで可能となる。
仮固定基板とシリコン基板等のそれぞれの平面形状、平面寸法は特に限定されない。仮固定基板とシリコン基板等とは、互いに同じ平面形状、平面寸法を有していてもよいし、異なる平面形状、平面寸法を有していてもよい。具体的には、例えば、仮固定基板、シリコン基板等のそれぞれは、円板状であってもよいし、矩形状、長円状、楕円状、三角形状、多角形状などであってもよい。なかでも、仮固定基板とシリコン基板のそれぞれが、円板状、正多角形状である場合のように、点対称であることが好ましく、円板状であることがさらに好ましい。この場合は、点対称軸を中心として各方位で均等に熱収縮が生じる。
なお、仮固定基板、シリコン基板等が円板状である場合は、その直径(幅)は、100〜300mmとすることが好ましい。シリコン基板にオリフラやノッチが形成されている場合、仮固定基板にも同様のオリフラやノッチを形成すると、接着の際の位置決めがしやすく、接着ズレ不良を低減することができる。また、仮固定基板、シリコン基板が正方形または長方形である場合は、その一辺の長さは、100〜1000mmとすることが好ましい。この場合、角部はRまたはC形状とすることが、接着後の湾曲量を抑制するとの観点から好ましい。
仮固定基板の厚さは、例えば、0.2〜5.0mmであることが好ましく、0,5〜2.0mmであることが更に好ましい。これを0.2mm以上とすることによって、接着後の反り抑制がし易くなるとともに、仮固定基板の破損を防止し易くなる。また、これを5.0mm以下とすることによって、基板重量が抑えられ、搬送がしやすくなる。
仮固定基板とシリコン基板等とを熱硬化性樹脂を用いて接合する場合は、仮固定基板とシリコン基板等とを重ね合わせて加圧固定した状態で加熱して熱硬化性接着剤を硬化させることにより、接着体を得る。
仮固定基板とシリコン基板等とを接着する接着剤としては、熱硬化性樹脂の他、UV(紫外線硬化型)接着剤、両面テープやホットメルト系の接着剤などを例示できる。また、接着剤を仮固定基板上に設ける方法としては、ロール塗布、スプレー塗布、スクリーン印刷、スピンコートなど種々の方法を採用できる。
また、接着層と仮固定基板との間に剥離層を形成することが好ましい。こうした剥離層としては、レーザー光の照射により剥離層が炭化して剥離するレーザー剥離型のものに加え、UV光の照射により失活し、粘着性が失われ剥離するUV剥離型のもの、加熱により層内の成分が発泡し剥離する加熱剥離型のものも採用できる。
本発明のシリコン基板には、各種電子部品構造を作製できる。例えばCCDやCMOSを作製する場合は、仮固定基板にシリコン基板を接合した後に、シリコン基板を薄くし、次いで薄膜形成工程及びパターニング工程を行うことによって配線層を形成する。この際、仮固定基板とシリコン基板との接着体の湾曲が大きいと、パターニング工程において、微細な配線構造を高精度にパターニングすることが難しいため、本発明は特に有用である。
また、シリコン基板上に電子部品チップを設置し、各電子部品チップと配線層とを電気的に接続することができる。そして、シリコン基板を仮固定基板から分離した後に、シリコン基板を割断することによって、各電子部品チップを分離することができる。
また、本発明は、いわゆるFOWLP技術に対して好適に適用できる。FOWLP技術においては、電子部品チップを一旦サポートウェハー(仮固定基板)上に再配置し、樹脂モールドで封止した後、樹脂モールドの表面に配線を形成し、次いで電子部品チップおよびモールド樹脂をサポートウェハー(仮固定基板)から剥離することで、薄型構造の実現が可能となる。そして、樹脂モールドおよびこれに封止された電子部品チップを仮固定基板から分離した後に、樹脂モールドを割断し、各電子部品チップをそれぞれ分離することができる。この場合においても、仮固定基板上で電子部品チップの樹脂封止、配線形成を行った際に各部材のとの熱膨張差によって生じる接着体の湾曲が問題となるが、本発明を用いることでこれを改善することができる。
また、仮固定基板に接着する電子部品を大面積化した場合には、仮固定基板と電子部品チップとの熱膨張差によって生じる接着体の湾曲が問題となるが、本発明を用いることでこれを改善することができる。特に仮固定基板の面積に対する電子部品チップが占める面積が60%を超えるとこの傾向が顕著となるため、本発明が有用である。
仮固定基板に外周平板部と凹状変形部とを形成する際には、外周平板部に適合する平坦部と凹状変形部に適合する突起とを有する治具を準備し、仮固定基板を加熱しながら治具を押しつけることによって塑性変形させる。あるいは、同様の平坦部と突起とを有する金型中に平板を収容し、加熱しながら金型を押圧することで、外周平板部と凹状変形部とを形成できる。
シリコン基板を加工によって薄くする際には、グラインダーを用いることができる。すなわち、仮固定基板とシリコン基板の接着体の、仮固定基板側をバキュームチャック等で固定し、シリコン基板側を研削砥石で加工することで、所望の厚さとすることができる。
(実施例1〜7)
以下の成分を混合したスラリーを調製した。
(原料粉末)
・純度99.99%のα−アルミナ粉末 100質量部
・MgO(マグネシア) 250ppm
・ZrO2(ジルコニア) 400ppm
・Y2O3(イットリア) 15ppm
(分散媒)
・2-エチルヘキサノール 45質量部
(結合剤)
・PVB樹脂 4質量部
(分散剤)
・高分子界面活性剤 3質量部
(可塑剤)
・DOP 0.1質量部
このスラリーを、ドクターブレード法を用いて焼成後の厚さに換算して0.7mmとなるようテープ状に成形し、焼成後の大きさに換算してφ300mmとなるよう切断した。得られた粉末成形体を、大気中1240℃で仮焼(予備焼成)の後、基板をモリブデン製の板に載せ、水素3:窒素1の雰囲気中で、1800℃で2.5時間保持し、焼成を行った。その後、グラインダーによる研削、ダイヤモンド砥粒によるラップ、CMPリキッドによる研磨を順に行い、厚さ0.6mmの仮固定基板材料20を得た(図5(a))。
次いで、材料20を所定の形状の冶具に挟み、1600℃の温度で熱処理し、変形させることで、仮固定基板21を得た(図5(b)(c)参照)。
得られた仮固定基板と同じ径のシリコン基板とを熱硬化性樹脂で接着し、その際のクラック発生有無、接着後の湾曲量を測定した。ただし、剥離層は加熱剥離型接着剤を用いた。次いで、シリコン基板を0.1mm厚まで研削加工し、研削後の接着体の湾曲量を測定した。
ただし、成形条件や治具の形状を変更することによって、仮固定基板の直径(幅)、外周平板部の幅、湾曲量Wを、表1に示すように種々変更した。
そして、各例について、接着時のクラックの有無(目視)、接着後の接着体の湾曲量、シリコン基板を研削加工した後の接着体の湾曲量をそれぞれ測定した。測定結果を表1に示す。
Figure 2020022372
(比較例1〜3)
実施例1と同様の実験を行った。ただし、本例では、熱処理の際の冶具形状を調整し、仮固定基板に外周平板部を設けなかった。また、成形条件や治具の形状を変更することによって、仮固定基板の直径φ、湾曲量Wを、表2に示すように種々変更した。外周平板部の幅は0mmとなる。
そして、各例について、接着時のクラックの有無(目視)、接着後の接着体の湾曲量、シリコン基板を研削加工した後の接着体の湾曲量をそれぞれ測定した。測定結果を表2に示す。
Figure 2020022372
外周平板部のない比較例の仮固定基板を使用した場合には、接着体の湾曲量が相対的に大きくなっており、シリコン基板の研磨後の湾曲量も大きくなっている。
本発明の仮固定基板を使用した場合には、仮固定基板の湾曲量が比較例と同じであっても、接着体の湾曲量が小さくなっている。また、外周平板部の幅の比率を4〜60%とすることで、本発明の効果が一層顕著になっていた。
また、実施例1〜7の各仮固定基板を製造し、電子部品チップを接着し、樹脂モールドで封止した。他は実施例1〜7と同様にして電子部品チップおよび樹脂モールドを仮固定基板から分離した。そして樹脂モールドを割断して各電子部品チップを得た。接着時のクラックの有無(目視)、接着後の接着体の湾曲量をそれぞれ測定したが、実施例1〜7と同様の結果を得た。

Claims (13)

  1. シリコン基板と電子部品チップとの少なくとも一方を接着し、仮固定するための固定面と、前記固定面の反対側にある底面とを備え、セラミックスまたはガラスからなる仮固定基板であって、
    外周平板部と、前記外周平板部によって包囲された凹状変形部とを有しており、前記固定面が前記外周平板部において平坦面であることを特徴とする、仮固定基板。
  2. 前記セラミックスが透光性アルミナであることを特徴とする、請求項1記載の仮固定基板。
  3. 前記外周平板部の幅が前記仮固定基板の幅の4〜60%であることを特徴とする、請求項1または2記載の仮固定基板。
  4. 前記凹状変形部の湾曲量が0.1〜2.5mmであることを特徴とする、請求項1〜3のいずれか一つの請求項に記載の仮固定基板。
  5. 請求項1〜4のいずれか一つの請求項に記載の仮固定基板の前記固定面に前記シリコン基板と前記電子部品チップとの少なくとも一方を接着して接着体を得る工程
    を有することを特徴とする、仮固定方法。
  6. 前記接着体の前記シリコン基板を加工してシリコン基板を薄くし、シリコン層を形成する工程、および
    前記シリコン層を前記仮固定基板から分離する工程
    を有することを特徴とする、請求項5記載の方法。
  7. 前記シリコン層に電子部品構造を設ける工程を有することを特徴とする、請求項5または6記載の方法。
  8. 前記仮固定基板の前記固定面に前記電子部品チップを接着した後、前記電子部品チップを樹脂モールドで覆う工程を有していることを特徴とする、請求項5記載の方法。
  9. 請求項1〜4のいずれか一つの請求項に記載の仮固定基板の前記固定面に前記シリコン基板を接着して接着体を得る工程、
    前記シリコン層内または前記シリコン層上に電子部品チップを設ける工程、および
    前記シリコン層および前記電子部品チップを前記仮固定基板から分離する工程
    を有することを特徴とする、電子部品の製造方法。
  10. 前記シリコン層を前記仮固定基板から分離した後、前記シリコン層を分割する工程を有することを特徴とする、請求項9記載の方法。
  11. 前記シリコン層内に配線を設け、この配線を前記電子部品チップと接続する工程を有することを特徴とする、請求項9または10記載の方法。
  12. 請求項1〜4のいずれか一つの請求項に記載の仮固定基板の前記固定面に前記電子部品チップを接着して接着体を得る工程、および
    前記電子部品チップを前記仮固定基板から分離する工程
    を有することを特徴とする、電子部品の製造方法。
  13. 前記仮固定基板の前記固定面に前記電子部品チップを接着した後、前記電子部品チップを樹脂モールドで覆う工程を有していることを特徴とする、請求項12記載の方法。
JP2020532437A 2018-07-26 2019-07-24 仮固定基板、仮固定方法および電子部品の製造方法 Active JP7266036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018139956 2018-07-26
JP2018139956 2018-07-26
PCT/JP2019/028976 WO2020022372A1 (ja) 2018-07-26 2019-07-24 仮固定基板、仮固定方法および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020022372A1 true JPWO2020022372A1 (ja) 2021-08-02
JP7266036B2 JP7266036B2 (ja) 2023-04-27

Family

ID=69181691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020532437A Active JP7266036B2 (ja) 2018-07-26 2019-07-24 仮固定基板、仮固定方法および電子部品の製造方法

Country Status (3)

Country Link
JP (1) JP7266036B2 (ja)
TW (1) TWI814872B (ja)
WO (1) WO2020022372A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261831A (ja) * 1987-04-03 1988-10-28 ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト 層の接合方法及び接合を実施するための装置
JPH08316300A (ja) * 1995-05-23 1996-11-29 Sumitomo Metal Mining Co Ltd 電子デバイス用支持板
JP2011023438A (ja) * 2009-07-14 2011-02-03 Nippon Electric Glass Co Ltd 基板接合体の製造方法
JP2015220302A (ja) * 2014-05-16 2015-12-07 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
JP2016076650A (ja) * 2014-10-08 2016-05-12 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
TWI340446B (en) * 2005-12-30 2011-04-11 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
JP5977826B2 (ja) * 2011-08-12 2016-08-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング装置及び方法
WO2017155002A1 (ja) * 2016-03-11 2017-09-14 ボンドテック株式会社 基板接合方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261831A (ja) * 1987-04-03 1988-10-28 ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト 層の接合方法及び接合を実施するための装置
JPH08316300A (ja) * 1995-05-23 1996-11-29 Sumitomo Metal Mining Co Ltd 電子デバイス用支持板
JP2011023438A (ja) * 2009-07-14 2011-02-03 Nippon Electric Glass Co Ltd 基板接合体の製造方法
JP2015220302A (ja) * 2014-05-16 2015-12-07 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
JP2016076650A (ja) * 2014-10-08 2016-05-12 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2020022372A1 (ja) 2020-01-30
TW202030851A (zh) 2020-08-16
TWI814872B (zh) 2023-09-11
JP7266036B2 (ja) 2023-04-27

Similar Documents

Publication Publication Date Title
KR101142000B1 (ko) 정전척
EP2960925A1 (en) Composite substrate, semiconductor device and method for manufacturing semiconductor device
CN102194667A (zh) 使用热机械作用通过修整制造多层结构的过程
KR101570958B1 (ko) 핸들 기판, 반도체용 복합 기판, 반도체 회로 기판 및 그 제조 방법
US9180572B2 (en) Chemical mechanical polishing conditioner and manufacturing methods thereof
JP2011023393A (ja) 半導体装置の製造方法
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
CN108475619B (zh) 用于装置加工的钻石底半导体晶圆的安装技术
JP7266036B2 (ja) 仮固定基板、仮固定方法および電子部品の製造方法
WO2020195932A1 (ja) 仮固定基板、複合基板および電子部品の剥離方法
CN110494956B (zh) 临时固定基板以及电子部件的模塑方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
JP7303081B2 (ja) 仮固定基板、複合基板および電子部品の剥離方法
JP6430081B1 (ja) 仮固定基板および電子部品の仮固定方法
WO2023189176A1 (ja) 仮固定基板、仮固定基板の製造方法、および仮固定方法
JP2023149989A (ja) 仮固定基板、仮固定基板の製造方法、および電子部品の仮固定方法
KR102482039B1 (ko) 형광체 및 이를 포함하는 발광모듈 및 형광체 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7266036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150