JP2023149989A - 仮固定基板、仮固定基板の製造方法、および電子部品の仮固定方法 - Google Patents

Abstract

【課題】剥離不良を抑制し、従来よりも高い歩留まりにて半導体パッケージを得ることが可能な仮固定基板を提供する。【解決手段】一方主面において複数の電子部品が接着され、樹脂モールドにより仮固定される、仮固定基板が、一方主面の外周全体に、同一のまたは相異なる形状の多数の凹みが規則的にあるいは不規則に存在するdent形成領域を備える、ようにした。【選択図】図１

Description

本発明は、半導体パッケージの製造プロセスに用いられる仮固定基板に関する。

半導体パッケージの製造技術として、ＦＯＷＬＰ（Fan-out Wafer Level Package）技術が知られている。ＦＯＷＬＰ技術は、概略、半導体チップが接着剤にて仮固定された仮固定基板上に樹脂モールドを行う工程と、樹脂モールドを研削して半導体チップの電極端を露出させる工程と、電極端が露出する面に薄膜の再配線層（多層配線）および半田ボールを形成する工程と、個々のパッケージの個片化および仮固定基板からの剥離を行う工程とにより、従来よりも低背な半導体パッケージを得るものである。

係るＦＯＷＬＰ技術におけるチップの仮固定基板として、透光性セラミックス基板を用いる態様が、すでに公知である（例えば特許文献１および特許文献２参照）。透光性セラミックス基板は、電極端露出のために必要な高平坦性と、多層配線形成時の反り抑制のために必要な高剛性および逆反り形状と、接着剤を硬化させるためのレーザー光を透過可能な透光性と、使用後に洗浄して再利用するための耐薬品性という、仮固定基板に求められる要件を全て具備している。

特許第６４３００８１号公報 特許第６４２００２３号公報

しかしながら、従来の仮固定基板には、外周部で樹脂部分が剥離する剥離不良が発生し、歩留まりが低下するという問題があった。

本発明は、上記課題に鑑みてなされたものであり、剥離不良を抑制し、従来よりも高い歩留まりにて半導体パッケージを得ることが可能な仮固定基板を提供することを目的とする。

上記課題を解決するため、本発明の第１の態様は、一方主面において複数の電子部品が接着され、樹脂モールドにより仮固定される、仮固定基板であって、前記一方主面の外周全体に、同一のまたは相異なる形状の多数の凹みが規則的にあるいは不規則に存在するdent形成領域を備える、ことを特徴とする。

本発明の第２の態様は、第１の態様に係る仮固定基板であって、前記dent形成領域が、前記仮固定基板の側端部から前記仮固定基板の半径の３％以下の範囲に備わる、ことを特徴とする。

本発明の第３の態様は、第１または第２の態様に係る仮固定基板であって、前記多数の凹みの、径方向のサイズが０．１ｍｍ～５ｍｍであり、周方向のサイズが０．０１ｍｍ～６０ｍｍであり、深さが１μｍ～２０μｍである、ことを特徴とする。

本発明の第４の態様は、第１ないし第３の態様のいずれかに係る仮固定基板であって、前記多数の凹みの間隔が０．２ｍｍ以上で前記仮固定基板の直径以下である、ことを特徴とする。

本発明の第５の態様は、第４の態様に係る仮固定基板であって、前記多数の凹みの前記周方向のサイズが３ｍｍ～６０ｍｍである、ことを特徴とする。

本発明の第６の態様は、一方主面において複数の電子部品が接着され、樹脂モールドにより仮固定される仮固定基板を、製造する方法であって、透光性セラミックを主成分とする円板状の成形体を作製する工程と、前記成形体の一方主面の外周全体の所定範囲に、多数の凹みを規則的にあるいは不規則に形成する工程と、前記多数の凹みが形成された前記成形体を焼成して焼結体を得る工程と、前記焼結体を研磨する工程と、を備えることを特徴とする。

本発明の第７の態様は、電子部品を仮固定基板に仮固定する方法であって、一方主面の外周全体に、同一のまたは相異なる形状の多数の凹みが規則的にあるいは不規則に存在するdent形成領域を備える仮固定基板を用意する工程と、前記仮固定基板の上に接着剤層を形成する工程と、前記接着剤層の上に複数の電子部品を配置する工程と、前記接着剤層を硬化させて接着層とすることにより前記複数の電子部品を前記仮固定基板と接着する工程と、前記接着層と前記複数の電子部品の上に樹脂モールドを形成する工程と、を備えることを特徴とする。

本発明の第１ないし第７の態様によれば、電子部品を樹脂モールドにて仮固定基板に仮固定するプロセスの途中において、仮固定基板と樹脂との剥離の発生を、好適に抑制することが出来る。

仮固定基板１の一方主面（表面）１ａの平面図である。 dent形成領域２における凹み（dent）のバリエーションを、図１に示す部分Ａの模式拡大図として示す図である。 仮固定基板１を用いたＦＯＷＬＰ技術による半導体パッケージの作製プロセスの途中の様子を段階的に示す、模式断面図である。 仮固定基板１の製造プロセスを概略的に示すフロー図である。 実施例１の仮固定基板１のdent形成領域２に形成されている凹みについての、測定値の分布を示す箱ひげ図である。 実施例２の仮固定基板１のdent形成領域２に形成されている凹みについての、測定値の分布を示す箱ひげ図である。

＜仮固定基板＞
図１は、本実施の形態に係る仮固定基板１の一方主面（表面）１ａの平面図である。仮固定基板１は、ＦＯＷＬＰ（Fan-out Wafer Level Package）技術により半導体パッケージを作製するにあたって、半導体チップが仮固定される基板である。

仮固定基板１は、直径が数百ｍｍ（例えば３００ｍｍ）で数百μｍ～数ｍｍ程度（例えば１ｍｍ）の厚みを有し、面内の厚み差が数μｍ以内（例えば３μｍ以内）であり、反り量が数百μｍ以下（例えば２００μｍ）である、透光性のセラミックス基板である。なお、本実施の形態において、透光性セラミックスとは、波長２００ｎｍ～１５００ｎｍの全波長域において前方全光線透過率が２０％以上のセラミックスであるとする。そのような、透光性セラミックスとしては、アルミナ、窒化ケイ素、窒化アルミニウム、酸化ケイ素などが例示される。例えば、アルミナを主成分とし、波長１５００ｎｍにおける前方全光線透過率が７０％以上であるものが、仮固定基板１の好適な一例である。アルミナが主成分とされる場合、９９．９％以上（好ましくは９９．９５％以上）の高純度アルミナ粉末が原料として使用されることが好ましく、係るアルミナ粉末に対し、酸化マグネシウムや、焼結助剤としてのジルコニア（ＺｒＯ_２）およびイットリア（Ｙ_２Ｏ_３）が添加されることが好ましい。

半導体チップの配置面である表面１ａは、他方主面（裏面）１ｂともども、あらかじめ研磨された略平坦な研磨面となっている。これにより、表面１ａにおいては、上述した数μｍ以内という面内の厚み差と、２０ｎｍ以下という算術平均粗さＲａとが実現されてなる。より具体的には、表面１ａおよび裏面１ｂはいずれも、ラップ研磨が施された面である。

ただし、本実施の形態に係る仮固定基板１においては、表面１ａの外周全体の、側端部１ｅから所定幅ａの領域が、多数の凹み（dent）が規則的にあるいは不規則に存在するdent形成領域２となっている。それゆえ、厳密にいえば、上述した２０ｎｍ以下という表面１ａの算術平均粗さＲａは、dent形成領域２を除いた領域にて実現されてなる。

図２は、dent形成領域２における凹み（dent）のバリエーションを、図１に示す部分Ａの模式拡大図として示す図である。

図２（ａ）は、仮固定基板１の径方向に沿った複数の線状の凹みＤ１が、所定のピッチｐにて離散的に形成されている様子を示している。

ただし、個々の凹みが同一の形状を有している必要はなく、種々の形状の凹みが混在して存在する態様であってもよい。また、同一のまたは相異なる形状の凹みが、径方向および周方向のそれぞれにおいて、様々なピッチで存在していてよい。

図２（ｂ）は、いくつかの異なる形状の凹みＤ２～Ｄ４を例示している。凹みＤ２は矩形である。また、凹みＤ３は、仮固定基板１の周方向に沿った線状をなしている。さらに、凹みＤ４はドット状である。さらに異なる不定径状の凹みが形成されていてもよい。

また、個々の凹みが離散的であることは必須ではなく、互いに重なりを有していてもよい。図２（ｃ）は、多数の線状の凹みＤ５が個々に重なり合って網目状をなしている様子を例示している。より具体的には、ある方向に揃った多数の凹みＤ５ａと、それらの凹みＤ５ａと直交する多数の凹みＤ５ｂとによって網目状の凹みＤ５が形成されてなる。

＜半導体パッケージの作製プロセスとdent形成の効果＞
図３は、仮固定基板１を用いたＦＯＷＬＰ技術による半導体パッケージの作製プロセスの途中の様子を段階的に示す、模式断面図である。

半導体パッケージの作製プロセスにおいてはまず、図３（ａ）に示すように、表面１ａの外周にdent形成領域２を有する仮固定基板１の上に、接着剤からなる層（接着剤層）３αが形成される。接着剤としては、両面テープやホットメルト系のものが例示され、その形成は、ロール塗布、スプレー塗布、スクリーン印刷、スピンコートなど、種々の公知の手法が適用可能である。なお、詳細にいえば、仮固定基板１は表面１ａ側にわずかに凸となった反り形状を有するが、図３においては図示の都合上、係る反りを無視している。

次いで、図３（ｂ）に示すように、係る接着剤層３αの上に、複数の（多数の）半導体チップ４が配置される。半導体チップ４は、dent形成領域２よりも内側の領域に配置される。続いて、接着剤層３αが硬化させられて、接着層３が形成される。係る硬化の手法は、接着剤層３αに用いた接着剤の材質等に応じて、加熱、紫外線照射などから選択される。これにより、半導体チップ４が仮固定基板１に接着固定される。

係る態様にて半導体チップ４が仮固定基板１に固定されると、仮固定基板１の上面全体に、つまりは、半導体チップ４同士の間隙５と半導体チップ４の上面全体とに亘って、モールド樹脂が流し込まれる。係るモールド樹脂が硬化させられることで、図３（ｃ）に示すように、樹脂モールド６が形成される。モールド樹脂としては、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ウレタン系樹脂などが例示される。

その後は、半導体チップ４に備わる電極端が露出するまで樹脂モールド６が研削されたうえで、係る研削面上への再配線層の形成と、半田ボールの形成とが行われる。最後に、個々のパッケージへの個片化と、レーザーリフトオフによる仮固定基板１の分離とが行われる。

仮固定基板１の外周に設けられたdent形成領域２は、以上のような半導体パッケージの作製プロセスにおいて、個片化およびレーザーリフトオフを行う前までの間、樹脂（接着層３および樹脂モールド６）が仮固定基板１から剥離する不良（剥離不良）の発生を抑制する効果（剥離抑制効果）を奏する。

従来の仮固定基板の場合、上述した半導体パッケージの作製プロセスの途中で、仮固定基板の外周近傍において仮固定基板と樹脂との間に外部から空気が入り込み、気泡が形成されることが原因で、仮固定基板と樹脂との剥離が起こり得る。

しかしながら、本実施の形態に係る仮固定基板１を用いる場合、表面１ａの外周に設けたdent形成領域２の凹みに接着剤さらにはモールド樹脂が入り込むことで、dent形成領域２において樹脂との間にアンカー効果を生じる。係るアンカー効果によって、仮固定基板１の外周における気泡の形成さらには樹脂の剥離が抑制される。なお、気泡の有無は、裏面１ｂ側から仮固定基板１を目視あるいは実体顕微鏡を用いて観察することにより、確認することが出来る。本実施の形態においては、側端部１ｅ側から仮固定基板１を目視した結果、樹脂と仮固定基板１とが離隔している箇所が確認された場合のみならず、目視あるいは実体顕微鏡による裏面１ｂ側からの観察の結果、長手あるいは短手方向のサイズが３ｍｍ以上の気泡が確認された場合にも、樹脂が剥離しているものとする。

仮固定基板１におけるdent形成領域２の外周からの幅ａは、最大でも仮固定基板１の半径ｒの３％である。外周からの幅ａが半径ｒの３％以下であったとしても、凹みを十分に設けさえすれば、剥離抑制効果を良好に得ることが出来る。また、レーザーリフトオフの妨げとなることもない。なお、表面１ａの算術平均粗さが２０ｎｍを超えない限り、表面１ａにおいてdent形成領域２よりも内側に凹みが存在していてもよい。係る凹みは例えば、長手方向のサイズが２ｍｍ以下であり、深さが２０μｍ以下であってもよい。表面１ａの算術平均粗さが２０ｎｍを超える態様にて凹みが存在するのは、半導体パッケージを良好に得ることが出来なくなるため、好ましくない。

図２（ｂ）の凹みＤ２において示すように、個々の凹みの径方向のサイズＬと、周方向のサイズＷとを規定した場合、径方向のサイズＬが０．１ｍｍ～５ｍｍであり、周方向のサイズＷが０．０１ｍｍ～６０ｍｍであることが好ましい。また、個々の凹みの深さは１μｍ～２０μｍ程度であるのが好ましい。さらには、個々の凹みの間隔（凹みＤ５のように重なりがある場合は、個々の凹みに囲まれた領域のサイズ）は０．２ｍｍ以上で基板直径以下であることが好ましい。これらがみたされる場合、基板単位でカウントした剥離不良の発生率（剥離不良率）が１％以下にまで抑制される。なお、凹みの間隔が基板直径に等しい場合とは概ね、当該間隔がdent形成領域２の全周長さのおよそ１／３となる場合である。仮に、凹みの最大間隔が係る基板直径と同程度である場合、凹みの形成箇所は最低で３箇所となるが、係る場合でも一定程度の剥離抑制の効果は得られる。一方、凹みの間隔が０．２ｍｍ未満になると、dent形成領域２が逆に粗くなり過ぎてしまい、剥離が生じやすくなるため好ましくない。

なお、上記の範囲をみたす凹みが十分に存在し、これにより剥離が良好に抑制されるのであれば、当該範囲を下回るあるいは上回る凹みが存在することは許容される。

また、周方向のサイズＷは、３ｍｍ～６０ｍｍであるのがより好ましい。係る場合、アンカー効果がより好適に発現し、剥離不良率が０．５％以下にまで抑制される。

＜仮固定基板の製造プロセス＞
次に、dent形成領域２を備える仮固定基板１の製造プロセスについて説明する。図４は、係る仮固定基板１の製造プロセスを概略的に示すフロー図である。仮固定基板１は概略、成形体作製工程（ステップＳ１）、dent形成工程（ステップＳ２）、焼成工程（ステップＳ３）、および研磨工程（ステップＳ４）を経て製造される。

仮固定基板１の製造にあたってはまず、透光性セラミック粉末を主成分とする成形体を作製する（ステップＳ１）。例えば、上述したアルミナその他の透光性セラミック原料粉末と、マグネシウムや焼結助剤などのセラミック粉末と、バインダーや溶剤などの有機材料とを、ボールミル等で混練してスラリーを製造し、このスラリーをテープに成形する。得られたテープをシャーリング（裁断）して得られた所定のサイズの矩形状シートを複数枚積層してプレスし、係るプレス後の積層体を円形に型抜きする。これにより、円板状の成形体が得られる。あるいは、ドクターブレード法、押し出し法、ゲルキャスト法などにより、成形体を得る態様であってもよい。

成形体が得られると、次いで、係る成形体の一方主面の外周全体の、最終的に得られる仮固定基板１においてdent形成領域２となる範囲に、多数の凹み（dent）を規則的にあるいは不規則に形成する（ステップＳ２）。

凹みの形成は、例えば、ダイヤペンなどの先端が鋭利なツールにてスジ状のキズを付けることや、砥石など成形体に比して硬い先端部を有するツールを成形体に押し付けることなどを、所定間隔であるいはランダムに繰り返すことや、ローレットを成形体の外周に沿って圧接転動させることにより、行うことが出来る。例えば、網目状の凹みＤ５の形成は、綾目ローレットを用いることで形成が可能である。

なお、後工程である焼成工程における焼成収縮や、研磨工程による表面１ａの表面領域除去に伴い、形成した凹みの一部は収縮したり消滅したりするため、成形体に対する凹みの形成は、この点を考慮したサイズ、深さ、個数、および範囲にて、行うことが望ましい。

次に凹みが形成された成形体を焼成する（ステップＳ３）。これにより、有機成分が脱離し、セラミックスの焼結体（研磨前の仮固定基板１）が得られる。

焼成は、大気炉により仮焼を行ったうえで、水素炉による本焼成を行うことが好ましい。本焼成時の焼結温度は、焼結体の緻密化という観点から、１７００℃～１９００℃が好ましく、１７５０℃～１８５０℃がさらに好ましい。

なお、本焼成の後、反りを調整（修正）する目的で、得られた焼結体をさらに水素炉にてアニール処理してもよい。アニール処理は、変形や異常粒成長発生を防止しつつ、焼結助剤の排出を促進するといった観点から、本焼成時の最高温度±１００℃以内の温度で行うことが好ましく、１９００℃以下で行うことがさらに好ましい。また、アニール時間は、１～６時間であることが好ましい。

最後に、焼成により得られた焼結体の表裏面を研磨する（ステップＳ４）。初めに、焼結体の表裏面をラップ研磨する。ラップ研磨は、水性、もしくは油性のダイヤモンドスラリーを使用して行う。研磨定盤の材質としては、銅、樹脂銅、錫、もしくは、金属定盤に研磨パッドを貼り付けたものが例示される。研磨パッドとしては、硬質ウレタンパッド、不織布パッド、スエードパッドが例示される。

なお、係る研磨に先立ち、焼結体の外周端部がベベリング（面取り）される態様であってもよい。

以上の工程を経ることで、dent形成領域２を有する、本実施の形態に係る仮固定基板１が得られる。

なお、焼成前の成形体を対象とした凹みの形成に代えて、焼成後あるいは研磨後の焼結体に対し、凹みを形成する態様であってもよい。ただし、係る焼結体は成形体に比して硬度が大きいため、形成の容易さという点では、成形体を対象として凹みを形成する方が望ましい。

以上、説明したように、本実施の形態によれば、ＦＯＷＬＰ技術による半導体パッケージの作製プロセスにおいて半導体チップの仮固定に使用する仮固定基板の外周を、多数の凹み（dent）が存在するdent形成領域とすることにより、係るプロセスの途中における仮固定基板と樹脂との剥離を好適に抑制することが出来る。

（変形例）
上述の実施の形態においては、dent形成領域を有する仮固定基板が、ＦＯＷＬＰ技術により半導体パッケージを作製するにあたって、複数の半導体チップが仮固定される基板として使用される場合を対象としているが、係る仮固定基板の使用局面はこれに限られるものではなく、半導体チップ以外の電子部品の仮固定に用いられる態様であってもよい。すなわち、複数の電子部品が接着剤にて仮固定基板に接着された後、樹脂モールドが形成されるような場合における、樹脂と仮固定基板との剥離を抑制する目的で、上述の実施の形態に係る仮固定基板が用いられる態様であってもよい。

また、上述の実施の形態においては、仮固定基板の一方主面にdent形成領域を設けるようにしているが、これに加え、他方主面にもdent形成領域が形成される態様であってもよい。

（実施例１）
透光性セラミックスの原料としてアルミナを用い、dent形成領域２を有する仮固定基板１の作製を試みた。具体的には、成形体に対し、ダイヤモンドペンを用いて径方向に沿った凹みをおよそ１０ｍｍピッチでランダムなサイズにて形成したうえで、焼結工程および研磨工程を実施することにより、直径が３００ｍｍの仮固定基板１を得た。なお、dent形成領域２の幅ａは４．５ｍｍ以下とした。

得られた仮固定基板１を目視にて観察したところ、dent形成領域２を備えていることが確認された。

また、係るdent形成領域２に形成されている凹みの径方向のサイズＬと、周方向のサイズＷと、深さ（Depth）とを、レーザー顕微鏡にて測定した。測定した凹みの数は２４個であった。

図５は、それぞれの測定値の分布を示す箱ひげ図である。図５（ａ）に示すように、径方向のサイズＬについては、概ね０．３ｍｍ～３．５ｍｍの範囲にあり、平均値はおよそ１．２５ｍｍであった。また、図５（ｂ）に示すように、周方向のサイズＷについては、概ね０．０１ｍｍ～０．９２ｍｍの範囲にあり、平均値はおよそ０．０５ｍｍであった。また、図５（ｃ）に示すように、深さについては、概ね１．６μｍ～７．０μｍの範囲にあり、平均値はおよそ３．２μｍであった。

以上の結果は、ダイヤモンドペンを使用することにより、径方向に沿った凹みを主とするdent形成領域２の形成が良好に行えることを、示している。

（実施例２）
凹みの形成を、周方向に沿うように行ったほかは、実施例１と同様にして、dent形成領域２を有する仮固定基板１の作製を試みた。

得られた仮固定基板１を目視にて観察したところ、dent形成領域２を備えていることが確認された。

また、係るdent形成領域２に形成されている凹みの測定も、実施例１と同様に行った。測定した凹みの数は１１個であった。

図６は、それぞれの測定値の分布を示す箱ひげ図である。図６（ａ）に示すように、径方向のサイズＬについては、概ね０．３ｍｍ～４．０ｍｍの範囲にあり、平均値はおよそ２．０ｍｍであった。また、図６（ｂ）に示すように、周方向のサイズＷについては、概ね０．９ｍｍ～１２．７ｍｍの範囲にあり、平均値はおよそ８．０ｍｍであった。また、図６（ｃ）に示すように、深さについては、概ね３．８μｍ～１４．８μｍの範囲にあり、平均値はおよそ８．５μｍであった。

以上の結果は、ダイヤモンドペンを使用することにより、周方向に沿った凹みを主とするdent形成領域２の形成についても良好に行えることを、示している。

（実施例３）
仮固定基板１におけるdent形成領域２の具備が剥離不良の抑制に効果があることを確認するべく、剥離不良率の評価を行った。仮固定基板１としては、実施例１と同様に作製したものを用いた。

具体的には、８００個の仮固定基板１を作製し、それぞれについて、ＦＯＷＬＰ技術による半導体パッケージの作製プロセスに準じて樹脂モールド６を形成した後、剥離の有無を側端部１ｅ側および裏面１ｂ側からの目視観察により確認した。側端部１ｅにおいて樹脂モールド６と仮固定基板１との離隔が確認された場合、および、裏面１ｂ側からの観察において長手方向あるいは短手方向に３ｍｍ以上のサイズの気泡が確認された場合、剥離不良が生じていると判定した。

その結果、７個の仮固定基板１において剥離不良が生じていた。すなわち、剥離不良率は７／８００＝０．００８７５で、１％を下回った。

（比較例１）
実施例３との比較のため、dent形成領域２を設けないほかは実施例３と同じ手順にて８００個の仮固定基板１を作製し、それらについても剥離不良率の評価を行った。

その結果、２７個の仮固定基板１において剥離不良が生じていた。すなわち、剥離不良率は２７／８００＝０．０３３８で、１％を上回った。

係る結果と実施例３とを対比すると、実施例３のようにdent形成領域２を設けることが、剥離不良の発生に効果があるといえる。

（比較例２）
表面１ａの全面をdent形成領域２とし、表面１ａの算術平均粗さを２５ｎｍとしたほかは実施例３と同じ手順にて８００個の仮固定基板１を作製し、それらについても剥離不良率の評価を行った。

その結果、６個の仮固定基板１において剥離不良が生じていた。すなわち、剥離不良率は６／８００＝０．００７５で、１％を下回った。

係る結果と実施例３とを対比すると、実施例３のように仮固定基板１の外周にのみdent形成領域２を設けた場合の剥離不良率と、比較例２のように略全面にdent形成領域２を設けた場合の剥離不良率とに大差がないことが確認される。このことは、実施例３のように仮固定基板１の外周にのみdent形成領域２を設けさえすれば、比較例２のように略全面にdent形成領域２を設けた場合とほぼ同等の、剥離不良の抑制効果が得られることを意味する。

１ 仮固定基板
１ａ （仮固定基板の）表面
１ｂ （仮固定基板の）裏面
１ｅ （仮固定基板の）側端部
２ dent形成領域
３α 接着剤層
３ 接着層
４ 半導体チップ
５ 間隙
６ 樹脂モールド

Claims (7)

1. 一方主面において複数の電子部品が接着され、樹脂モールドにより仮固定される、仮固定基板であって、
   前記一方主面の外周全体に、同一のまたは相異なる形状の多数の凹みが規則的にあるいは不規則に存在するdent形成領域を備える、
   ことを特徴とする、仮固定基板。
2. 請求項１に記載の仮固定基板であって、
   前記dent形成領域が、前記仮固定基板の側端部から前記仮固定基板の半径の３％以下の範囲に備わる、
   ことを特徴とする、仮固定基板。
3. 請求項１または請求項２に記載の仮固定基板であって、
   前記多数の凹みの、径方向のサイズが０．１ｍｍ～５ｍｍであり、周方向のサイズが０．０１ｍｍ～６０ｍｍであり、深さが１μｍ～２０μｍである、
   ことを特徴とする、仮固定基板。
4. 請求項１ないし請求項３のいずれかに記載の仮固定基板であって、
   前記多数の凹みの間隔が０．２ｍｍ以上で前記仮固定基板の直径以下である、
   ことを特徴とする、仮固定基板。
5. 請求項４に記載の仮固定基板であって、
   前記多数の凹みの前記周方向のサイズが３ｍｍ～６０ｍｍである、
   ことを特徴とする、仮固定基板。
6. 一方主面において複数の電子部品が接着され、樹脂モールドにより仮固定される仮固定基板を、製造する方法であって、
   透光性セラミックを主成分とする円板状の成形体を作製する工程と、
   前記成形体の一方主面の外周全体の所定範囲に、多数の凹みを規則的にあるいは不規則に形成する工程と、
   前記多数の凹みが形成された前記成形体を焼成して焼結体を得る工程と、
   前記焼結体を研磨する工程と、
   を備えることを特徴とする、仮固定基板の製造方法。
7. 電子部品を仮固定基板に仮固定する方法であって、
   一方主面の外周全体に、同一のまたは相異なる形状の多数の凹みが規則的にあるいは不規則に存在するdent形成領域を備える仮固定基板を用意する工程と、
   前記仮固定基板の上に接着剤層を形成する工程と、
   前記接着剤層の上に複数の電子部品を配置する工程と、
   前記接着剤層を硬化させて接着層とすることにより前記複数の電子部品を前記仮固定基板と接着する工程と、
   前記接着層と前記複数の電子部品の上に樹脂モールドを形成する工程と、
   を備えることを特徴とする、電子部品の仮固定方法。
   

Images