JPWO2020003348A1 - 自己給電回路および電力変換装置 - Google Patents

Abstract

マスタ変換器（１）および複数のスレーブ変換器（２，３）は、入力が複数の蓄電素子（Ｃ１〜Ｃ３）にそれぞれ接続され、かつ、出力が出力端子（Ｔ３，Ｔ４）に対して互いに並列に接続される。マスタ変換器（１）は、出力電圧を電圧指令値に一致させるためのデューティ比に基づいて、対応するコンデンサの電圧を電圧変換して出力端子（Ｔ３，Ｔ４）へ出力するとともに、デューティ比を示す制御信号を信号絶縁部を経由して複数のスレーブ変換器（２，３）へ伝送する。複数のスレーブ変換器（２，３）の各々は、信号絶縁部を経由して伝送された制御信号に従って、対応するコンデンサの電圧を電圧変換して出力端子（Ｔ３，Ｔ４）へ出力する。補正手段は、マスタ変換器（１）におけるデューティ比と、各複数のスレーブ変換器（２，３）におけるデューティ比とが一致するように、少なくともマスタ変換器（１）におけるデューティ比を補正するように構成される。

Description

本開示は、自己給電回路および電力変換装置に関する。

電力変換装置または半導体遮断器においては、内部のゲート駆動回路および制御回路等の制御装置に制御電源を供給するために、自己給電回路を用いる構成が知られている。この自己給電回路を用いる構成は、電力変換装置または半導体遮断器内部の主回路から制御電源を直接生成するものであり、高電位部に制御電源を供給する必要がある用途において、制御電源に必要な絶縁耐圧を大幅に低減できるという利点がある。

たとえば特開２０１１−１９３６１５号公報（特許文献１）には、自己給電回路の一例として、複数の分圧コンデンサと、入力が各分圧コンデンサに接続され、出力が制御装置に対して並列接続されている複数のＤＣ／ＤＣコンバータとを備えた回路が開示されている。特許文献１に示される自己給電回路では、入力端子に印加される直流電圧を複数の分圧コンデンサにより分圧する。そのため、限流抵抗を用いることなく、主回路の直流電圧よりも入力電圧が低いＤＣ／ＤＣコンバータを用いて制御電源を生成することができる。これにより、電力損失を低減することができるため、電力変換効率が高い自己給電回路を実現することができる。

特開２０１１−１９３６１５号公報

上述した分圧コンデンサを用いた自己給電回路においては、複数のＤＣ／ＤＣコンバータ間で電圧変換比（分圧コンデンサの端子間の直流電圧に対する出力電圧の比）にばらつきが生じると、複数の分圧コンデンサの間で分圧コンデンサに印加される電圧にばらつきが生じることになる。複数の分圧コンデンサに印加される電圧にばらつきが生じることで、複数の分圧コンデンサのいずれかが過電圧となり、破壊してしまう虞が懸念される。

この対策として、特許文献１では、各分圧コンデンサに対して電圧調整回路を並列に接続する。電圧調整回路は、ＤＣ／ＤＣコンバータの入力電圧が一定以下になると出力を停止する機能を有している。しかしながら、各分圧コンデンサに対して電圧調整回路を接続することが必要となるため、自己給電回路が大型化することが懸念される。

この発明はこのような課題を解決するためになされたものであって、その目的は、小型化された構成で複数の分圧コンデンサの電圧のばらつきを抑制することができる自己給電回路およびそれを備える電力変換装置を提供することである。

本開示に係る自己給電回路は、主回路から主回路の制御装置に電力を供給するように構成される。自己給電回路は、主回路と電気的に接続された第１および第２の入力端子と、制御装置と電気的に接続された出力端子と、第１および第２の入力端子間に直列に接続された複数の蓄電素子と、入力が複数の蓄電素子にそれぞれ接続され、かつ、出力が出力端子に対して互いに並列に接続された複数の電圧変換器と、複数の電圧変換器間を電気的に絶縁された状態で信号を伝送するように構成された信号絶縁部とを備える。複数の電圧変換器は、マスタ変換器および複数のスレーブ変換器を有している。マスタ変換器は、出力電圧を電圧指令値に一致させるためのデューティ比に基づいて、対応する蓄電素子の電圧を電圧変換して出力端子へ出力するとともに、デューティ比を示す制御信号を信号絶縁部を経由して複数のスレーブ変換器へ伝送するように構成される。複数のスレーブ変換器の各々は、信号絶縁部を経由して伝送された制御信号に従って、対応する蓄電素子の電圧を電圧変換して出力端子へ出力するように構成される。自己給電回路は、マスタ変換器におけるデューティ比と、各複数のスレーブ変換器におけるデューティ比とが一致するように、少なくともマスタ変換器におけるデューティ比を補正するように構成された補正手段をさらに備える。

本開示によれば、小型化された構成で複数の分圧コンデンサの電圧のばらつきを抑制することができる自己給電回路および電力変換装置を提供することができる。

実施の形態１に従う自己給電回路の構成例を説明する概略ブロック図である。 図１に示されるＤＣ／ＤＣコンバータの構成例を示す回路図である。 実施の形態１に従う自己給電回路における制御部の構成を説明するためのブロック図である。 信号絶縁部の構成例を説明する回路図である。 図４に示したフォトカプラの応答特性を模式的に説明するための図である。 デューティ比補正部におけるデューティ比の補正処理を説明するための図である。 デューティ比補正部の第１の構成例を示す回路図である。 デューティ比補正部の第２の構成例を示す回路図である。 デューティ比補正部の第３の構成例を示す回路図である。 実施の形態１に従う自己給電回路における制御部の構成例を説明する概略ブロック図である。 実施の形態２に従う自己給電回路の構成例を説明する概略ブロック図である。 実施の形態２に従う自己給電回路における制御部の構成を説明するためのブロック図である。 デューティ比補正部おけるデューティ比の補正処理を説明するための図である。 実施の形態３に従う自己給電回路の構成例を説明する概略ブロック図である。 実施の形態３に従う自己給電回路における制御部の構成を説明するためのブロック図である。 実施の形態３に従う自己給電回路における制御部の構成例を説明する概略ブロック図である。 実施の形態４に従う自己給電回路の構成例を説明する概略ブロック図である。 実施の形態４に従う自己給電回路における制御部の構成を説明するためのブロック図である。 実施の形態４に従う自己給電回路における制御部の構成例を説明する概略ブロック図である。 実施の形態５に従う自己給電回路の構成例を説明する概略ブロック図である。 実施の形態５に従う自己給電回路における制御部の構成を説明するためのブロック図である。 実施の形態６に従う電力変換装置の構成例を説明する概略ブロック図である。 図２２に示されたセルの構成例を示す回路図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

実施の形態１．
図１は、この発明の実施の形態１に従う自己給電回路の構成例を説明する概略ブロック図である。実施の形態１に従う自己給電回路１００は、主回路から主回路の制御装置に電力を供給するように構成される。主回路はスイッチング素子を有する。主回路の制御装置には、スイッチング素子のゲート駆動回路および制御回路その他の回路が含まれる。

図１の例では、自己給電回路１００は、インバータ等の電力変換装置を構成するスイッチング素子Ｑに印加される電圧を利用してスイッチング素子Ｑのゲート駆動回路４に電力を供給するように構成される。スイッチング素子Ｑは、ＩＧＢＴ（Insulated Gate Bipolar transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Filed Effect Transistor）、ＧＣＴ（Gate Commutated Turn-off）サイリスタ等の任意の自己消弧型の半導体スイッチング素子に対して、ＦＷＤ（Freewheeling Diode）を逆並列に接続することによって構成することができる。半導体スイッチング素子は、Ｓｉを材料とした素子に限らず、ＳｉＣまたはＧａＮなどのワイドバンドギャップ半導体を材料とした素子（ＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）を用いてもよい。ＦＷＤは、半導体スイッチング素子の寄生ダイオードを用いてもよい。

図１を参照して、自己給電回路１００は、入力端子Ｔ１，Ｔ２、出力端子Ｔ３，Ｔ４、複数のコンデンサＣ１〜Ｃ３、および複数のＤＣ／ＤＣコンバータ１〜３を有する。

入力端子Ｔ１，Ｔ２はスイッチング素子Ｑに電気的に接続される。出力端子Ｔ３，Ｔ４はゲート駆動回路４に電気的に接続される。入力端子Ｔ１は「第１の入力端子」に対応し、入力端子Ｔ２は「第２の入力端子」に対応し、出力端子Ｔ３，Ｔ４は「出力端子」に対応する。

複数のコンデンサＣ１〜Ｃ３は、入力端子Ｔ１およびＴ２の間に直列に接続される。スイッチング素子Ｑのオフ期間にコンデンサＣ１〜Ｃ３が充電され、コンデンサの容量比で分圧される。コンデンサＣ１〜Ｃ３は分圧コンデンサを構成する。コンデンサＣ１〜Ｃ３には、電解コンデンサ、フィルムコンデンサ、セラミックコンデンサおよび電気二重層コンデンサ等の各種コンデンサを用いることができる。あるいは、コンデンサＣ１〜Ｃ３の直列回路に代えて、複数の二次電池の直列回路を用いてもよい。コンデンサＣ１〜Ｃ３は「蓄電素子」の一実施例に対応する。

複数のＤＣ／ＤＣコンバータ１〜３は、入力が複数のコンデンサＣ１〜Ｃ３にそれぞれ接続され、かつ、出力が出力端子Ｔ３，Ｔ４に対して互いに並列に接続される。コンデンサＣ１〜Ｃ３の各々に印加された電圧は、対応するＤＣ／ＤＣコンバータによってスイッチング素子Ｑのゲート駆動に必要な電圧に変換される。各ＤＣ／ＤＣコンバータにより生成された電圧は、出力端子Ｔ３，Ｔ４を介してゲート駆動回路４に供給される。これにより、スイッチング素子Ｑのゲートが駆動される。ＤＣ／ＤＣコンバータ１〜３は「電圧変換器」の一実施例に対応する。

ＤＣ／ＤＣコンバータ１〜３には、絶縁型ＤＣ／ＤＣコンバータを適用することができる。絶縁型ＤＣ／ＤＣコンバータは、フライバックコンバータ、フォワードコンバータ、プッシュプルコンバータ、ハーフブリッジコンバータ、およびフルブリッジコンバータ等の公知の方式を用いることができる。

なお、図１の例では、３個のコンデンサにそれぞれ対応するように３台のＤＣ／ＤＣコンバータが設けられているが、コンデンサとＤＣ／ＤＣコンバータとが１対１に対応するように設けられていればよく、コンデンサおよびＤＣ／ＤＣコンバータの個数はこれに限定されるものではない。

ＤＣ／ＤＣコンバータ１〜３は、１台のマスタコンバータ１および２台のスレーブコンバータ２，３から構成される。マスタコンバータ１およびスレーブコンバータ２，３は信号線５によって通信可能に接続されている。マスタコンバータ１およびスレーブコンバータ２，３の間は、後述する信号絶縁部によって、電気的に絶縁された状態で信号を伝送することができる。マスタコンバータ１は「マスタ変換器」の一実施例に対応し、スレーブコンバータ２，３は「スレーブ変換器」の一実施例に対応する。

本実施の形態１では、マスタコンバータ１およびスレーブコンバータ２，３の制御部は、マスタコンバータ１を最上位としてツリー型に接続される。図１では、マスタコンバータ１を最上位とし、スレーブコンバータ３を最下位として、マスタコンバータ１からスレーブコンバータ２、スレーブコンバータ３の順に信号を伝送するように接続される。ただし、信号絶縁部によって、マスタコンバータ１およびスレーブコンバータ２，３間の電気的絶縁は確保されている。

次に、図２を用いて、図１に示されるＤＣ／ＤＣコンバータ１〜３の構成例を説明する。

図２を参照して、マスタコンバータ１は、電圧変換部１０および制御部１１を有する。電圧変換部１０は、コンデンサＣ１と出力端子Ｔ３，Ｔ４との間に接続され、コンデンサＣ１の端子間の直流電圧（以下、単に「コンデンサ電圧Ｅ１」とも称する）をスイッチング素子Ｑのゲート駆動に必要な電圧に変換する。電圧変換部１０は、コンデンサＣ１から供給される直流電力をゲート駆動回路４に伝達することができる。

電圧変換部１０は、例えば絶縁型のフライバックコンバータである。フライバックコンバータに代えて、他の種類のＤＣ／ＤＣコンバータを用いることもできる。図２の例では、電圧変換部１０は、トランス１８と、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサ１９とを有する。

トランス１８は、一次巻線１８ａおよび二次巻線１８ｂを有する。一次巻線１８ａと二次巻線１８ｂとは絶縁される。スイッチング素子Ｑ１は、一次巻線１８ａに直列接続される。一次巻線１８ａおよびスイッチング素子Ｑ１の直列回路はコンデンサＣ１に並列接続される。スイッチング素子Ｑ１は、任意の自己消弧型のスイッチング素子によって構成することができる。スイッチング素子Ｑ１は、制御部１１から供給されるゲート信号によってオンオフ動作する。ゲート信号は「制御信号」に対応する。スイッチング素子Ｑ１のオン期間中、一次巻線１８ａにコンデンサ電圧Ｅ１が印加される。トランス１８は、一次巻線１８ａに供給される電力を二次巻線１８ｂに伝達する。

二次巻線１８ｂの一方端はダイオードＤ１のアノードに接続され、他方端は出力端子Ｔ４に接続される。ダイオードＤ１のカソードは出力端子Ｔ３に接続される。出力端子Ｔ３および出力端子Ｔ４の間にはコンデンサ１９が接続される。ダイオードＤ１およびコンデンサ１９は、スイッチング素子Ｑ１のオフ期間中に二次巻線１８ｂから放出されるエネルギを整流し、直流化する。これにより、電圧変換部１０は、出力端子Ｔ３と出力端子Ｔ４との間に、直流としての出力電圧を発生する。

電圧変換部１０において、トランス１８の一次巻線１８ａおよび二次巻線１８ｂの巻数をそれぞれｎ１，ｎ２とすると、コンデンサ電圧Ｅ１（以下、入力電圧とも称する）と出力電圧Ｖｏとの間には次式（１）の関係が成立する。

Ｅ１・Ｔｏｎ＝ｎ１／ｎ２・Ｖｏ・（Ｔ−Ｔｏｎ） …（１）
ただし、式（１）において、Ｔはスイッチング素子Ｑ１のスイッチング周期、Ｔｏｎはスイッチング素子のオン時間である。

ここで、スイッチング周期Ｔに対するスイッチング素子Ｑ１のオン時間Ｔｏｎの比（Ｔｏｎ／Ｔ）を「デューティ比ＤＲ」と定義すると、次式（２）が成立する。

Ｖｏ＝ｎ２／ｎ１・ＤＲ／（１−ＤＲ）・Ｅ１ …（２）
式（２）から分かるように、スイッチング素子Ｑ１のデューティ比ＤＲを変化させることによって、電圧変換部１０における電圧変換比Ｖｏ／Ｅ１を制御することができる。言い換えれば、デューティ比ＤＲの増減による電圧変換比の可変制御によって、出力電圧Ｖｏを制御することができる。

制御部１１は、図示しない上位コントローラからの指令に基づいてデューティ比ＤＲを制御することにより、スイッチング素子Ｑ１のオンオフを制御するための制御信号であるゲート信号を生成する。制御部１１は、例えばマイクロコンピュータで構成される。一例として、制御部１１は、図示しないメモリおよびＣＰＵ（Central Processing Unit）を内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによるソフトウェア処理によって、以下に説明する制御動作を実行することができる。あるいは、当該制御動作の一部または全部について、ソフトウェア処理に代えて、内蔵された専用の電子回路等を用いたハードウェア処理によって実現することも可能である。

スレーブコンバータ２は、電圧変換部２０および制御部２１を有する。電圧変換部２０の構成は、電圧変換部１０の構成と同じである。電圧変換部２０は、コンデンサＣ２と出力端子Ｔ３，Ｔ４との間に接続され、コンデンサＣ２の端子間の直流電圧（以下、単に「コンデンサ電圧Ｅ２」とも称する）をスイッチング素子Ｑのゲート駆動に必要な電圧に変換する。電圧変換部２０は、コンデンサＣ２から供給される直流電力をゲート駆動回路４に伝達することができる。

スレーブコンバータ３は、電圧変換部３０および制御部３１を有する。電圧変換部３０の構成は、電圧変換部１０の構成と同じである。電圧変換部３０は、コンデンサＣ３と出力端子Ｔ３，Ｔ４との間に接続され、コンデンサＣ３の端子間の直流電圧（以下、単に「コンデンサ電圧Ｅ３」とも称する）をスイッチング素子Ｑのゲート駆動に必要な電圧に変換する。電圧変換部３０は、コンデンサＣ３から供給される直流電力をゲート駆動回路４に伝達することができる。

マスタコンバータ１の制御部１１、スレーブコンバータ２の制御部２１およびスレーブコンバータ３の制御部３１は、信号線５によってツリー型に接続されている。制御部１１は、信号線５を経由して制御部２１に対して信号を伝送することができる。制御部２１は、信号線５を経由して制御部３１に対して信号を伝送することができる。後述するように制御部間を接続する信号線５には信号絶縁部が接続されている。これにより、制御部１１，２１，３１の間は、信号絶縁部を経由して電気的に絶縁された状態で信号を伝送することができる。

具体的には、制御部１１は、生成したゲート信号を用いて電圧変換部１０を駆動するとともに、このゲート信号を信号線５を経由して制御部２１へ伝送する。制御部２１は、信号線５を経由して伝送されたゲート信号を用いて電圧変換部２０を駆動するとともに、このゲート信号をさらに信号線５を経由して制御部３１へ伝送する。制御部３１は、信号線５を経由して伝送されたゲート信号を用いて電圧変換部３０を駆動する。これによると、マスタコンバータ１およびスレーブコンバータ２，３の電圧変換部１０，２０，３０は、互いに共通のゲート信号により駆動されることになる。したがって、電圧変換部１０，２０，３０の間で、スイッチング素子のデューティ比ＤＲは互いに等しくなる。

なお、制御部１１，２１，３１をツリー型に接続したことで、信号線５に必要な絶縁耐圧を低くすることができる。本実施の形態１では、マスタコンバータ１およびスレーブコンバータ２，３は直列接続されるため、コンバータに接続される信号線５の電位が互いに異なる。図１の例では、マスタコンバータ１に接続される信号線５の電位が最も低く、スレーブコンバータ３に接続される信号線５の電位が最も高くなる。ただし、ツリー型接続では、隣り合うコンバータ同士を信号線５で接続するため、信号線５に必要とされる絶縁耐圧はＤＣ／ＤＣコンバータ１台分の電位差で足りる。したがって、信号線５を小型に構成することができる。

なお、後述するスター型接続では、マスタコンバータ１とスレーブコンバータ２，３の各々を直接的に信号線５で接続する。そのため、マスタコンバータ１とスレーブコンバータ３とを接続する信号線５に必要な絶縁耐圧は、マスタコンバータ１とスレーブコンバータ２とを接続する信号線５に必要な絶縁耐圧よりも大きくなる。これによると、直列接続するＤＣ／ＤＣコンバータの台数が増えるに従って信号線５に必要な絶縁耐圧が大きくなることになり、信号線５が大型化することが懸念される。

次に、図３を用いて、制御部１１，２１，３１の構成について説明する。図３に示される各ブロックの機能は、制御部によるソフトウェア処理およびハードウェア処理の少なくとも一方によって実現することができる。

図３を参照して、マスタコンバータ１の制御部１１は、電圧指令生成部１２、ゲート信号生成部１４、およびデューティ比補正部１６を有する。電圧指令生成部１２は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。目標電圧はゲート駆動回路４に供給すべき電源電圧に相当する。電圧指令生成部１２は、例えば、図示しない電圧検出器により検出された自己給電回路１００の出力電圧Ｖｏと目標電圧との偏差を補償するためのフィードバック制御によって、電圧指令を生成することができる。生成された電圧指令はゲート信号生成部１４に与えられる。

ゲート信号生成部１４は、電圧指令生成部１２により生成された電圧指令に基づいて、ゲート信号を生成する。この生成されたゲート信号は、電圧変換部１０，２０，３０に共通するゲート信号となる。ゲート信号の生成には、ＰＷＭ（Pulse Width Modulation）制御方式等の公知の技術を用いることができる。例えば、ゲート信号生成部１４は、電圧指令とキャリア波との比較に基づいてゲート信号を生成する。キャリア波は、例えばスイッチング周期Ｔの逆数に相当する周波数（スイッチング周波数）を有するのこぎり波である。ゲート信号は、ＰＷＭ信号であり、スイッチング周波数の矩形波信号である。ＰＷＭ信号のパルス幅はデューティ比ＤＲに応じて変化する。

ゲート信号生成部１４は、生成したゲート信号をデューティ比補正部１６へ出力するとともに、信号線５を経由してスレーブコンバータ２の制御部２１へ伝送する。デューティ比補正部１６については後述する。

スレーブコンバータ２において、制御部２１は、信号絶縁部２２およびデューティ比補正部２４を有する。信号絶縁部２２は、制御部１１と制御部２１とを接続する信号線５に設けられており、制御部１１と制御部２１との電気的絶縁を確保しながら信号を伝送するように構成される。

信号絶縁部２２は、例えばフォトカプラである。ただし、信号絶縁部２２は、フォトカプラに代えて、交流結合素子を通して信号を伝送するデジタルアイソレータ、または光送受信素子および光ファイバで構成された光伝送回路等によって実現することができる。デジタルアイソレータは、磁気結合方式のカプラ、または静電容量結合方式のカプラを含む。

信号絶縁部２２は、制御部１１のゲート信号生成部１４からのゲート信号を受けると、ゲート信号をデューティ比補正部２４へ出力するとともに、信号線５を経由してスレーブコンバータ３の制御部３１へ伝送する。デューティ比補正部２４については後述する。

スレーブコンバータ３において、制御部３１は、信号絶縁部３２を有する。信号絶縁部３２は、制御部２１と制御部３１とを接続する信号線５に設けられており、制御部２１と制御部３１との電気的絶縁を確保しながら信号を伝送するように構成される。信号絶縁部３２は上述した信号絶縁部２２と同様の構成とすることができる。

信号絶縁部３２は、制御部２１の信号絶縁部２２からのゲート信号を受けると、このゲート信号を電圧変換部３０へ出力する。このゲート信号に従って電圧変換部３０が駆動される。マスタコンバータ１およびスレーブコンバータ２，３の各々のスイッチング素子が互いに異なる電位に接続されていることから、信号絶縁部２２，３２はゲート信号を電気的に絶縁するために設けられている。

このようにしてマスタコンバータ１の制御部１１で生成されたゲート信号は、信号絶縁部２２によってスレーブコンバータ２の制御部２１へ伝送され、さらに、信号絶縁部３２によってスレーブコンバータ３の制御部３１へ伝送されるため、制御部１１，２１，３１は互いに共通のゲート信号を用いて電圧変換部１０，２０，３０をそれぞれ駆動することができる。すなわち、電圧変換部１０，２０，３０の間で、フライバックコンバータのスイッチング素子Ｑ１のデューティ比ＤＲを互いに等しくすることができる。

なお、本実施の形態１では、図２に示したように、電圧変換部１０，２０，３０は、自己給電回路１００の出力端子Ｔ３，Ｔ４に対して並列に接続されているため、各電圧変換部の出力電圧Ｖｏが互いに等しい電圧となる。また、電圧変換部１０，２０，３０は、共通のゲート信号を用いることで、互いに等しいデューティ比ＤＲによってスイッチング素子Ｑ１のオンオフが制御される。このように出力電圧Ｖｏを互いに等しくし、かつ、デューティ比ＤＲを互いに等しくすることで、電力変換部１０，２０，３０間で入力電圧を揃えることができる。したがって、コンデンサ電圧Ｅ１、コンデンサ電圧Ｅ２およびコンデンサ電圧Ｅ３を互いに等しくすることができる。

しかしながら、その一方で、制御部１１から制御部２１，３１へゲート信号を伝達するための信号絶縁部２２，３２においては、その応答速度に応じて、出力信号の立上りおよび立下りに遅延が発生し得る。そのため、信号絶縁部２２，３２の各々に対してパルス状のゲート信号を入力した際に、出力信号の立上り速度と出力信号の立下り速度とが異なる場合がある。

このような場合、マスタコンバータ１におけるゲート信号のデューティ比ＤＲと、信号絶縁部２２を経由してスレーブコンバータ２に伝送されるゲート信号のデューティ比ＤＲとの間にずれが生じることがある。さらに、スレーブコンバータ２におけるゲート信号のデューティ比ＤＲと、信号絶縁部３２を経由してスレーブコンバータ３に伝送されるゲート信号のデューティ比ＤＲとの間にずれが生じることがある。

そして、マスタコンバータ１およびスレーブコンバータ２，３の間でゲート信号のデューティ比ＤＲにずれが生じると、電圧変換部１０，２０，３０の各々における電圧変換比にもずれが生じてしまう。その結果、コンデンサ電圧Ｅ１、コンデンサ電圧Ｅ２およびコンデンサ電圧Ｅ３にばらつきが生じる可能性がある。これにより、コンデンサＣ１〜Ｃ３のいずれかが過電圧となり、破壊してしまう虞が懸念される。

以下、信号絶縁部２２，３２によって生じるデューティ比ＤＲのずれについて具体例を挙げて説明する。

図４には、信号絶縁部２２，３２の代表例としてフォトカプラＰＣの概略構成が示される。図４に示すように、フォトカプラＰＣは、電流通流時に発光する発光ダイオードＬＤと、発光ダイオードＬＤの発光量に応じた電流が流れるフォトトランジスタＰＴと、負荷抵抗ＲＬとを有する。フォトトランジスタＰＴおよび負荷抵抗ＲＬは、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの間に直列接続される。

マスタコンバータ１の制御部１１により生成されたゲート信号を、図４に示すフォトカプラＰＣ（信号絶縁部２２）を経由してスレーブコンバータ２の制御部２１に伝送する場合を想定する。

この場合、制御部１１により生成されたゲート信号の電圧レベルがＬ（論理ロー）レベルからＨ（論理ハイ）レベルに遷移すると、発光ダイオードＬＤに電流Ｉｆが流れて発光ダイオードＬＤが発光し、フォトトランジスタＰＴがオンする。フォトトランジスタＰＴがオンすることによって電源電圧Ｖｃｃから負荷抵抗ＲＬに電流が流れると、フォトトランジスタＰＴおよび負荷抵抗ＲＬの接続点から電圧Ｖｏｕｔが出力される。

一方、ゲート信号の電圧レベルがＨレベルからＬレベルに遷移すると、発光ダイオードＬＤに電流Ｉｆが流れなくなるため、発光ダイオードＬＤが消灯し、フォトトランジスタＰＴがオフする。フォトトランジスタＰＴがオフすることにより負荷抵抗ＲＬに電流が流れなくなるため、出力電圧ＶｏｕｔはＧＮＤレベルに低下する。

図５は、図４に示したフォトカプラＰＣの応答特性を模式的に説明するための図である。図５には入力電流Ｉｆおよび出力電圧Ｖｏｕｔの波形が示されている。

入力電流Ｉｆは、制御部１１からフォトカプラＰＣに与えられるゲート信号と同じデューティ比ＤＲを有する方形波である。したがって、入力電流ＩｆがＨレベルとなる時間はスイッチング素子Ｑ１のオン時間Ｔｏｎに対応し、入力電流ＩｆがＬレベルとなる時間はスイッチング素子Ｑ１のオフ時間Ｔｏｆｆに対応する。

フォトカプラＰＣでは、一般的に、出力電圧Ｖｏｕｔの振幅ばらつきをなくすために、フォトトランジスタＰＴを完全にスイッチングさせて使用する。その場合、負荷抵抗ＲＬの抵抗値を大きくするため、立上りの応答性に比べて立下りの応答性が低下する。そのため、図６に示すように、立上りの遅延時間ｔｄおよび立上り時間ｔｒに比べて、立下りの蓄積時間ｔｓおよび立下り時間ｔｆが大きくなる。なお、図５の例では、遅延時間ｔｄは入力電流Ｉｆの立上りタイミングから出力電圧Ｖｏｕｔの立上りタイミング（出力電圧Ｖｏｕｔが１０％となるタイミング）までの時間に相当する。立上り時間ｔｒは出力電圧Ｖｏｕｔの立上りタイミングから出力電圧ＶｏｕｔがＨレベルに至るまでの時間（出力電圧Ｖｏｕｔが１０％から９０％に至るまでの時間）に相当する。蓄積時間ｔｓは入力電流Ｉｆの立下りタイミングから出力電圧Ｖｏｕｔの立下りタイミング（出力電圧Ｖｏｕｔが９０％となるタイミング）までの時間に相当する。立下り時間ｔｆは出力電圧Ｖｏｕｔの立下りタイミングから出力電圧ＶｏｕｔがＬレベルに至るまでの時間（出力電圧Ｖｏｕｔが９０％から１０％に至るまでの時間）に相当する。

ここで、立上りの遅延時間ｔｄおよび立上り時間ｔｒの和を出力電圧Ｖｏｕｔのターンオン時間ｔｏｎとし、立下りの蓄積時間ｔｓおよび立下り時間ｔｆの和を出力電圧Ｖｏｕｔのターンオフ時間ｔｏｆｆとすると、ｔｄ，ｔｒ＜ｔｓ，ｔｆのため、ターンオン時間ｔｏｎおよびターンオフ時間ｔｏｆｆはｔｏｎ＜ｔｏｆｆの関係となっている。

１スイッチング周期Ｔにおいて、出力電圧Ｖｏｕｔが９０％に至るタイミングから１０％に至るタイミングまでの時間をＴｏｎ１とすると、Ｔｏｎ１は、入力電流ＩｆがＨレベルとなる時間Ｔｏｎを用いて、Ｔｏｎ１＝Ｔｏｎ−ｔｏｎ＋ｔｏｆｆと表すことができる。上述したようにｔｏｎ＜ｔｏｆｆの場合、Ｔｏｎ１＞Ｔｏｎとなる。そのため、出力電圧Ｖｏｕｔのデューティ比Ｔｏｎ１／Ｔは、入力電流Ｉｆのデューティ比Ｔｏｎ／Ｔよりも大きくなる。

これによると、図４のフォトカプラＰＣを経由してパルス状のゲート信号を伝送する場合、フォトカプラＰＣから出力されるゲート信号は、フォトカプラＰＣに入力されるゲート信号に比べて、そのデューティ比ＤＲが大きくなる傾向が見られる。したがって、図４のフォトカプラＰＣを図３に示す信号絶縁部２２，３２に適用すると、スレーブコンバータ２におけるゲート信号のデューティ比ＤＲ（以下、ＤＲ１）は、マスタコンバータ１におけるゲート信号のデューティ比ＤＲより大きくなる（ＤＲ１＞ＤＲ）。また、スレーブコンバータ３におけるゲート信号のデューティ比ＤＲ（以下、ＤＲ２）は、スレーブコンバータ２におけるゲート信号のデューティ比ＤＲ１より大きくなる（ＤＲ２＞ＤＲ１）。この結果、マスタコンバータ１におけるゲート信号のデューティ比ＤＲ、スレーブコンバータ２におけるゲート信号のデューティ比ＤＲ１およびスレーブコンバータ３におけるゲート信号のデューティ比ＤＲ２の間には、ＤＲ２＞ＤＲ１＞ＤＲの関係が生じることが予想される。

上述したようにマスタコンバータ１およびスレーブコンバータ２，３の間でゲート信号のデューティ比にＤＲ２＞ＤＲ１＞ＤＲの関係が生じた場合、上記式（２）によれば、出力電圧Ｖｏが等しいため、コンデンサ電圧Ｅ１、コンデンサ電圧Ｅ２およびコンデンサ電圧Ｅ３の間には、Ｅ１＞Ｅ２＞Ｅ３となる関係が生じることになる。これによると、コンデンサＣ１が過電圧となる可能性が懸念される。

このようにマスタコンバータ１からスレーブコンバータ２，３に対して信号絶縁部２２，３２を経由してゲート信号を伝送する構成においては、信号絶縁部２２，３２の応答速度に起因して、各ＤＣ／ＤＣコンバータを制御するゲート信号のデューティ比にずれが生じる可能性がある。このゲート信号のデューティ比のずれによって、コンデンサＣ１〜Ｃ３のいずれかが過電圧となることが懸念される。

そこで、本実施の形態１に従う自己給電回路１００は、マスタコンバータ１におけるデューティ比ＤＲと、スレーブコンバータ２，３におけるデューティ比ＤＲ１，ＤＲ２とが一致するように、少なくともマスタコンバータ１におけるデューティ比ＤＲを補正するように構成された「補正手段」を備える。

図１および図２の構成例では、補正手段は、マスタコンバータ１におけるデューティ比ＤＲおよびスレーブコンバータ２におけるデューティ比ＤＲ１の各々を、スレーブコンバータ３におけるデューティ比ＤＲ２に一致するように補正するように構成される。このような補正手段は、マスタコンバータ１におけるデューティ比ＤＲを補正するためのデューティ比補正部１６と、スレーブコンバータ２におけるデューティ比ＤＲ１を補正するためのデューティ比補正部２４とによって実現される。

具体的には、図３を参照して、マスタコンバータ１のデューティ比補正部１６は、ゲート信号生成部１４および電圧変換部１０の間に配置され、ゲート信号生成部１４により生成されたゲート信号のデューティ比ＤＲを補正し、補正されたゲート信号を電圧変換部１０のスイッチング素子Ｑ１に与える。

スレーブコンバータ２のデューティ比補正部２４は、信号絶縁部２２および電圧変換部２０の間に配置され、信号絶縁部２２により伝送されたゲート信号のデューティ比ＤＲ１を補正し、補正されたゲート信号を電圧変換部２０のスイッチング素子Ｑ１に与える。

図６は、デューティ比補正部１６，２４におけるデューティ比の補正処理を説明するための図である。

図６を参照して、デューティ比補正部１６および信号絶縁部２２は、ゲート信号生成部１４からデューティ比ＤＲのゲート信号ＧＳを受ける。信号絶縁部２２は、デューティ比ＤＲのゲート信号ＧＳを受けると、このゲート信号ＧＳをデューティ比補正部２４および信号絶縁部３２へ伝送する。信号絶縁部２２が出力するゲート信号ＧＳのデューティ比ＤＲ１は、信号絶縁部２２に入力されたゲート信号ＧＳのデューティ比ＤＲに対してΔＤＲのずれを有しているものとする（ＤＲ１＝ＤＲ＋ΔＤＲ）。

信号絶縁部３２は、デューティ比ＤＲ１のゲート信号ＧＳを受けると、このゲート信号ＧＳを図示しない電圧変換部３０へ出力する。信号絶縁部３２が出力するゲート信号ＧＳのデューティ比ＤＲ２は、信号絶縁部３２に入力されたゲート信号ＧＳのデューティ比ＤＲ１に対してΔＤＲのずれを有しているものとする（ＤＲ２＝ＤＲ１＋ΔＤＲ）。すなわち、電圧変換部３０を駆動するためのゲート信号ＧＳのデューティ比ＤＲ２は、信号絶縁部２２，３２を経由することで、ゲート信号生成部１４により生成されたゲート信号ＧＳのデューティ比ＤＲに対して、ΔＤＲ×２のずれを有することになる（ＤＲ２＝ＤＲ＋ΔＤＲ×２）。

したがって、デューティ比補正部１６は、ゲート信号生成部１４により生成されたゲート信号ＧＳのデューティ比ＤＲをデューティ比ＤＲ２に一致するように補正する。補正後のデューティ比をＤＲ♯とすると、ＤＲ♯はデューティ比ＤＲにずれ分ΔＤＲ×２を加算したものとなる（ＤＲ♯＝ＤＲ＋ΔＤＲ×２）。デューティ比補正部１６は、補正されたゲート信号ＧＳを図示しない電圧変換部１０へ出力する。

デューティ比補正部２４は、信号絶縁部２２により伝送されたゲート信号ＧＳのデューティ比ＤＲ１をデューティ比ＤＲ２に一致するように補正する。補正後のデューティ比をＤＲ１♯とすると、ＤＲ１♯はデューティ比ＤＲ１にずれ分ΔＤＲを加算したものとなる（ＤＲ１♯＝ＤＲ１＋ΔＤＲ）。なお、ＤＲ１＝ＤＲ＋ΔＤＲであるため、ＤＲ１♯はＤＲ１♯＝ＤＲ＋ΔＤＲ×２で表すことができる。デューティ比補正部２４は、補正されたゲート信号ＧＳを図示しない電圧変換部２０へ出力する。

これによると、電圧変換部１０に出力されるゲート信号ＧＳのデューティ比ＤＲ♯、電圧変換部２０に出力されるゲート信号ＧＳのデューティ比ＤＲ１♯、および電圧変換部３０に出力されるゲート信号ＧＳのデューティ比ＤＲ２は、いずれもＤＲ＋ΔＤＲ×２となり、互いに一致することになる。したがって、電圧変換部１０，２０，３０における電圧変換比を一致させることができるため、コンデンサＣ１〜Ｃ３に印加される電圧のばらつきを抑制することができる。

なお、図６に示すデューティ比補正部１６，２４の各々は、フォトカプラ（図７参照）またはフィルタ回路（図８参照）によって実現することができる。あるいは、デューティ比補正部１６，２４は、ＩＣ上でソフトウェア的に構成することができる（図９参照）。

図７には、デューティ比補正部１６，２４の第１の構成例としてフォトカプラＰＣの概略構成が示される。図７に示すように、フォトカプラＰＣは、電流通流時に発光する発光ダイオードＬＤと、発光ダイオードＬＤの発光量に応じた電流が流れるフォトトランジスタＰＴと、負荷抵抗ＲＬとを有する。フォトトランジスタＰＴおよび負荷抵抗ＲＬは、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの間に直列接続される。

デューティ比補正部１６においては、フォトカプラＰＣの発光ダイオードＬＤに入力されるゲート信号ＧＳのデューティ比ＤＲと、フォトカプラＰＣのフォトトランジスタＰＴから出力されるゲート信号ＧＳのデューティ比ＤＲ♯との間に、ΔＤＲ×２のずれが生じるように、フォトカプラＰＣの負荷抵抗ＲＬの抵抗値が調整される。

デューティ比補正部２４においては、フォトカプラＰＣの発光ダイオードＬＤに入力されるゲート信号ＧＳのデューティ比ＤＲ１と、フォトカプラＰＣのフォトトランジスタＰＴから出力されるゲート信号ＧＳのデューティ比ＤＲ１♯との間に、ΔＤＲのずれが生じるように、フォトカプラＰＣの負荷抵抗ＲＬの抵抗値が調整される。

図８には、デューティ比補正部１６，２４の第２の構成例としてフィルタ回路の概略構成が示される。図８に示すように、フィルタ回路は、ＲＣローパスフィルタで構成されており、抵抗素子Ｒｏｎ、Ｒｏｆｆ、ダイオードＤｏｎ，Ｄｏｆｆ、およびコンデンサＣを有する。ダイオードＤｏｎおよび抵抗素子Ｒｏｎの直列回路と、ダイオードＤｏｆｆおよび抵抗素子Ｒｏｆｆの直列回路とは並列に接続されている。ダイオードＤｏｎおよび抵抗素子Ｒｏｎの直列回路にはコンデンサＣの充電電流が流れる。コンデンサＣの電圧は、抵抗素子Ｒｏｎの抵抗値およびコンデンサＣの容量の積で決まる時定数に従って立ち上がる。したがって、抵抗素子Ｒｏｎの抵抗値を調整することで、フィルタ回路の出力電圧、すなわち、ゲート信号の立上り時間を調整することができる。

ダイオードＤｏｆｆおよび抵抗素子Ｒｏｆｆの直列回路にはコンデンサＣの放電電流が流れる。コンデンサＣの電圧は、抵抗素子Ｒｏｆｆの抵抗値およびコンデンサＣの容量の積で決まる時定数に従って立ち下がる。したがって、抵抗素子Ｒｏｆｆの抵抗値を調整することで、フィルタ回路の出力電圧、すなわちゲート信号の立下り時間を調整することができる。

デューティ比補正部１６においては、フィルタ回路に入力されるゲート信号ＧＳのデューティ比ＤＲと、フィルタ回路から出力されるゲート信号ＧＳのデューティ比ＤＲ♯との間に、ΔＤＲ×２のずれが生じるように、抵抗素子Ｒｏｎ，Ｒｏｆｆの抵抗値が調整される。

デューティ比補正部２４においては、フィルタ回路に入力されるゲート信号ＧＳのデューティ比ＤＲ１と、フィルタ回路から出力されるゲート信号ＧＳのデューティ比ＤＲ１♯との間に、ΔＤＲのずれが生じるように、抵抗素子Ｒｏｎ，Ｒｏｆｆの抵抗値が調整される。

図９には、デューティ比補正部１６，２４の第３の構成例としてマイクロコンピュータの概略構成が示される。マイクロコンピュータは、入力されたゲート信号のデューティ比を調整する機能を有している。デューティ比補正部１６，２４は、マイクロコンピュータに代えて、ＦＰＧＡ（Field Programmable Gate Array）またはＰＬＤ（Programmable Logic Device）等で構成することができる。

デューティ比補正部１６においては、マイクロコンピュータは、マイクロコンピュータに入力されるゲート信号ＧＳのデューティ比ＤＲと、マイクロコンピュータから出力されるゲート信号ＧＳのデューティ比ＤＲ♯との間に、ΔＤＲ×２のずれを生じさせるためのソフトウェア処理を実行するように構成される。

デューティ比補正部２４においては、マイクロコンピュータは、マイクロコンピュータに入力されるゲート信号ＧＳのデューティ比ＤＲ１と、マイクロコンピュータから出力されるゲート信号ＧＳのデューティ比ＤＲ１♯との間に、ΔＤＲのずれを生じさせるためのソフトウェア処理を実行するように構成される。

以上説明したように、実施の形態１に従う自己給電回路によれば、マスタコンバータ１およびスレーブコンバータ２，３の制御部をツリー型に接続し、かつ、マスタコンバータ１からスレーブコンバータ２，３に対して信号絶縁部２２，３２を経由してゲート信号を伝送する構成において、補正手段は、マスタコンバータ１におけるゲート信号のデューティ比とスレーブコンバータ２，３におけるゲート信号のデューティ比とが一致するように、マスタコンバータ１およびスレーブコンバータ２におけるゲート信号のデューティ比を補正するように構成される。これによると、マスタコンバータ１およびスレーブコンバータ２，３の電圧変換比を互いに一致させることができるため、複数の分圧コンデンサの電圧のばらつきを抑制することができる。よって、分圧コンデンサが過電圧となることを防止することができる。

また、実施の形態１に従う自己給電回路によれば、上述した補正手段は、弱電部であるゲート信号系に設けることができる。したがって、各分圧コンデンサに並列に電圧調整回路を接続する従来技術と比較して、自己給電回路を小型に構成することができる。この結果、小型化された構成で複数の分圧コンデンサの電圧のばらつきを抑制することができる自己給電回路を提供することができる。

なお、上記実施の形態１では、３台のＤＣ／ＤＣコンバータの制御部をツリー型に接続する構成例について説明したが、Ｎ台（Ｎ≧４）のＤＣ／ＤＣコンバータの制御部をツリー型に接続する構成においても、そのうちの１台のＤＣ／ＤＣコンバータをマスタコンバータとし、マスタコンバータの制御部が生成したゲート信号を、残りの（Ｎ−１）台のスレーブコンバータに信号線５を経由して順次伝送することで、同様の制御を行なうことができる。

図１０には、６台のＤＣ／ＤＣコンバータの制御部をツリー型に接続した構成例が示される。ツリー型接続では、マスタコンバータと最下位のスレーブコンバータとの間には、少なくとも１台の信号絶縁部が介在する。そのため、マスタコンバータの制御部１１は、この少なくとも１台の信号絶縁部によるデューティ比のずれΔＤＲの総和を加算するように、マスタコンバータにおけるゲート信号のデューティ比ＤＲを補正することになる。

ツリー型接続では、また、最下位よりも上位のスレーブコンバータと最下位のスレーブコンバータとの間には、少なくとも１台の信号絶縁部が介在する。そのため、上位のスレーブコンバータの制御部は、この少なくとも１台の信号絶縁部によるデューティ比のずれΔＤＲの総和を加算するように、上位のスレーブコンバータにおけるゲート信号のデューティ比ＤＲを補正することになる。これによると、Ｎ台のＤＣ／ＤＣコンバータの電圧比を互いに一致させることができるため、Ｎ個の分圧コンデンサの電圧のばらつきを抑制することができる。

実施の形態２．
図１１は、本実施の形態２に従う自己給電回路の構成例を説明する概略ブロック図である。実施の形態２に従う自己給電回路１００は、図２に示した自己給電回路１００と比較して、マスタコンバータ１およびスレーブコンバータ２，３間を接続する信号線５の構成が異なる。

図１１を参照して、マスタコンバータ１の制御部１１、スレーブコンバータ２の制御部２１およびスレーブコンバータ３の制御部３１は、信号線５によってスター型に接続されている。したがって、制御部１１は、信号線５を経由して制御部２１および制御部３１の各々に対して信号を直接的に伝送することができる。なお、信号線５には信号絶縁部が接続されているため、制御部１１，２１，３１の間は、信号絶縁部を経由して電気的に絶縁された状態で信号を伝送することができる。

次に、図１２を用いて制御部１１，２１，３１の構成について説明する。図１２に示される各ブロックの機能は、制御部によるソフトウェア処理およびハードウェア処理の少なくとも一方によって実現することができる。

図１２を参照して、マスタコンバータ１の制御部１１およびスレーブコンバータ３の制御部３１は、それぞれ、図３に示した制御部１１および制御部３１と同様の構成を有している。一方、スレーブコンバータ２の制御部２１は、図３に示した制御部２１と比較して、デューティ比補正部２４を有していない点が異なる。

図１２に示すように、マスタコンバータ１の制御部１１は、電圧指令生成部１２、ゲート信号生成部１４およびデューティ比補正部１６を有する。電圧指令生成部１２は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成し、生成した電圧指令をゲート信号生成部１４に与える。

ゲート信号生成部１４は、電圧指令生成部１２により生成された電圧指令に基づいて、ゲート信号を生成する。この生成されたゲート信号は、電圧変換部１０，２０，３０に共通するゲート信号となる。ゲート信号生成部１４は、生成したゲート信号をデューティ比補正部１６へ出力するとともに、信号線５を経由してスレーブコンバータ２の制御部２１およびスレーブコンバータ３の制御部３１へ伝送する。デューティ比補正部１６については後述する。

スレーブコンバータ２において、制御部２１は、信号絶縁部２２を有する。信号絶縁部２２は、制御部１１および制御部２１を接続する信号線５に設けられており、制御部１１と制御部２１との電気的絶縁を確保しながら信号を伝送するように構成される。

スレーブコンバータ３において、制御部３１は、信号絶縁部３２を有する。信号絶縁部３２は、制御部１１および制御部３１を接続する信号線５に設けられており、制御部１１と制御部３１との電気的絶縁を確保しながら信号を伝送するように構成される。

信号絶縁部２２，３２は、例えばフォトカプラまたはデジタルアイソレータ等により構成することができる。信号絶縁部２２は、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を電圧変換部２０へ出力する。このゲート信号に従って電圧変換部２０が駆動される。

信号絶縁部３２は、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を電圧変換部３０へ出力する。このゲート信号に従って電圧変換部３０が駆動される。

本実施の形態２においては、マスタコンバータ１の制御部１１で生成されたゲート信号は、信号絶縁部２２によってスレーブコンバータ２の制御部２１へ伝送されるとともに、信号絶縁部３２によってスレーブコンバータ３の制御部３１へ伝送されるため、制御部１１，２１，３１は互いに共通のゲート信号を用いて電圧変換部１０，２０，３０をそれぞれ駆動することができる。

その一方で、信号絶縁部２２，３２の各々の応答速度によって、マスタコンバータ１におけるゲート信号のデューティ比ＤＲと、信号絶縁部２２を経由してスレーブコンバータ２に伝送されるゲート信号のデューティ比ＤＲ１との間にずれが生じることがある。同様に、マスタコンバータ１におけるゲート信号のデューティ比ＤＲと、信号絶縁部３２を経由してスレーブコンバータ３に伝送されるゲート信号のデューティ比ＤＲ２との間にずれが生じることがある。このデューティ比のずれによって、コンデンサＣ１〜Ｃ３のいずれかが過電圧となることが懸念される。

そこで、本実施の形態２に従う自己給電回路１００は、マスタコンバータ１におけるデューティ比ＤＲ、スレーブコンバータ２，３におけるデューティ比ＤＲ１，ＤＲ２とが一致するように、マスタコンバータ１におけるデューティ比ＤＲを補正するように構成される。

図１１および図１２の構成例では、補正手段は、マスタコンバータ１におけるデューティ比ＤＲを、スレーブコンバータ２におけるデューティ比ＤＲ１およびスレーブコンバータ３におけるデューティ比ＤＲ２に一致するように補正するように構成される。このような補正手段は、マスタコンバータ１におけるデューティ比ＤＲを補正するためのデューティ比補正部１６によって実現される。

図１３は、デューティ比補正部１６におけるデューティ比の補正処理を説明するための図である。

図１３を参照して、デューティ比補正部１６および信号絶縁部２２，３２は、ゲート信号生成部１４からデューティ比ＤＲのゲート信号ＧＳを受ける。信号絶縁部２２は、デューティ比ＤＲのゲート信号ＧＳを受けると、このゲート信号ＧＳを図示しない電圧変換部２０へ出力する。信号絶縁部２２が出力するゲート信号ＧＳのデューティ比ＤＲ１は、信号絶縁部２２に入力されたゲート信号ＧＳのデューティ比ＤＲに対してΔＤＲのずれを有しているものとする（ＤＲ１＝ＤＲ＋ΔＤＲ）。

信号絶縁部３２は、デューティ比ＤＲのゲート信号ＧＳを受けると、このゲート信号ＧＳを図示しない電圧変換部３０へ出力する。信号絶縁部３２が出力するゲート信号ＧＳのデューティ比ＤＲ２は、信号絶縁部３２に入力されたゲート信号ＧＳのデューティ比ＤＲに対してΔＤＲのずれを有しているものとする（ＤＲ２＝ＤＲ＋ΔＤＲ）。

デューティ比補正部１６は、ゲート信号生成部１４により生成されたゲート信号ＧＳのデューティ比ＤＲをデューティ比ＤＲ１，ＤＲ２に一致するように補正する。補正後のデューティ比をＤＲ♯とすると、ＤＲ♯はデューティ比ＤＲにずれ分ΔＤＲを加算したものとなる（ＤＲ♯＝ＤＲ＋ΔＤＲ）。デューティ比補正部１６は、補正されたゲート信号ＧＳを図示しない電圧変換部１０へ出力する。

これによると、電圧変換部１０に出力されるゲート信号ＧＳのデューティ比ＤＲ♯、電圧変換部２０に出力されるゲート信号ＧＳのデューティ比ＤＲ１、および電圧変換部３０に出力されるゲート信号ＧＳのデューティ比ＤＲ２は、いずれもＤＲ＋ΔＤＲとなり、互いに一致することになる。したがって、電圧変換部１０，２０，３０における電圧変換比を一致させることができるため、コンデンサ電圧Ｅ１、コンデンサ電圧Ｅ２およびコンデンサ電圧Ｅ３のばらつきを抑制することができる。

このように、実施の形態２に従う自己給電回路によれば、実施の形態１に従う自己給電回路による効果と同様の効果を得ることができる。さらに、実施の形態２に従う自己給電回路によれば、複数のＤＣ／ＤＣコンバータ１〜３の制御部１１，２１，３１をスター型に接続することで、補正手段をマスタコンバータ１のみに設ければ足りる。したがって、自己給電回路をさらに小型化することができる。

なお、実施の形態２では、３台のＤＣ／ＤＣコンバータの制御部をスター型に接続する構成例について説明したが、Ｎ台（Ｎ≧４）のＤＣ／ＤＣコンバータの制御部をスター型に接続する構成においても、そのうちの１台のＤＣ／ＤＣコンバータをマスタコンバータとし、マスタコンバータの制御部が生成したゲート信号を、残りの（Ｎ−１）台のスレーブコンバータに信号線５を経由して直接的に伝送することによって、同様の制御を行なうことができる。スター型接続では、スレーブコンバータの台数に拘らず、マスタコンバータと各スレーブコンバータとの間では、１台の信号絶縁部が介在するため、マスタコンバータの制御部は、１台の信号絶縁部によるデューティ比のずれΔＤＲを加算するように、マスタコンバータ１におけるゲート信号のデューティ比ＤＲを補正することになる。

実施の形態３．
図１４は、実施の形態３に従う自己給電回路の構成例を説明する概略ブロック図である。実施の形態３に従う自己給電回路１００は、図１および図２に示した実施の形態１に従う自己給電回路１００と比較して、電圧検出器１７，２７，３７、故障検出部１５，２８，３８および短絡スイッチＳＷ１〜ＳＷ３をさらに備える点が異なる。

図１４を参照して、電圧検出器１７は、コンデンサＣ１に印加される電圧Ｅ１を検出し、その検出値を示す信号をマスタコンバータ１に与える。電圧検出器２７は、コンデンサＣ２に印加される電圧Ｅ２を検出し、その検出値を示す信号をスレーブコンバータ２に与える。電圧検出器３７は、コンデンサＣ３に印加される電圧Ｅ３を検出し、その検出値を示す信号をスレーブコンバータ３に与える。電圧検出器１７，２７，３７には、例えばホール素子を有する電圧計等、直流電圧を検出可能に構成された検出器を用いることができる。

マスタコンバータ１は、故障検出部１５を有する。故障検出部１５は、電圧検出器１７によって検出されるコンデンサＣ１の電圧Ｅ１に基づいて、コンデンサＣ１および電圧変換部１０が故障しているか否かを判定する。具体的には、故障検出部１５は、コンデンサＣ１の電圧Ｅ１と故障判定用の閾値とを比較する。故障判定用の閾値は、過小電圧に対応する第１の値と、過電圧に対応する第２の値とを含む。故障検出部１５は、コンデンサＣ１の電圧Ｅ１が第１の値よりも小さい場合、または、電圧Ｅ１が第２の値よりも大きい場合、コンデンサＣ１または電圧変換部１０が故障していると判定する。コンデンサＣ１または電圧変換部１０の故障を検出すると、故障検出部１５は、マスタコンバータ１の制御部１１およびスレーブコンバータ２の制御部２１へ故障検出信号を出力する。

短絡スイッチＳＷ１は、コンデンサＣ１と並列に接続される。短絡スイッチＳＷ１は、故障検出部１５によって制御される。短絡スイッチＳＷ１は、コンデンサＣ１および電圧変換部１０が正常である場合にオフ（遮断）され、コンデンサＣ１または電圧変換部１０の故障が検出された場合にオン（導通）される。短絡スイッチＳＷ１がオンされると、コンデンサＣ１の端子間が短絡されるとともに、電圧変換部１０がバイパスされる。

スレーブコンバータ２は、故障検出部２８を有する。故障検出部２８は、電圧検出器２７によって検出されるコンデンサＣ２の電圧Ｅ２に基づいて、コンデンサＣ２および電圧変換部２０が故障しているか否かを判定する。故障検出部２８における故障判定は、故障検出部１５における故障判定と同様である。故障検出部２８は、コンデンサＣ２または電圧変換部２０の故障を検出すると、スレーブコンバータ２の制御部２１およびスレーブコンバータ３の制御部３１へ故障検出信号を出力する。

短絡スイッチＳＷ２は、コンデンサＣ２と並列に接続される。短絡スイッチＳＷ２は、故障検出部２８によって制御される。短絡スイッチＳＷ２は、コンデンサＣ２および電圧変換部２０が正常である場合にオフされ、コンデンサＣ２または電圧変換部２０の故障が検出された場合にオンされる。短絡スイッチＳＷ２がオンされると、コンデンサＣ２の端子間が短絡されるとともに、電圧変換部２０がバイパスされる。

スレーブコンバータ３は、故障検出部３８を有する。故障検出部３８は、電圧検出器３７によって検出されるコンデンサＣ３の電圧Ｅ３に基づいて、コンデンサＣ３および電圧変換部３０が故障しているか否かを判定する。故障検出部３８における故障判定は、故障検出部１５における故障判定と同様である。故障検出部３８は、コンデンサＣ３または電圧変換部３０の故障を検出すると、スレーブコンバータ３の制御部３１へ故障検出信号を出力する。

短絡スイッチＳＷ３は、コンデンサＣ３と並列に接続される。短絡スイッチＳＷ３は、故障検出部３８によって制御される。短絡スイッチＳＷ３は、コンデンサＣ３および電圧変換部３０が正常である場合にオフされ、コンデンサＣ３または電圧変換部３０の故障が検出された場合にオンされる。短絡スイッチＳＷ３がオンされると、コンデンサＣ３の端子間が短絡されるとともに、電圧変換部３０がバイパスされる。

このようにコンデンサＣ１〜Ｃ３にそれぞれ対応して短絡スイッチＳＷ１〜ＳＷ３を並列接続することにより、コンデンサＣ１〜Ｃ３のいずれかが故障した場合、または電圧変換部１０〜３０のいずれかが故障した場合において、故障したコンデンサまたは電圧変換部に対応する短絡スイッチＳＷをオンすることにより、故障したコンデンサまたは電圧変換部をバイパスさせることができる。これにより、コンデンサまたは電圧変換部の故障が検出された後においても、自己給電回路１００の運転を継続することができる。

ただし、マスタコンバータ１に故障が発生した場合には、マスタコンバータ１ではゲート信号が生成されないため、マスタコンバータ１からスレーブコンバータ２，３に対してゲート信号を伝送することができなくなる。

そこで、本実施の形態３に従う自己給電回路１００では、故障したマスタコンバータ１に代わって、スレーブコンバータ２をマスタコンバータとして動作させる。すなわち、スレーブコンバータ２がゲート信号を生成し、生成したゲート信号を下位のスレーブコンバータ３に対して伝送する。

次に、図１５を用いて制御部１１，２１，３１の構成について説明する。図１５に示される各ブロックの機能は、制御部によるソフトウェア処理およびハードウェア処理の少なくとも一方によって実現することができる。

図１５を参照して、マスタコンバータ１の制御部１１は、図３に示した制御部１１と同様の構成を有している。一方、スレーブコンバータ２の制御部２１は、図３に示した制御部２１と比較して、電圧指令生成部２３、ゲート信号生成部２５および切替部２６をさらに有する点が異なる。また、スレーブコンバータ３の制御部３１は、図３に示した制御部３１と比較して、電圧指令生成部３３、ゲート信号生成部３５および切替部３６をさらに有する点が異なる。

マスタコンバータ１において、故障検出部１５は、コンデンサＣ１または電圧変換部１０の故障を検出すると、デューティ比補正部１６およびスレーブコンバータ２の制御部２１に対して故障検出信号を出力する。故障検出部１５はさらに、短絡スイッチＳＷ１をオンする。デューティ比補正部１６は、故障検出部１５から故障検出信号を受けると、電圧変換部１０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

スレーブコンバータ２において、電圧指令生成部２３は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。電圧指令生成部２３は、制御部１１における電圧指令生成部１２と同様の構成を有する。生成された電圧指令はゲート信号生成部２５に与えられる。ゲート信号生成部２５は、電圧指令生成部２３により生成された電圧指令に基づいて、ゲート信号を生成する。ゲート信号生成部２５は、制御部１１におけるゲート信号生成部１４と同様の構成を有する。ゲート信号生成部２５は、生成したゲート信号を切替部２６の第１入力端子に入力する。すなわち、スレーブコンバータ２は、自らゲート信号を生成することができる。

信号絶縁部２２は、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を切替部２６の第２入力端子に入力する。切替部２６の出力端子はデューティ比補正部２４に接続される。切替部２６は、マスタコンバータ１の故障検出部１５から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部２６は、コンデンサＣ１および電圧変換部１０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、ゲート信号生成部１４から信号絶縁部２２を経由して伝送されたゲート信号を選択する。一方、コンデンサＣ１または電圧変換部１０が故障した場合、切替部２６は、第１入力端子に入力されるゲート信号、すなわち、ゲート信号生成部２５により生成されたゲート信号を選択する。切替部２６は選択したゲート信号をデューティ比補正部２４へ出力する。切替部２６はさらに、選択したゲート信号を信号線５を経由してスレーブコンバータ３の制御部３１へ伝送する。

デューティ比補正部２４は、切替部２６から与えられるゲート信号のデューティ比ＤＲ１をデューティ比ＤＲ２に一致するように補正する。デューティ比補正部２４は、補正されたゲート信号を電圧変換部２０へ出力する。

スレーブコンバータ２において、故障検出部２８は、コンデンサＣ２または電圧変換部２０の故障を検出すると、デューティ比補正部２４およびスレーブコンバータ３の制御部３１に対して故障検出信号を出力する。故障検出部２８はさらに、短絡スイッチＳＷ２をオンする。デューティ比補正部２４は、故障検出部２８から故障検出信号を受けると、電圧変換部２０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

スレーブコンバータ３において、電圧指令生成部３３は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。電圧指令生成部３３は、制御部１１における電圧指令生成部１２と同様の構成を有する。生成された電圧指令はゲート信号生成部３５に与えられる。ゲート信号生成部３５は、電圧指令生成部３３により生成された電圧指令に基づいて、ゲート信号を生成する。ゲート信号生成部３５は、制御部１１におけるゲート信号生成部１４と同様の構成を有する。ゲート信号生成部３５は、生成したゲート信号を切替部３６の第１入力端子に入力する。すなわち、スレーブコンバータ３は、自らゲート信号を生成することができる。

信号絶縁部３２は、制御部２１の切替部２６からゲート信号を受けると、ゲート信号を切替部３６の第２入力端子に入力する。切替部３６の出力端子は電圧変換部３０に接続される。切替部３６は、スレーブコンバータ２の故障検出部２８から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部３６は、コンデンサＣ２および電圧変換部２０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、切替部２６から信号絶縁部３２を経由して伝送されたゲート信号を選択する。一方、コンデンサＣ２または電圧変換部２０が故障した場合、切替部３６は、第１入力端子に入力されるゲート信号、すなわち、ゲート信号生成部３５により生成されたゲート信号を選択する。切替部３６は選択したゲート信号を電圧変換部３０へ出力する。

スレーブコンバータ３において、故障検出部３８は、コンデンサＣ３または電圧変換部３０の故障を検出すると、信号絶縁部３２およびゲート信号生成部３５に対して故障検出信号を出力する。故障検出部３８はさらに、短絡スイッチＳＷ３をオンする。信号絶縁部３２およびゲート信号生成部３５は、故障検出部３８から故障検出信号を受けると、電圧変換部３０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

以上説明したように、実施の形態３に従う自己給電回路によれば、複数のコンデンサのいずれかが故障した場合、または複数の電圧変換部のいずれかが故障した場合においても、自己給電回路の運転を継続することができる。

図１６には、図１０に示した６台のＤＣ／ＤＣコンバータの制御部をツリー型に接続した構成例が示される。実施の形態３に従う自己給電回路によれば、マスタコンバータに故障が発生した場合、故障したマスタコンバータに接続される上位のスレーブコンバータのうちのいずれか１つをマスタコンバータとして動作させる。図１６の例では、マスタコンバータの制御部１１に接続される２台のスレーブコンバータのうちの１台をマスタコンバータとして動作させる。具体的には、この１台のスレーブコンバータにおいて、制御部２１は、ゲート信号を生成し、生成したゲート信号を図示しない信号絶縁部を経由して他のスレーブコンバータの制御部３１に対して伝送する。

上記の構成において、補正手段は、新たなマスタコンバータにおけるデューティ比および、最下位よりも上位のスレーブコンバータにおけるデューティ比の各々を、最下位のスレーブコンバータにおけるデューティ比に一致するように補正する。図１６の構成例では、新たなマスタコンバータと最下位のスレーブコンバータとの間には、２台の信号絶縁部が介在することになる。そのため、新たなマスタコンバータの制御部２１は、この２台の信号絶縁部によるデューティ比のずれΔＤＲの総和を加算するように、マスタコンバータにおけるゲート信号のデューティ比ＤＲを補正する。

図１６の構成例では、さらに、新たなマスタコンバータに接続される上位のスレーブコンバータと最下位のスレーブコンバータとの間に１台の信号絶縁部が介在することになる。そのため、上位のスレーブコンバータの制御部２１は、この１台の信号絶縁部によるデューティ比のずれΔＤＲを加算するように、上位のスレーブコンバータにおけるゲート信号のデューティ比ＤＲを補正することになる。

これによると、マスタコンバータに故障が発生した場合であっても、５台のスレーブコンバータの電圧変換比を互いに一致させることができる。その結果、５台のスレーブコンバータがそれぞれ接続される５個の分圧コンデンサの電圧のばらつきを抑制することができる。

実施の形態４．
実施の形態３では、複数のＤＣ／ＤＣコンバータ１〜３がツリー型に接続されている構成において、マスタコンバータ１が故障したときには、スレーブコンバータ２，３のうち上位のスレーブコンバータ２をマスタコンバータとして動作させる実施例について説明した。

実施の形態４では、複数のＤＣ／ＤＣコンバータ１〜３がスター型に接続されている構成において、マスタコンバータ１が故障したときの動作の第１の態様について説明する。

図１７は、実施の形態４に従う自己給電回路の構成例を説明する概略ブロック図である。実施の形態４に従う自己給電回路１００は、図１１および図１２に示した実施の形態２に従う自己給電回路１００と比較して、電圧検出器１７，２７，３７、故障検出部１５，２８，３８および短絡スイッチＳＷ１〜ＳＷ３をさらに備える点が異なる。また、スレーブコンバータ２の制御部２１およびスレーブコンバータ３の制御部３１は、信号線５によって接続されている点が異なる。

なお、電圧検出器１７，２７，３７、故障検出部１５，２８，３８および短絡スイッチＳＷ１〜ＳＷ３はいずれも図１４に示される電圧検出器１７，２７，３７、故障検出部１５，２８，３８および短絡スイッチＳＷ１〜ＳＷ３とそれぞれ同じである。

すなわち、実施の形態４に従う自己給電回路１００においても、コンデンサＣ１〜Ｃ３にそれぞれ対応して短絡スイッチＳＷ１〜ＳＷ３が並列接続される。コンデンサＣ１〜Ｃ３のいずれかが故障した場合または電圧変換部１０〜３０のいずれかが故障した場合において、故障したコンデンサまたは電圧変換部に対応する短絡スイッチＳＷをオンすることで、故障したコンデンサまたは電圧変換部をバイパスさせることができる。これにより、コンデンサまたは電圧変換部の故障が検出された後においても、自己給電回路１００の運転を継続することができる。

ただし、マスタコンバータ１に故障が発生した場合には、マスタコンバータ１ではゲート信号が生成されないため、マスタコンバータ１からスレーブコンバータ２，３に対してゲート信号を伝送することができなくなる。

そこで、実施の形態４に従う自己給電回路１００では、故障したマスタコンバータ１に代わって、スレーブコンバータ２，３のうちいずれか一方のスレーブコンバータがゲート信号を生成し、生成したゲート信号を他方のスレーブコンバータへ伝送する。以下の説明では、スレーブコンバータ２がゲート信号を生成するものとする。

次に、図１８を用いて制御部１１，２１，３１の構成について説明する。図１８に示される各ブロックの機能は、制御部によるソフトウェア処理およびハードウェア処理の少なくとも一方によって実現することができる。

図１８を参照して、マスタコンバータ１の制御部１１は、図１２に示した制御部１１と同様の構成を有している。一方、スレーブコンバータ２の制御部２１は、図１２に示した制御部２１と比較して、電圧指令生成部２３、ゲート信号生成部２５、デューティ比補正部２４および切替部２６をさらに有する点が異なる。

また、スレーブコンバータ３の制御部３１は、図１２に示した制御部３１と比較して、信号絶縁部３２Ａ，３２Ｂ、電圧指令生成部３３、ゲート信号生成部３５および切替部３６Ａ，３６Ｂをさらに有する点が異なる。

マスタコンバータ１において、故障検出部１５は、コンデンサＣ１または電圧変換部１０の故障を検出すると、デューティ比補正部１６およびスレーブコンバータ２の制御部２１に対して故障検出信号を出力する。故障検出部１５はさらに、短絡スイッチＳＷ１をオンする。デューティ比補正部１６は、故障検出部１５から故障検出信号を受けると、電圧変換部１０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

スレーブコンバータ２において、電圧指令生成部２３は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。電圧指令生成部２３は、制御部１１における電圧指令生成部１２と同様の構成を有する。生成された電圧指令はゲート信号生成部２５に与えられる。ゲート信号生成部２５は、電圧指令生成部２３により生成された電圧指令に基づいて、ゲート信号を生成する。ゲート信号生成部２５は、制御部１１におけるゲート信号生成部１４と同様の構成を有する。ゲート信号生成部２５は、生成したゲート信号をデューティ比補正部２４へ出力するとともに、信号線５を経由してスレーブコンバータ３の制御部３１へ伝送する。

デューティ比補正部２４は、ゲート信号生成部２５から与えられるゲート信号のデューティ比ＤＲ１をデューティ比ＤＲ２に一致するように補正する。デューティ比補正部２４は、補正されたゲート信号を切替部２６の第１入力端子に入力する。

信号絶縁部２２は、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を切替部２６の第２入力端子に入力する。切替部２６は、マスタコンバータ１の故障検出部１５から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部２６は、コンデンサＣ１および電圧変換部１０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、ゲート信号生成部１４から信号絶縁部２２を経由して伝送されたゲート信号を選択する。一方、コンデンサＣ１または電圧変換部１０が故障した場合、切替部２６は、第１入力端子に入力されるゲート信号、すなわち、デューティ比補正部２４により補正されたゲート信号を選択する。切替部２６は選択したゲート信号を電圧変換部２０へ出力する。

スレーブコンバータ２において、故障検出部２８は、コンデンサＣ２または電圧変換部２０の故障を検出すると、デューティ比補正部２４、信号絶縁部２２およびスレーブコンバータ３の制御部３１に対して故障検出信号を出力する。故障検出部２８はさらに、短絡スイッチＳＷ２をオンする。デューティ比補正部２４および信号絶縁部２２は、故障検出部２８から故障検出信号を受けると、電圧変換部２０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

スレーブコンバータ３において、電圧指令生成部３３は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。電圧指令生成部３３は、制御部１１における電圧指令生成部１２と同様の構成を有する。生成された電圧指令はゲート信号生成部３５に与えられる。ゲート信号生成部３５は、電圧指令生成部３３により生成された電圧指令に基づいて、ゲート信号を生成する。ゲート信号生成部３５は、制御部１１におけるゲート信号生成部１４と同様の構成を有する。ゲート信号生成部３５は、生成したゲート信号を切替部３６Ａの第１入力端子に入力する。すなわち、スレーブコンバータ３は、自らゲート信号を生成することができる。

信号絶縁部３２Ｂは、制御部２１のゲート信号生成部２５からゲート信号を受けると、ゲート信号を切替部３６Ａの第２入力端子に入力する。切替部３６Ａの出力端子は切替部３６Ｂの第１入力端子に接続される。切替部３６Ａは、スレーブコンバータ２の故障検出部２８から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部３６Ａは、コンデンサＣ２および電圧変換部２０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、ゲート信号生成部２５から信号絶縁部３２Ｂを経由して伝送されたゲート信号を選択する。一方、コンデンサＣ２または電圧変換部２０が故障した場合、切替部３６Ａは、第１入力端子に入力されるゲート信号、すなわち、ゲート信号生成部３５により生成されたゲート信号を選択する。切替部３６Ａは選択したゲート信号を切替部３６Ｂの第１入力端子に入力する。

信号絶縁部３２Ａは、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を切替部３６Ｂの第２入力端子に入力する。切替部３６Ｂの出力端子は電圧変換部３０に接続される。切替部３６Ｂは、マスタコンバータ１の故障検出部１５から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部３６Ｂは、コンデンサＣ１および電圧変換部１０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、ゲート信号生成部１４から信号絶縁部３２Ａを経由して伝送されたゲート信号を選択する。一方、コンデンサＣ１または電圧変換部１０が故障した場合、切替部３６Ｂは、第１入力端子に入力されるゲート信号、すなわち、制御部２１のゲート信号生成部２５により生成されたゲート信号、または、制御部３１のゲート信号生成部３５により生成されたゲート信号を選択する。切替部３６Ｂは選択したゲート信号を電圧変換部３０へ出力する。

スレーブコンバータ３において、故障検出部３８は、コンデンサＣ３または電圧変換部３０の故障を検出すると、ゲート信号生成部３５および信号絶縁部３２Ａ，３２Ｂに対して故障検出信号を出力する。故障検出部２８はさらに、短絡スイッチＳＷ２をオンする。ゲート信号生成部３５および信号絶縁部３２Ａ，３２Ｂは、故障検出部３８から故障検出信号を受けると、電圧変換部３０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

以上説明したように、実施の形態４に従う自己給電回路１００によれば、実施の形態３に従う自己給電回路による効果と同様の効果を得ることができる。図１９には、５台のＤＣ／ＤＣコンバータの制御部をスター型に接続した構成例が示される。マスタコンバータに故障が発生した場合には、４台のスレーブコンバータのうちのいずれか１台をマスタコンバータとして動作させる。図１９の例では、スレーブコンバータの制御部２１がゲート信号を生成し、生成したゲート信号を残りのスレーブコンバータの制御部３１，４１，５１に対して伝送するように構成されている。

なお、図１８に示したように、マスタコンバータとして動作させるスレーブコンバータ２の制御部２１には、デューティ比補正部２４が設けられている。デューティ比補正部２４は、ゲート信号生成部２５により生成されたゲート信号ＧＳのデューティ比ＤＲ１を、信号絶縁部３２Ｂを経由してスレーブコンバータ３の制御部３１に伝送されるゲート信号ＧＳのデューティ比ＤＲ２に一致するように補正する。補正後のデューティ比をＤＲ１♯とすると、ＤＲ１♯は、デューティ比ＤＲ１にずれ分ΔＤＲを加算したものとなる（ＤＲ１♯＝ＤＲ１＋ΔＤＲ）。デューティ比補正部２４は、補正されたゲート信号ＧＳを切替部２６を経由して電圧変換部２０へ出力する。

これによると、マスタコンバータ１が故障した場合であっても、電圧変換部２０に出力されるゲート信号ＧＳのデューティ比ＤＲ１♯および電圧変換部３０に出力されるゲート信号ＧＳのデューティ比ＤＲ２は、いずれもＤＲ１＋ΔＤＲとなり、互いに一致することになる。したがって、電圧変換部２０，３０における電圧変換比を一致させることができるため、コンデンサ電圧Ｅ２およびコンデンサ電圧Ｅ３のばらつきを抑制することができる。

図１９の例では、マスタコンバータに故障が発生した場合であっても、４台のスレーブコンバータの電圧変換比を互いに一致させることができる。したがって、４台のスレーブコンバータがそれぞれ接続される４個の分圧コンデンサの電圧のばらつきを抑制することができる。

実施の形態５．
実施の形態５では、複数のＤＣ／ＤＣコンバータ１〜３がスター型に接続されている構成において、マスタコンバータ１が故障したときの動作の第２の態様について説明する。

図２０は、実施の形態５に従う自己給電回路の構成例を説明する概略ブロック図である。実施の形態５に従う自己給電回路１００は、図１７に示した実施の形態４に従う自己給電回路１００と比較して、スレーブコンバータ２の制御部２１およびスレーブコンバータ３の制御部３１が信号線５によって接続されていない点が異なる。

すなわち、実施の形態５に従う自己給電回路１００においても、コンデンサＣ１〜Ｃ３にそれぞれ対応して短絡スイッチＳＷ１〜ＳＷ３が並列接続される。コンデンサＣ１〜Ｃ３のいずれかが故障した場合または電圧変換部１０〜３０のいずれかが故障した場合において、故障したコンデンサまたは電圧変換部に対応する短絡スイッチＳＷをオンすることで、故障したコンデンサまたは電圧変換部をバイパスさせることができる。これにより、コンデンサまたは電圧変換部の故障が検出された後においても、自己給電回路１００の運転を継続することができる。

ただし、マスタコンバータ１に故障が発生した場合には、マスタコンバータ１ではゲート信号が生成されないため、マスタコンバータ１からスレーブコンバータ２，３に対してゲート信号を伝送することができなくなる。

そこで、実施の形態５に従う自己給電回路１００では、故障したマスタコンバータ１に代わって、スレーブコンバータ２，３の各々がゲート信号を生成する。

次に、図２１を用いて制御部１１，２１，３１の構成について説明する。図２１に示される各ブロックの機能は、制御部によるソフトウェア処理およびハードウェア処理の少なくとも一方によって実現することができる。

図２１を参照して、マスタコンバータ１の制御部１１は、図１８に示した制御部１１と同様の構成を有している。一方、スレーブコンバータ２の制御部２１は、図１８に示した制御部２１と比較して、デューティ比補正部２４を有していない点が異なる。また、スレーブコンバータ３の制御部３１は、図１８に示した制御部３１と比較して、信号絶縁部３２および切替部３６を１つずつ有する点が異なる。

マスタコンバータ１において、故障検出部１５は、コンデンサＣ１または電圧変換部１０の故障を検出すると、デューティ比補正部１６およびスレーブコンバータ２の制御部２１に対して故障検出信号を出力する。故障検出部１５はさらに、短絡スイッチＳＷ１をオンする。デューティ比補正部１６は、故障検出部１５から故障検出信号を受けると、電圧変換部１０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

スレーブコンバータ２において、電圧指令生成部２３は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。電圧指令生成部２３は、制御部１１における電圧指令生成部１２と同様の構成を有する。生成された電圧指令はゲート信号生成部２５に与えられる。ゲート信号生成部２５は、電圧指令生成部２３により生成された電圧指令に基づいて、ゲート信号を生成する。ゲート信号生成部２５は、制御部１１におけるゲート信号生成部１４と同様の構成を有する。ゲート信号生成部２５は、生成したゲート信号を切替部２６の第１入力端子に入力する。すなわち、スレーブコンバータ２は、自らゲート信号を生成することができる。

信号絶縁部２２は、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を切替部２６の第２入力端子に入力する。切替部２６の出力端子は電圧変換部２０に接続される。切替部２６は、マスタコンバータ１の故障検出部１５から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部２６は、コンデンサＣ１および電圧変換部１０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、ゲート信号生成部１４から信号絶縁部２２を経由して伝送されたゲート信号を選択する。一方、コンデンサＣ１または電圧変換部１０が故障した場合、切替部２６は、第１入力端子に入力されるゲート信号、すなわち、ゲート信号生成部２５により生成されたゲート信号を選択する。切替部２６は選択したゲート信号を電圧変換部２０へ出力する。

スレーブコンバータ２において、故障検出部２８は、コンデンサＣ２または電圧変換部２０の故障を検出すると、信号絶縁部２２およびゲート信号生成部２５に対して故障検出信号を出力する。故障検出部２８はさらに、短絡スイッチＳＷ２をオンする。信号絶縁部２２およびゲート信号生成部２５は、故障検出部２８から故障検出信号を受けると、電圧変換部２０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

スレーブコンバータ３において、電圧指令生成部３３は、自己給電回路１００の出力電圧Ｖｏの目標電圧である電圧指令を生成する。電圧指令生成部３３は、制御部１１における電圧指令生成部１２と同様の構成を有する。生成された電圧指令はゲート信号生成部３５に与えられる。ゲート信号生成部３５は、電圧指令生成部３３により生成された電圧指令に基づいて、ゲート信号を生成する。ゲート信号生成部３５は、制御部１１におけるゲート信号生成部１４と同様の構成を有する。ゲート信号生成部３５は、生成したゲート信号を切替部３６の第１入力端子に入力する。すなわち、スレーブコンバータ３は、自らゲート信号を生成することができる。

信号絶縁部３２は、制御部１１のゲート信号生成部１４からゲート信号を受けると、ゲート信号を切替部３６の第２入力端子に入力する。切替部３６の出力端子は電圧変換部３０に接続される。切替部３６は、マスタコンバータ１の故障検出部１５から与えられる故障検出信号に基づいて、第１入力端子に入力されるゲート信号および第２入力端子に入力されるゲート信号のいずれか一方を選択するように構成される。

具体的には、切替部３６は、コンデンサＣ１および電圧変換部１０が正常である場合、第２入力端子に入力されるゲート信号、すなわち、ゲート信号生成部１４から信号絶縁部３２を経由して伝送されたゲート信号を選択する。一方、コンデンサＣ１または電圧変換部１０が故障した場合、切替部３６は、第１入力端子に入力されるゲート信号、すなわち、ゲート信号生成部３５により生成されたゲート信号を選択する。切替部３６は選択したゲート信号を電圧変換部３０へ出力する。

スレーブコンバータ３において、故障検出部３８は、コンデンサＣ３または電圧変換部３０の故障を検出すると、信号絶縁部３２およびゲート信号生成部３５に対して故障検出信号を出力する。故障検出部３８はさらに、短絡スイッチＳＷ３をオンする。信号絶縁部３２およびゲート信号生成部３５は、故障検出部３８から故障検出信号を受けると、電圧変換部３０に対してゲートブロック信号を与えることにより、スイッチング素子Ｑ１をオフ状態に固定する。

以上説明したように、実施の形態５に従う自己給電回路１００によれば、複数のコンデンサのいずれかが故障した場合、または複数の電圧変換部のいずれかが故障した場合においても、自己給電回路の運転を継続することができる。

実施の形態６．
実施の形態６では、実施の形態１から５に従う自己給電回路１００が適用され得る電力変換装置の構成例について説明する。

図２２は、実施の形態６に従う電力変換装置２００の構成例を説明する概略ブロック図である。図２２において、電力変換装置２００は、電力系統５１の無効電力を補償する無効電力補償装置として使用される。なお、実施の形態６に従う電力変換装置２００は、無効電力補償装置以外に、直流送電システム（High Voltage Direct Current；ＨＶＤＣ）としても使用することができる。

図２２を参照して、電力変換装置２００は、モジュラー・マルチレベル変換器（以下、ＭＭＣと称する）５２と、ＭＭＣ２を制御する制御装置５３とを備える。

ＭＭＣ２は、変圧器５４と、三相（Ｕ，Ｖ，Ｗ相）の交流ラインＵＬ，ＶＬ，ＷＬとを含む。変圧器５４は、３つの一次巻線および３つの二次巻線を含む。３つの一次巻線は、電力系統１の三相の送電線にそれぞれ接続される。３つの二次巻線は、交流ラインＵＬ，ＶＬ，ＷＬの一方端子にそれぞれ接続される。

ＭＭＣ５２は、電力系統５１に対して、変圧器５４を介して無効電力を注入または吸収するように構成される。具体的には、電力系統１の三相交流電圧（以下、「系統電圧」ともいう）が低くなった場合には、ＭＭＣ５２は、系統電圧を上げるように電力系統５１に無効電力を注入する。一方、系統電圧が高くなった場合には、ＭＭＣ５２は、系統電圧を下げるように電力系統５１から無効電力を吸収する。ＭＭＣ５２は、電力系統５１に対して、系統電圧と直交する電流を注入または吸収することで、無効電力を補償することができる。

したがって、電力変換装置２００が理想状態である場合、電力系統５１からＭＭＣ５２へ融通される有効電力は、無効電力に比べて十分に小さくなる。なお、理想状態とは、ＭＭＣ５２内部（単位変換器５５）での電力損失が略零である場合、および系統電圧が三相平衡状態である場合を含んでいる。

なお、図２２では、ＭＭＣ５２は、変圧器５４を介して電力系統５１に接続されているが、連系用リアクトルを介して電力系統５１に接続される構成であってもよい。

ＭＭＣ５２は、アームＡ１〜Ａ３をさらに含む。アームＡ１は、交流ラインＵＬの他方端子と交流ラインＶＬの他方端子との間に接続される。アームＡ２は、交流ラインＶＬの他方端子と交流ラインＷＬの他方端子との間に接続される。アームＡ３は交流ラインＷＬの他方端子と交流ラインＵＬの他方端子との間に接続される。すなわち、アームＡ１〜Ａ３はデルタ結線で接続されている。

アームＡ１〜Ａ３の各々は、直列接続された複数の単位変換器５５（以下、単に「セル」とも称する）を有する。複数のセル５５の各々は、制御装置５３からの制御信号に従って双方向の電力変換を行なう。図２２の例では、アームＡ１〜Ａ３の各々において、ｎ個（ｎは２以上の整数）のセル５５が直列接続されている。すなわち、ＭＭＣ５２は合計３ｎ個のセル５５を有している。セル５５は「主回路」の一実施例に対応する。

アームＡ１は、複数のセル５５と直列に接続されたリアクトルＬ１をさらに有する。アームＡ２は、複数のセル５５と直列に接続されたリアクトルＬ２をさらに有する。アームＡ３は、複数のセル５５と直列に接続されたリアクトルＬ３をさらに有する。リアクトルＬ１〜Ｌ３の各々は、デルタ結線内を流れる循環電流を抑制するために配置されている。リアクトルＬ１〜Ｌ３の各々は、対応するアームのセル５５とそれぞれ直列に接続されていれば、その位置は図１７に示された位置に限られるものではない。または、リアクトルＬ１〜Ｌ３の各々は、対応するＡ１〜Ａ３内に複数個を分散して配置してもよい。

図２２に示すように、アームＡ１〜Ａ３において、初段のセル５５の出力端子５５ａは、リアクトルＬ１〜Ｌ３を介して交流ラインＵＬ，ＶＬ，ＷＬの他方端子にそれぞれ接続される。アームＡ１〜Ａ３の最終段のセル５５の出力端子５５ｂは、交流ラインＶＬ，ＷＬ，ＵＬの他方端子にそれぞれ接続される。各アームにおいて、初段および最終段を除いた他のセル５５の出力端子５ａは前段のセル５５の出力端子５５ｂに接続され、出力端子５５ｂは次段のセル５５の出力端子５５ａに接続される。

電力系統５１の三相の送電線には、電力系統５１およびＭＭＣ５２の間に流れる電流ｉｕ，ｉｖ，ｉｗを検出するための電流検出器Ｃｕ，Ｃｖ，Ｃｗがそれぞれ配置される。さらに、送電線には、電力系統５１の三相交流電圧Ｖｕ，Ｖｖ，Ｖｗを検出するための電圧検出器６が配置される。

さらに、交流ラインＵＬには、アームＡ１に流れる電流ｉｕｖを検出するための電流検出器Ｃ１１が配置される。交流ラインＶＬには、アームＡ２に流れる電流ｉｖｗを検出するための電流検出器Ｃ１２が配置される。交流ラインＷＬには、アームＡ３に流れる電流ｉｗｕを検出するための電流検出器Ｃ１３が配置される。

これらの電流検出器Ｃｕ，Ｃｖ，Ｃｗ，Ｃ１１〜Ｃ１３および電圧検出器６の検出値は、制御装置５３に入力される。制御装置５３は、図示しない上位コントローラからの指令および、各検出器から入力された検出信号等を用いて、アームＡ１〜Ａ３の各々（すなわち、３ｎ個のセル５５の各々）の動作を制御する。

制御装置５３は、たとえばマイクロコンピュータ等で構成することが可能である。一例として制御装置５３は、図示しないメモリおよびＣＰＵを内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによるソフトウェア処理によって、制御動作を実行することができる。あるいは、当該制御動作の一部または全部については、ソフトウェア処理に代えて、内蔵された専用の電子回路等を用いたハードウェア処理によって実現することも可能である。

次に、図２３を用いて、図２２に示されるセル５５の構成例を説明する。
図２３を参照して、セル５５は、いわゆるフルブリッジ構成を有する。具体的には、セル５５は、出力端子Ｔ１１，Ｔ１２と、スイッチング素子Ｑ１１〜Ｑ１４と、ダイオードＤ１１〜Ｄ１４と、直流コンデンサＣｃｅｌｌと、自己給電回路１００と、ゲート駆動回路４とを含む。

スイッチング素子Ｑ１１〜Ｑ１４は、自己消弧型電力用半導体素子であり、たとえばＩＧＢＴで構成される。スイッチング素子Ｑ１１，Ｑ１３は電力線対（正極線ＰＬ１および負極線ＮＬ１）の間に直列に接続されている。スイッチング素子Ｑ１２，Ｑ１４は電力線対の間に直列に接続されている。スイッチング素子Ｑ１１，Ｑ１２のコレクタはともに正極線ＰＬ１に接続され、スイッチング素子Ｑ１３，Ｑ１４のエミッタはともに負極線ＮＬ１に接続されている。スイッチング素子Ｑ１１のエミッタとスイッチング素子Ｑ１３のコレクタとの接続点は出力端子Ｔ１１に接続されている。スイッチング素子Ｑ１２のエミッタとスイッチング素子Ｑ１４のコレクタとの接続点は出力端子Ｔ１２に接続されている。ダイオードＤ１１〜Ｄ１４は、スイッチング素子Ｑ１１〜Ｑ１４にそれぞれ逆並列に接続されている。セル５５は、出力端子Ｔ１１，Ｔ１２間の電圧Ｖｃｅｌｌを、直流コンデンサＣｃｅｌｌの電圧または零に制御することができる。

自己給電回路１００は、正極線ＰＬ１および負極線ＮＬ１の間に接続される。自己給電回路１００は、正極線ＰＬ１および負極線ＮＬ１の間に直列接続された複数のコンデンサＣ１〜Ｃ３を有する。自己給電回路１００には、上述した実施の形態１から５に従う自己給電回路１００を適用することができる。

ゲート駆動回路４は、自己給電回路１００に接続され、自己給電回路１００から供給される電力によって駆動される。ゲート駆動回路４は、制御装置５３からのゲート信号に基づいてスイッチング素子Ｑ１１〜Ｑ１４のオンオフ（スイッチング動作）を制御する。セル５５は、スイッチング素子Ｑ１１〜Ｑ１４のスイッチング動作に応じて、出力端子Ｔ１１，Ｔ１２間の出力電圧Ｖｃｅｌｌを、正極線ＰＬ１および負極線ＮＬ１間の直流電圧Ｖｄｃ，０，−Ｖｄｃの間で切り替えることができる。

なお、以上で説明した実施の形態１〜６について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ ＤＣ／ＤＣコンバータ（マスタコンバータ）、２，３ ＤＣ／ＤＣコンバータ（スレーブコンバータ）、４ ゲート駆動回路、５ 信号線、１０，２０，３０ 電圧変換部、１１，２１，３１ 制御部、１２，２３，３３ 電圧指令生成部、１４，２５，３５ ゲート信号生成部、１５，２８，３８ 故障検出部、１６，２４ デューティ比補正部、１７，２７，３７ 電圧検出器、１８ トランス、１８ａ 一次巻線、１８ｂ 二次巻線、２２，３２ 信号絶縁部、２６，３６ 切替部、５３ 制御装置、５４ 変圧器、５５ 単位変換器（セル）、１００ 自己給電回路、２００ 電力変換装置、Ｃ１〜Ｃ３ コンデンサ、Ｃｃｅｌｌ 直流コンデンサ、Ｄ１，Ｄ１１〜Ｄ１４，Ｄｏｎ，Ｄｏｆｆ ダイオード、ＤＲ，ＤＲ１，ＤＲ２ デューティ比、Ｌ１〜Ｌ３ リアクトル、ＬＤ 発光ダイオード、ＮＬ１ 負極線、ＰＣ フォトカプラ、ＰＬ１ 正極線、Ｑ，Ｑ１，Ｑ１１〜Ｑ１４ スイッチング素子、ＲＬ 負荷抵抗、Ｒｏｆｆ，Ｒｏｎ 抵抗素子、ＳＷ１〜ＳＷ３ 短絡スイッチ、Ｔ１，Ｔ２ 入力端子、Ｔ３，Ｔ４，Ｔ１１，Ｔ１２ 出力端子。

Claims (11)

1. 主回路から前記主回路の制御装置に電力を供給する自己給電回路であって、
   前記主回路と電気的に接続された第１および第２の入力端子と、
   前記制御装置と電気的に接続された出力端子と、
   前記第１および第２の入力端子間に直列に接続された複数の蓄電素子と、
   入力が前記複数の蓄電素子にそれぞれ接続され、かつ、出力が前記出力端子に対して互いに並列に接続された複数の電圧変換器と、
   前記複数の電圧変換器間を電気的に絶縁された状態で信号を伝送するように構成された信号絶縁部とを備え、
   前記複数の電圧変換器は、マスタ変換器および複数のスレーブ変換器を有しており、
   前記マスタ変換器は、出力電圧を電圧指令値に一致させるためのデューティ比に基づいて、対応する蓄電素子の電圧を電圧変換して前記出力端子へ出力するとともに、前記デューティ比を示す制御信号を前記信号絶縁部を経由して前記複数のスレーブ変換器へ伝送するように構成され、
   前記複数のスレーブ変換器の各々は、前記信号絶縁部を経由して伝送された前記制御信号に従って、対応する蓄電素子の電圧を電圧変換して前記出力端子へ出力するように構成され、
   前記マスタ変換器における前記デューティ比と、各前記複数のスレーブ変換器における前記デューティ比とが一致するように、少なくとも前記マスタ変換器における前記デューティ比を補正するように構成された補正手段をさらに備える、自己給電回路。
2. 前記マスタ変換器および前記複数のスレーブ変換器は、前記信号絶縁部によって前記マスタ変換器を最上位とするツリー型に接続され、
   前記補正手段は、前記マスタ変換器および、前記複数のスレーブ変換器のうち最下位のスレーブ変換器を除いたスレーブ変換器の各々に対して設けられたデューティ比補正部により構成される、請求項１に記載の自己給電回路。
3. 各前記デューティ比補正部は、前記最下位のスレーブ変換器における前記デューティ比と一致するように、自己の電圧変換器における前記デューティ比を補正する、請求項２に記載の自己給電回路。
4. 前記マスタ変換器および前記複数のスレーブ変換器は、前記信号絶縁部によってスター型に接続され、
   前記補正手段は、前記マスタ変換器に設けられたデューティ比補正部により構成される、請求項１に記載の自己給電回路。
5. 前記デューティ比補正部は、各前記複数のスレーブ変換器における前記デューティ比と一致するように、前記マスタ変換器における前記デューティ比を補正する、請求項４に記載の自己給電回路。
6. 前記デューティ比補正部は、フォトカプラ、フィルタ回路およびソフトウェア処理のいずれかにより構成される、請求項２から５のいずれか１項に記載の自己給電回路。
7. 前記複数の蓄電素子および前記複数の電圧変換器の間にそれぞれ設けられ、導通状態において対応する蓄電素子の端子間を電気的に短絡するように構成された複数の短絡スイッチと、
   前記複数の蓄電素子にそれぞれ対応して設けられ、対応する蓄電素子の故障を検出したときに、対応する蓄電素子に接続される短絡スイッチを導通状態とするように構成された故障検出部とをさらに備える、請求項１に記載の自己給電回路。
8. 前記複数の蓄電素子および前記複数の電圧変換器の間にそれぞれ設けられ、導通状態において対応する蓄電素子の端子間を電気的に短絡するように構成された複数の短絡スイッチと、
   前記複数の蓄電素子にそれぞれ対応して設けられ、対応する蓄電素子の故障を検出したときに、対応する蓄電素子に接続される短絡スイッチを導通状態とするように構成された故障検出部とをさらに備え、
   前記マスタ変換器に接続される少なくとも１つのスレーブ変換器のうちいずれか１つのスレーブ変換器は、前記マスタ変換器に対応する前記故障検出部から故障検出信号を受けた場合には、自ら前記制御信号を生成し、生成した前記制御信号に従って、対応する蓄電素子の電圧を電圧変換して前記出力端子へ出力するとともに、生成した前記制御信号を前記信号絶縁部を経由して他のスレーブ変換器へ伝送するように構成される、請求項２または３に記載の自己給電回路。
9. 前記複数の蓄電素子および前記複数の電圧変換器の間にそれぞれ設けられ、導通状態において対応する蓄電素子の端子間を電気的に短絡するように構成された複数の短絡スイッチと、
   前記複数の蓄電素子にそれぞれ対応して設けられ、対応する蓄電素子の故障を検出したときに、対応する蓄電素子に接続される短絡スイッチを導通状態とするように構成された故障検出部とをさらに備え、
   前記複数のスレーブ変換器のうちいずれか１つのスレーブ変換器は、前記マスタ変換器に対応する前記故障検出部から故障検出信号を受けた場合には、自ら前記制御信号を生成し、生成した前記制御信号に従って、対応する蓄電素子の電圧を電圧変換して前記出力端子へ出力するとともに、生成した前記制御信号を前記信号絶縁部を経由して他のスレーブ変換器へ伝送するように構成される、請求項４または５に記載の自己給電回路。
10. 前記複数の蓄電素子および前記複数の電圧変換器の間にそれぞれ設けられ、導通状態において対応する蓄電素子の端子間を電気的に短絡するように構成された複数の短絡スイッチと、
    前記複数の蓄電素子にそれぞれ対応して設けられ、対応する蓄電素子の故障を検出したときに、対応する蓄電素子に接続される短絡スイッチを導通状態とするように構成された故障検出部とをさらに備え、
    前記複数のスレーブ変換器の各々は、前記マスタ変換器に対応する前記故障検出部から故障検出信号を受けた場合には、自ら前記制御信号を生成し、生成した前記制御信号に従って、対応する蓄電素子の電圧を電圧変換して前記出力端子へ出力するように構成される、請求項４または５に記載の自己給電回路。
11. スイッチング素子を有し、前記スイッチング素子のオンオフにより交流／直流電力変換を実行するように構成された主回路と、
    前記主回路における前記スイッチング素子のオンオフを制御する制御装置と、
    前記主回路から前記制御装置に電力を供給する、請求項１から１０のいずれか１項に記載された前記自己給電回路とを備える、電力変換装置。

Images