JPWO2019017109A1 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JPWO2019017109A1 JPWO2019017109A1 JP2019530927A JP2019530927A JPWO2019017109A1 JP WO2019017109 A1 JPWO2019017109 A1 JP WO2019017109A1 JP 2019530927 A JP2019530927 A JP 2019530927A JP 2019530927 A JP2019530927 A JP 2019530927A JP WO2019017109 A1 JPWO2019017109 A1 JP WO2019017109A1
- Authority
- JP
- Japan
- Prior art keywords
- converter
- node
- state
- period
- switch elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
DC−DCコンバータにおいて、構成部品の追加あるいは大型化を抑制しつつ、インダクタに流れるリップル電流を低減する。本発明の一態様は、入力電圧(VG1)を昇圧させて出力電圧を得るDC−DCコンバータ(1)である。当該DC−DCコンバータ(1)は、出力電圧を制御する複数のスイッチ素子(Q11−Q14)と、第2ノード(N12)に接続されたインダクタ(L1)と、を備える。複数のスイッチ素子(Q11−Q14)の各スイッチ素子は、低電位側の第1ノード(N11)と高電位側の第2ノード(N12)との間を導通させる第1状態、又は導通させない第2状態のいずれかの状態に制御される。複数のスイッチ素子(Q11−Q14)は、第1ノード(N11)と第2ノード(N12)との間に並列に接続される。
Description
本発明は、DC−DCコンバータに関する。
DC−DCコンバータでは、スイッチ素子のオン/オフを繰り返すことで出力電圧を制御するため、入力電流および出力電流にはスイッチ素子のスイッチング周波数と同期した脈動成分(リップル成分)が生ずる。リップル成分が大きい場合には入力電流および出力電流のピーク値が大きくなるため、DC−DCコンバータを構成する各部品(スイッチ素子、ダイオード、キャパシタ等)について定格に余裕があるものを選定する必要があることに加え、各部品の発熱量が増加する。
一般に入力電流および出力電流のリップル成分を低減するためには、DC−DCコンバータに含まれるコイルのインダクタンスを大きくすること、および/または、スイッチング周波数を高くすることが有効である。
回路構成を工夫することでリップル成分を低減することも提案されている。例えば、下記特許文献1には、インターリーブ方式の回路構成が記載されている。このインターリーブ方式の回路構成では、複数のスイッチングコンバータ回路が並列接続され、各スイッチングコンバータ回路は、リアクタ、スイッチ素子、および、逆流防止素子からなる。各スイッチングコンバータ回路のスイッチ素子が順にオンすることによって、各スイッチ素子のスイッチング周波数を低くして、複数のスイッチ素子によって得られる擬似的なスイッチング周波数が高くなるように動作する。
回路構成を工夫することでリップル成分を低減することも提案されている。例えば、下記特許文献1には、インターリーブ方式の回路構成が記載されている。このインターリーブ方式の回路構成では、複数のスイッチングコンバータ回路が並列接続され、各スイッチングコンバータ回路は、リアクタ、スイッチ素子、および、逆流防止素子からなる。各スイッチングコンバータ回路のスイッチ素子が順にオンすることによって、各スイッチ素子のスイッチング周波数を低くして、複数のスイッチ素子によって得られる擬似的なスイッチング周波数が高くなるように動作する。
しかし、入力電流および出力電流のリップル成分を低減するためにインダクタンスを大きくした場合には、コイルの外形も大きくなる。他方、入力電流および出力電流のリップル成分を低減するためにスイッチング周波数を高くした場合には、スイッチ素子の発熱量が増大することから、排熱のためのヒートシンクが必要となる。そのため、インダクタンスを大きくする、あるいは、スイッチング周波数を高くするというリップル成分の低減方策では、DC−DCコンバータ全体のサイズ増大、重量増加、コスト増加を招来するため好ましくない。
また、上記特許文献1に記載されたインターリーブ方式の回路構成では、複数のスイッチングコンバータ回路の各々がリアクタ、スイッチ素子、および、逆流防止素子を有しているため、装置全体のサイズ増大、重量増加、コスト増加は避けられない。さらに、インターリーブ方式の回路構成では、入力電流のリップル成分は各リアクタに流れる電流のリップル成分が重畳されて全体として小さくなる。しかし、並列接続された各リアクタに流れる電流のリップル成分は、入力電流のリップル成分と比べると大きいままである。そのため、インターリーブ方式の回路構成では、各リアクタに流れる電流のリップル成分は低減できていない。
また、上記特許文献1に記載されたインターリーブ方式の回路構成では、複数のスイッチングコンバータ回路の各々がリアクタ、スイッチ素子、および、逆流防止素子を有しているため、装置全体のサイズ増大、重量増加、コスト増加は避けられない。さらに、インターリーブ方式の回路構成では、入力電流のリップル成分は各リアクタに流れる電流のリップル成分が重畳されて全体として小さくなる。しかし、並列接続された各リアクタに流れる電流のリップル成分は、入力電流のリップル成分と比べると大きいままである。そのため、インターリーブ方式の回路構成では、各リアクタに流れる電流のリップル成分は低減できていない。
そこで、本発明は、DC−DCコンバータにおいて、構成部品の追加あるいは大型化を抑制しつつ、インダクタに流れる電流のリップル成分を低減することを目的とする。
本願の例示的な第1発明は、入力電圧を昇圧又は降圧させて出力電圧を得るDC−DCコンバータである。当該DC−DCコンバータは、前記出力電圧を制御する複数のスイッチ素子であって、各スイッチ素子は、低電位側の第1ノードと高電位側の第2ノードとの間を導通させる第1状態、又は導通させない第2状態のいずれかの状態に制御される、前記複数のスイッチ素子と、前記第1ノード又は前記第2ノードに接続されたインダクタと、を備え、前記複数のスイッチ素子は、前記第1ノードと前記第2ノードとの間に並列に接続される。
本発明によれば、DC−DCコンバータにおいて、構成部品の追加あるいは大型化を抑制しつつ、インダクタに流れる電流のリップル成分を低減することができる。
(1)第1の実施形態
以下、本発明のDC−DCコンバータの一実施形態として、昇圧形DC−DCコンバータ1について図1および図2を参照して説明する。
以下、本発明のDC−DCコンバータの一実施形態として、昇圧形DC−DCコンバータ1について図1および図2を参照して説明する。
(1−1)本実施形態に係る昇圧形DC−DCコンバータ1の構成
図1は、本実施形態に係る昇圧形DC−DCコンバータ1の回路図である。図1に示すように、本実施形態の昇圧形DC−DCコンバータ1は、直流電圧源VG1による入力電圧を昇圧させて負荷RLに出力電圧を供給する非絶縁型コンバータである。昇圧形DC−DCコンバータ1は、インダクタL1、ダイオードD1、キャパシタC1、NMOSトランジスタQ11,Q12,Q13,Q14、および制御部10を含む。
NMOSトランジスタQ11,Q12,Q13,Q14は、複数のスイッチ素子の一例である。
図1は、本実施形態に係る昇圧形DC−DCコンバータ1の回路図である。図1に示すように、本実施形態の昇圧形DC−DCコンバータ1は、直流電圧源VG1による入力電圧を昇圧させて負荷RLに出力電圧を供給する非絶縁型コンバータである。昇圧形DC−DCコンバータ1は、インダクタL1、ダイオードD1、キャパシタC1、NMOSトランジスタQ11,Q12,Q13,Q14、および制御部10を含む。
NMOSトランジスタQ11,Q12,Q13,Q14は、複数のスイッチ素子の一例である。
直流電圧源VG1の負極端子はノードN11に接続され、直流電圧源VG1の正極端子はインダクタL1の一方の端に接続されている。ノードN11の電位は基準電位(本実施形態の例では、接地電位)である。本実施形態の以下の説明において「電圧」は、特記しない限り、ノードN11の電位を基準とした電位差を意味する。
インダクタL1の他方の端は、ノードN12に接続されている。ノードN12は、ダイオードD1のアノード端子に接続されている。ダイオードD1のカソード端子とノードN11の間には、負荷RLとキャパシタC1とが並列に接続されている。
インダクタL1の他方の端は、ノードN12に接続されている。ノードN12は、ダイオードD1のアノード端子に接続されている。ダイオードD1のカソード端子とノードN11の間には、負荷RLとキャパシタC1とが並列に接続されている。
NMOSトランジスタQ11,Q12,Q13,Q14は、ノードN11とノードN12の間に並列に接続されている。すなわち、NMOSトランジスタQ11,Q12,Q13,Q14の各ドレイン端子がノードN12に接続され、NMOSトランジスタQ11,Q12,Q13,Q14の各ソース端子がノードN11に接続されている。
NMOSトランジスタQ11,Q12,Q13,Q14の各ゲート端子には、それぞれゲート電圧VG11,VG12,VG13,およびVG14が制御部10から印加される。それによって、各NMOSトランジスタは、低電位側のノードN11(第1ノードの一例)と高電位側のノードN12(高電位側の第2ノードの一例)との間を導通させる導通状態(オン状態;第1状態)、又は導通させない非導通状態(オフ状態;第2状態)のいずれかの状態に制御される。
NMOSトランジスタQ11,Q12,Q13,Q14の各ゲート端子には、それぞれゲート電圧VG11,VG12,VG13,およびVG14が制御部10から印加される。それによって、各NMOSトランジスタは、低電位側のノードN11(第1ノードの一例)と高電位側のノードN12(高電位側の第2ノードの一例)との間を導通させる導通状態(オン状態;第1状態)、又は導通させない非導通状態(オフ状態;第2状態)のいずれかの状態に制御される。
制御部10は、ゲート電圧VG11,VG12,VG13,およびVG14を生成し、各NMOSトランジスタに送出する。それによって制御部10は、NMOSトランジスタQ11,Q12,Q13,Q14のうち2以上のNMOSトランジスタについてオン状態の期間が重複しないように、NMOSトランジスタQ11,Q12,Q13,Q14の状態を制御する。
本実施形態の昇圧形DC−DCコンバータ1では、NMOSトランジスタQ11,Q12,Q13,Q14のうちいずれかのNMOSトランジスタをオンにすると、オンになったMOSトランジスタと、インダクタL1とを含む閉ループに電流ILが流れる。当該電流ILによってインダクタL1にはエネルギーが蓄積される。このとき、ダイオードD1は非導通状態となっており、負荷RLに対してキャパシタC1から電流が供給される。
他方、NMOSトランジスタQ11,Q12,Q13,Q14のすべてをオフにすると、インダクタL1に蓄積されたエネルギーが逆起電力として放出されて、ダイオードD1が導通状態となる。そのため、インダクタL1に流れる電流は、キャパシタC1を充電すると同時に負荷RLへも供給される。このとき、負荷RLにかかる出力電圧は、直流電圧源VG1による入力電圧とインダクタL1で生ずる逆起電力の和からダイオードD1の順方向電圧を引いた値となる。
他方、NMOSトランジスタQ11,Q12,Q13,Q14のすべてをオフにすると、インダクタL1に蓄積されたエネルギーが逆起電力として放出されて、ダイオードD1が導通状態となる。そのため、インダクタL1に流れる電流は、キャパシタC1を充電すると同時に負荷RLへも供給される。このとき、負荷RLにかかる出力電圧は、直流電圧源VG1による入力電圧とインダクタL1で生ずる逆起電力の和からダイオードD1の順方向電圧を引いた値となる。
(1−2)本実施形態に係る昇圧形DC−DCコンバータ1の動作
次に、本実施形態に係る昇圧形DC−DCコンバータ1の動作について、図2および図3を参照して説明する。
図2および図3は、それぞれ、第1の実施形態に係る昇圧形DC−DCコンバータ1の動作を示すタイミングチャートの一例である。図2および図3には、NMOSトランジスタQ11,Q12,Q13,およびQ14の各々のゲート電圧VG11,VG12,VG13,およびVG14のパルス波形と、NMOSトランジスタのオン・オフの状態LSWと、インダクタL1を流れる電流ILの波形とを含む。状態LSWは、NMOSトランジスタQ11,Q12,Q13,およびQ14のいずれかがオンである場合にオン状態を示し、NMOSトランジスタQ11,Q12,Q13,およびQ14のすべてがオフである場合にオフ状態を示す。
次に、本実施形態に係る昇圧形DC−DCコンバータ1の動作について、図2および図3を参照して説明する。
図2および図3は、それぞれ、第1の実施形態に係る昇圧形DC−DCコンバータ1の動作を示すタイミングチャートの一例である。図2および図3には、NMOSトランジスタQ11,Q12,Q13,およびQ14の各々のゲート電圧VG11,VG12,VG13,およびVG14のパルス波形と、NMOSトランジスタのオン・オフの状態LSWと、インダクタL1を流れる電流ILの波形とを含む。状態LSWは、NMOSトランジスタQ11,Q12,Q13,およびQ14のいずれかがオンである場合にオン状態を示し、NMOSトランジスタQ11,Q12,Q13,およびQ14のすべてがオフである場合にオフ状態を示す。
前述したように、制御部10は、NMOSトランジスタQ11,Q12,Q13,Q14のうち2以上のNMOSトランジスタについてオン状態の期間が重複しないように、NMOSトランジスタQ11,Q12,Q13,Q14の状態を制御するが、図2および図3はその一例を示している。
例えば図2において、時刻t1〜t9の期間に着目すると、以下のとおりとなっている。
例えば図2において、時刻t1〜t9の期間に着目すると、以下のとおりとなっている。
・時刻t1〜t2の間にはNMOSトランジスタQ11がオンとなる。
・時刻t2〜t3の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t3〜t4の間にはNMOSトランジスタQ12がオンとなる。
・時刻t4〜t5の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t5〜t6の間にはNMOSトランジスタQ13がオンとなる。
・時刻t6〜t7の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t7〜t8の間にはNMOSトランジスタQ14がオンとなる。
・時刻t8〜t9の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t2〜t3の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t3〜t4の間にはNMOSトランジスタQ12がオンとなる。
・時刻t4〜t5の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t5〜t6の間にはNMOSトランジスタQ13がオンとなる。
・時刻t6〜t7の間にはすべてのNMOSトランジスタがオフとなる。
・時刻t7〜t8の間にはNMOSトランジスタQ14がオンとなる。
・時刻t8〜t9の間にはすべてのNMOSトランジスタがオフとなる。
制御部10は、時刻t9〜t17の期間、および時刻t17〜t25の期間についてもそれぞれ、時刻t1〜t9の期間と同様に、NMOSトランジスタのオン・オフ状態を制御する。
その結果、NMOSトランジスタの状態LSWは、時刻t1〜t2の期間、時刻t2〜t3の期間、…で順にオンとオフを繰り返すことになる。すなわち、本実施形態の昇圧形DC−DCコンバータ1では、NMOSトランジスタQ11,Q12,Q13,Q14の個々のNMOSトランジスタの動作周波数の4倍の周波数で、ノードN11とノードN12の間を導通あるいは非導通とする動作が行われる。
その結果、NMOSトランジスタの状態LSWは、時刻t1〜t2の期間、時刻t2〜t3の期間、…で順にオンとオフを繰り返すことになる。すなわち、本実施形態の昇圧形DC−DCコンバータ1では、NMOSトランジスタQ11,Q12,Q13,Q14の個々のNMOSトランジスタの動作周波数の4倍の周波数で、ノードN11とノードN12の間を導通あるいは非導通とする動作が行われる。
図2に示すように、インダクタL1を流れる電流ILは、NMOSトランジスタQ11,Q12,Q13,Q14のいずれかのNMOSトランジスタがオンする期間において増加し、すべてのNMOSトランジスタがオフする期間において減少する。この電流の増加と減少が繰り返されることで、図2に示すように、電流ILのリップル成分ΔILが生ずる。
本実施形態の昇圧形DC−DCコンバータ1において生ずるインダクタL1に流れる電流ILのリップル成分ΔILは、単一のNMOSトランジスタを使用する場合と比較して、以下の点で有利である。
(i) 仮に単一のNMOSトランジスタのみを設け、当該NMOSトランジスタを図2の状態LSWと同一のデューティ比であって、かつ図2の状態LSWよりも低周波数で動作させたとしたならば、インダクタL1に流れる電流のリップル成分ΔILが過大となる。そのため、ダイオードD1、キャパシタC1等を各部品に関して定格に余裕がある部品を選定する必要が生ずる場合がある。一方、本実施形態の昇圧形DC−DCコンバータ1では、リップル成分ΔILが小さいことから、定格に余裕がある部品を選定する必要がなく、低コストで済む。
(i) 仮に単一のNMOSトランジスタのみを設け、当該NMOSトランジスタを図2の状態LSWと同一のデューティ比であって、かつ図2の状態LSWよりも低周波数で動作させたとしたならば、インダクタL1に流れる電流のリップル成分ΔILが過大となる。そのため、ダイオードD1、キャパシタC1等を各部品に関して定格に余裕がある部品を選定する必要が生ずる場合がある。一方、本実施形態の昇圧形DC−DCコンバータ1では、リップル成分ΔILが小さいことから、定格に余裕がある部品を選定する必要がなく、低コストで済む。
(ii) 仮に単一のNMOSトランジスタのみを設け、当該NMOSトランジスタを図2のLSWのタイミングで(つまり、高周波数で)動作させたとしたならば、当該NMOSトランジスタによる発熱量が大きくなる。そのため、排熱のためのヒートシンクが必要となることから、DC−DCコンバータの高コスト化および大型化を招来する。一方、本実施形態の昇圧形DC−DCコンバータ1では、NMOSトランジスタQ11,Q12,Q13,Q14の個々のNMOSトランジスタの動作周波数は低いことから、各NMOSトランジスタからの発熱量は比較的少ない。そのため、DC−DCコンバータの高コスト化および大型化を抑制することが可能となる。
以上説明したように、本実施形態に係る昇圧形DC−DCコンバータ1によれば、低電位側のノードN11と高電位側のノードN12の間を導通又は非導通とする複数のNMOSトランジスタが並列に接続される。そして、制御部10は、複数のNMOSトランジスタのうち2以上のNMOSトランジスタについてオン状態(導通状態)の期間が重複しないように、各NMOSトランジスタの状態を制御する。そのため、本実施形態の昇圧形DC−DCコンバータ1では、比較的低周波数で動作する各NMOSトランジスタが全体としては擬似的に高周波数で動作することから、構成部品の追加あるいは大型化を抑制しつつ、インダクタL1に流れる電流のリップル成分ΔILを低減することができる。インダクタL1に流れる電流のリップル成分ΔILを低減することで、NMOSトランジスタの状態LSWがオフのときにダイオードD1を流れる電流(つまり、出力電流)のリップル成分も低減することができる。その結果、DC−DCコンバータの出力電流のリップル成分を低減することが可能となる。
なお、直流電圧源VG1による入力電圧をVIN、インダクタL1のインダクタンスをL、複数のNMOSトランジスタによって動作するときのオン期間のデューティ比をduty、周波数をfSWとしたとき、インダクタL1に流れる電流のリップル成分ΔILは、以下の式(1)で表される。
図3は、NMOSトランジスタQ11,Q12,Q13,Q14の各々のオン期間のデューティ比(以下、単に「デューティ比」という。)が一定でない場合の例を示している。すなわち、図3において、NMOSトランジスタの状態LSWが示すように、NMOSトランジスタQ11,Q12,Q13,Q14の全体でみた場合のデューティ比は徐々に低下している。デューティ比が変動する場合には、上記式(1)に表されているように、インダクタL1に流れる電流のリップル成分ΔILは、デューティ比の変化に応じて変動する。その場合であっても、本実施形態の昇圧形DC−DCコンバータ1では、比較的低周波数で動作する各NMOSトランジスタが全体としては擬似的に高周波数で動作することから、構成部品の追加あるいは大型化を抑制しつつ、インダクタL1に流れる電流のリップル成分を低減することが可能となる。
本実施形態の昇圧形DC−DCコンバータ1では、NMOSトランジスタQ11,Q12,Q13,Q14の各NMOSトランジスタの1周期において各NMOSトランジスタがオンとなる期間が占める割合(%)、すなわちデューティ比の総和が100%未満である。
例えば、図2のタイミングチャートにおいて、NMOSトランジスタQ11,Q12,Q13,Q14の各周期T11,T12,T13,T14はすべて同じ長さとなっている。NMOSトランジスタQ11は、1周期T11(時刻t1〜t9)の間の時刻t1〜t2においてオンとなるため、デューティ比は12.5%である。同様に、NMOSトランジスタQ12,Q13,Q14の各周期T12,T13,T14において、それぞれデューティ比が12.5%となる。そのため、各NMOSトランジスタの1周期におけるデューティ比の総和は50%となる。このデューティ比の総和の値は、NMOSトランジスタの状態LSWにおけるデューティ比に等しい。
例えば、図2のタイミングチャートにおいて、NMOSトランジスタQ11,Q12,Q13,Q14の各周期T11,T12,T13,T14はすべて同じ長さとなっている。NMOSトランジスタQ11は、1周期T11(時刻t1〜t9)の間の時刻t1〜t2においてオンとなるため、デューティ比は12.5%である。同様に、NMOSトランジスタQ12,Q13,Q14の各周期T12,T13,T14において、それぞれデューティ比が12.5%となる。そのため、各NMOSトランジスタの1周期におけるデューティ比の総和は50%となる。このデューティ比の総和の値は、NMOSトランジスタの状態LSWにおけるデューティ比に等しい。
各NMOSトランジスタのデューティ比の総和が100%以上となることはないため、NMOSトランジスタQ11,Q12,Q13,Q14のすべてがオフとなる期間があることが保証される。NMOSトランジスタQ11,Q12,Q13,Q14のすべてがオフとなる期間があることで、インダクタL1に蓄積されたエネルギーが逆起電力として放出されて、ダイオードD1を導通状態とすることができる。NMOSトランジスタQ11,Q12,Q13,Q14のすべてがオフとなる期間にインダクタL1に流れる電流は、キャパシタC1を充電すると同時に負荷RLへも供給される。
本実施形態の昇圧形DC−DCコンバータ1では、NMOSトランジスタQ11,Q12,Q13,Q14のうちいずれかのNMOSトランジスタがオンである期間の終了時刻と、当該NMOSトランジスタに次いで別のNMOSトランジスタがオンとなる期間の開始時刻との間には、NMOSトランジスタQ11,Q12,Q13,Q14のすべてがオフとなる期間が設けられる。
例えば、図2のタイミングチャートにおいて、NMOSトランジスタQ11(第1スイッチ素子の一例)がオンである期間の終了時刻は時刻t2である。NMOSトランジスタQ11に次いでNMOSトランジスタQ12(第2スイッチ素子の一例)がオンとなる期間の開始時刻は時刻t3である。そして、時刻t2と時刻t3の間は、NMOSトランジスタQ11,Q12,Q13,Q14のすべてがオフとなる期間となっている。
例えば、図2のタイミングチャートにおいて、NMOSトランジスタQ11(第1スイッチ素子の一例)がオンである期間の終了時刻は時刻t2である。NMOSトランジスタQ11に次いでNMOSトランジスタQ12(第2スイッチ素子の一例)がオンとなる期間の開始時刻は時刻t3である。そして、時刻t2と時刻t3の間は、NMOSトランジスタQ11,Q12,Q13,Q14のすべてがオフとなる期間となっている。
本実施形態の昇圧形DC−DCコンバータ1において、NMOSトランジスタQ11,Q12,Q13,Q14のいずれかのNMOSトランジスタがオンである期間と、当該NMOSトランジスタに次いで別のNMOSトランジスタがオンである期間とは、各NMOSトランジスタの1周期において90度(=360度/4)の位相差があることが好ましい。図2はその好ましい例である。
すなわち、図2のタイミングチャートにおいて、NMOSトランジスタQ11(第1スイッチ素子の一例)がオンである期間は時刻t1〜t2である。NMOSトランジスタQ11に次いでNMOSトランジスタQ12がオンである期間はt3〜t4である。従って、NMOSトランジスタQ11とNMOSトランジスタQ12とでは、オンである期間(オン期間)の位相差が時刻t1〜t3の期間に相当する位相差、つまり各NMOSトランジスタの周期において90度の位相差があることがわかる。NMOSトランジスタQ12とNMOSトランジスタQ13のオン期間の位相差、NMOSトランジスタQ13とNMOSトランジスタQ14のオン期間の位相差、NMOSトランジスタQ14とNMOSトランジスタQ11のオン期間の位相差についても90度である。
このように各NMOSトランジスタで均等に位相差を設定することで、インダクタL1に流れる電流のリップル成分ΔILの値の時間の経過に伴う変動が小さくなり、リップル成分ΔILのP−P(Peak to Peak)値を同一周期内で均一にすることができる。
すなわち、図2のタイミングチャートにおいて、NMOSトランジスタQ11(第1スイッチ素子の一例)がオンである期間は時刻t1〜t2である。NMOSトランジスタQ11に次いでNMOSトランジスタQ12がオンである期間はt3〜t4である。従って、NMOSトランジスタQ11とNMOSトランジスタQ12とでは、オンである期間(オン期間)の位相差が時刻t1〜t3の期間に相当する位相差、つまり各NMOSトランジスタの周期において90度の位相差があることがわかる。NMOSトランジスタQ12とNMOSトランジスタQ13のオン期間の位相差、NMOSトランジスタQ13とNMOSトランジスタQ14のオン期間の位相差、NMOSトランジスタQ14とNMOSトランジスタQ11のオン期間の位相差についても90度である。
このように各NMOSトランジスタで均等に位相差を設定することで、インダクタL1に流れる電流のリップル成分ΔILの値の時間の経過に伴う変動が小さくなり、リップル成分ΔILのP−P(Peak to Peak)値を同一周期内で均一にすることができる。
なお、本実施形態では、ノードN11とノードN12の間に4個のNMOSトランジスタを設けた場合について説明したが、任意のN個(N:2以上の整数)のNMOSトランジスタQ1が設ける場合には、以下のことがいえる。すなわち、いずれかのNMOSトランジスタがオンである期間と、当該NMOSトランジスタに次いでオンとなる他のNMOSトランジスタがオンである期間とは、各NMOSトランジスタの1周期において360/N(度)の位相差があることが好ましい。
(2)第2の実施形態
以下、本発明のDC−DCコンバータの別の実施形態として、降圧形DC−DCコンバータ1Aについて図4および図5を参照して説明する。
以下、本発明のDC−DCコンバータの別の実施形態として、降圧形DC−DCコンバータ1Aについて図4および図5を参照して説明する。
(2−1)本実施形態に係る降圧形DC−DCコンバータ1Aの構成
図4は、本実施形態に係る降圧形DC−DCコンバータ1Aの回路図である。図4に示すように、本実施形態の降圧形DC−DCコンバータ1Aは、直流電圧源VG1による入力電圧を降圧させて負荷RLに出力電圧を供給する非絶縁型コンバータである。降圧形DC−DCコンバータ1Aは、インダクタL2、ダイオードD2、キャパシタC2、PMOSトランジスタQ21,Q22,Q23,Q24、および制御部10Aを含む。
PMOSトランジスタQ21,Q22,Q23,Q24は、複数のスイッチ素子の一例である。
図4は、本実施形態に係る降圧形DC−DCコンバータ1Aの回路図である。図4に示すように、本実施形態の降圧形DC−DCコンバータ1Aは、直流電圧源VG1による入力電圧を降圧させて負荷RLに出力電圧を供給する非絶縁型コンバータである。降圧形DC−DCコンバータ1Aは、インダクタL2、ダイオードD2、キャパシタC2、PMOSトランジスタQ21,Q22,Q23,Q24、および制御部10Aを含む。
PMOSトランジスタQ21,Q22,Q23,Q24は、複数のスイッチ素子の一例である。
直流電圧源VG1の正極端子はノードN22に接続され、直流電圧源VG1の負極端子は基準電位(本実施形態の例では、接地電位)であるノードN1に接続されている。
インダクタL2の一方の端には、ノードN21とダイオードD2のカソード端子が接続されている。ダイオードD2のアノード端子はノードN1に接続されている。インダクタL2の他方の端とダイオードD2のアノード端子の間には、負荷RLとキャパシタC2とが並列に接続されている。
インダクタL2の一方の端には、ノードN21とダイオードD2のカソード端子が接続されている。ダイオードD2のアノード端子はノードN1に接続されている。インダクタL2の他方の端とダイオードD2のアノード端子の間には、負荷RLとキャパシタC2とが並列に接続されている。
PMOSトランジスタQ21,Q22,Q23,Q24は、高電位側のノードN22と低電位側のノードN21の間に並列に接続されている。すなわち、PMOSトランジスタQ21,Q22,Q23,Q24の各ソース端子がノードN22に接続され、PMOSトランジスタQ21,Q22,Q23,Q24の各ドレイン端子がノードN21に接続されている。
PMOSトランジスタQ21,Q22,Q23,Q24の各ゲート端子には、それぞれゲート電圧VG21,VG22,VG23,およびVG24が制御部10Aから印加される。それによって、各PMOSトランジスタは、低電位側のノードN21と高電位側のノードN22との間を導通させる導通状態(オン状態;第1状態)、又は導通させない非導通状態(オフ状態;第2状態)のいずれかの状態に制御される。
PMOSトランジスタQ21,Q22,Q23,Q24の各ゲート端子には、それぞれゲート電圧VG21,VG22,VG23,およびVG24が制御部10Aから印加される。それによって、各PMOSトランジスタは、低電位側のノードN21と高電位側のノードN22との間を導通させる導通状態(オン状態;第1状態)、又は導通させない非導通状態(オフ状態;第2状態)のいずれかの状態に制御される。
制御部10Aは、ゲート電圧VG21,VG22,VG23,およびVG24を生成し、各PMOSトランジスタに送出する。それによって制御部10Aは、PMOSトランジスタQ21,Q22,Q23,Q24のうち2以上のPMOSトランジスタについてオン状態の期間が重複しないように、PMOSトランジスタQ21,Q22,Q23,Q24の状態を制御する。
本実施形態の降圧形DC−DCコンバータ1Aでは、PMOSトランジスタQ21,Q22,Q23,Q24のうちいずれかのPMOSトランジスタがオンになる期間と、すべてのPMOSトランジスタがオフになる期間とが繰り返され、直流電圧源VG1の入力電圧を方形波電圧に変換する。
当該方形波電圧はインダクタL2およびキャパシタC2によるLC型ローパスフィルタで平滑され、直流の出力電圧が得られる。出力電圧の大きさは、各PMOSトランジスタに与えられるゲート電圧のデューティ比で決定される。
PMOSトランジスタがすべてオフになった場合には、インダクタL2は、PMOSトランジスタがオンのときに流れていた電流を維持しようとしてダイオードD2をオンさせる。
当該方形波電圧はインダクタL2およびキャパシタC2によるLC型ローパスフィルタで平滑され、直流の出力電圧が得られる。出力電圧の大きさは、各PMOSトランジスタに与えられるゲート電圧のデューティ比で決定される。
PMOSトランジスタがすべてオフになった場合には、インダクタL2は、PMOSトランジスタがオンのときに流れていた電流を維持しようとしてダイオードD2をオンさせる。
(2−2)本実施形態に係る降圧形DC−DCコンバータ1Aの動作
次に、本実施形態に係る降圧形DC−DCコンバータ1Aの動作について、図5を参照して説明する。
図5は、第2の実施形態に係る降圧形DC−DCコンバータ1Aの動作を示すタイミングチャートである。図5には、PMOSトランジスタQ21,Q22,Q23,およびQ24の各々のゲート電圧VG21,VG22,VG23,およびVG24のパルス波形と、PMOSトランジスタのオン・オフの状態LSWと、インダクタL2を流れる電流ILの波形とを含む。状態LSWは、PMOSトランジスタQ21,Q22,Q23,およびQ24のいずれかがオンである場合にオン状態を示し、PMOSトランジスタQ21,Q22,Q23,およびQ24のすべてがオフである場合にオフ状態を示す。
次に、本実施形態に係る降圧形DC−DCコンバータ1Aの動作について、図5を参照して説明する。
図5は、第2の実施形態に係る降圧形DC−DCコンバータ1Aの動作を示すタイミングチャートである。図5には、PMOSトランジスタQ21,Q22,Q23,およびQ24の各々のゲート電圧VG21,VG22,VG23,およびVG24のパルス波形と、PMOSトランジスタのオン・オフの状態LSWと、インダクタL2を流れる電流ILの波形とを含む。状態LSWは、PMOSトランジスタQ21,Q22,Q23,およびQ24のいずれかがオンである場合にオン状態を示し、PMOSトランジスタQ21,Q22,Q23,およびQ24のすべてがオフである場合にオフ状態を示す。
前述したように、制御部10Aは、PMOSトランジスタQ21,Q22,Q23,Q24のうち2以上のPMOSトランジスタについてオン状態の期間が重複しないように、PMOSトランジスタQ21,Q22,Q23,Q24の状態を制御するが、図5はその一例を示している。
すなわち、図5において、時刻t1〜t9の期間に着目すると、以下のとおりとなっている。
すなわち、図5において、時刻t1〜t9の期間に着目すると、以下のとおりとなっている。
・時刻t1〜t2の間にはPMOSトランジスタQ21がオンとなる。
・時刻t2〜t3の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t3〜t4の間にはPMOSトランジスタQ22がオンとなる。
・時刻t4〜t5の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t5〜t6の間にはPMOSトランジスタQ23がオンとなる。
・時刻t6〜t7の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t7〜t8の間にはPMOSトランジスタQ24がオンとなる。
・時刻t8〜t9の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t2〜t3の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t3〜t4の間にはPMOSトランジスタQ22がオンとなる。
・時刻t4〜t5の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t5〜t6の間にはPMOSトランジスタQ23がオンとなる。
・時刻t6〜t7の間にはすべてのPMOSトランジスタがオフとなる。
・時刻t7〜t8の間にはPMOSトランジスタQ24がオンとなる。
・時刻t8〜t9の間にはすべてのPMOSトランジスタがオフとなる。
制御部10Aは、時刻t9〜t17の期間、および時刻t17〜t25の期間についてもそれぞれ、時刻t1〜t9の期間と同様に、PMOSトランジスタのオン・オフ状態を制御する。
その結果、PMOSトランジスタの状態LSWは、時刻t1〜t2の期間、時刻t2〜t3の期間、…で順にオンとオフを繰り返すことになる。すなわち、本実施形態の降圧形DC−DCコンバータ1Aでは、PMOSトランジスタQ21,Q22,Q23,Q24の個々のPMOSトランジスタの動作周波数の4倍の周波数で、ノードN21とノードN22の間を導通あるいは非導通とする動作が行われる。
その結果、PMOSトランジスタの状態LSWは、時刻t1〜t2の期間、時刻t2〜t3の期間、…で順にオンとオフを繰り返すことになる。すなわち、本実施形態の降圧形DC−DCコンバータ1Aでは、PMOSトランジスタQ21,Q22,Q23,Q24の個々のPMOSトランジスタの動作周波数の4倍の周波数で、ノードN21とノードN22の間を導通あるいは非導通とする動作が行われる。
図5に示すように、インダクタL2を流れる電流ILは、PMOSトランジスタQ21,Q22,Q23,Q24のいずれかのPMOSトランジスタがオンする期間において増加し、すべてのPMOSトランジスタがオフする期間において減少する。この電流の増加と減少が繰り返されることで、図5に示すように、電流ILのリップル成分ΔILが生ずる。
本実施形態の降圧形DC−DCコンバータ1Aにおいて生ずるインダクタL2に流れるリップル成分ΔILは、第1の実施形態において述べた(i)および(ii)と同様の観点から、単一のPMOSトランジスタを使用する場合と比較して有利である。
本実施形態の降圧形DC−DCコンバータ1Aにおいて生ずるインダクタL2に流れるリップル成分ΔILは、第1の実施形態において述べた(i)および(ii)と同様の観点から、単一のPMOSトランジスタを使用する場合と比較して有利である。
以上説明したように、本実施形態に係る降圧形DC−DCコンバータ1Aによれば、低電位側のノードN21と高電位側のノードN22の間を導通又は非導通とする複数のPMOSトランジスタが並列に接続される。そして、制御部10Aは、複数のPMOSトランジスタのうち2以上のPMOSトランジスタについてオン状態(導通状態)の期間が重複しないように、各PMOSトランジスタの状態を制御する。そのため、本実施形態の降圧形DC−DCコンバータ1Aでは、比較的低周波数で動作する各PMOSトランジスタが全体としては擬似的に高周波数で動作することから、構成部品の追加あるいは大型化を抑制しつつ、インダクタL1に流れる電流のリップル成分を低減することができる。その結果、DC−DCコンバータ1Aの出力電流のリップル成分を低減することが可能となる。
以上、本発明のDC−DCコンバータの実施形態について詳細に説明したが、本発明のDC−DCコンバータは上記の実施形態に限定されない。また、上記の実施形態は、本発明の主旨を逸脱しない範囲において、種々の改良や変更が可能である。例えば、第1の実施形態のDC−DCコンバータにおいて述べた個々の技術的特徴は、第2の実施形態のDC−DCコンバータにおいても適用可能である。
上述した各実施形態のDC−DCコンバータは、所望の出力電圧となるように出力電圧の検出値に応じてデューティ比を制御部が制御するようにした、スイッチングレギュレータとしてもよい。
上述した各実施形態のDC−DCコンバータでは、MOSトランジスタのオン・オフ状態を制御する制御部が含まれている場合について説明したが、その限りではなく、DC−DCコンバータには制御部が含まれていなくてもよい。すなわち、DC−DCコンバータの外部の制御装置から、MOSトランジスタのオン・オフ状態を制御するための信号がDC−DCコンバータに供給されるようにしてもよい。
上述した各実施形態のDC−DCコンバータでは、MOSトランジスタのオン・オフ状態を制御する制御部が含まれている場合について説明したが、その限りではなく、DC−DCコンバータには制御部が含まれていなくてもよい。すなわち、DC−DCコンバータの外部の制御装置から、MOSトランジスタのオン・オフ状態を制御するための信号がDC−DCコンバータに供給されるようにしてもよい。
上述した各実施形態では、MOSFETを4個並列に接続する構成を例示したが、その限りではない。並列接続するMOSFETの数は2以上の任意の数にすることができる。例えばN個(Nは2以上の整数)のMOSFETを並列に接続した場合、個々のMOSFETの動作周波数のN倍の周波数で、低電位側のノードと高電位側のノードの間を導通あるいは非導通とする動作が行われる。その結果、多くのMOSFETを並列に接続すればするほど、インダクタL1に流れる電流のリップル成分を低減させることができる。
上述した第2の実施形態では、スイッチ素子の例としてPMOSトランジスタの例を挙げたが、その限りではなく、NMOSトランジスタを適用してもよい。
上述した各実施形態では、スイッチ素子の一例としてMOSFETを挙げたが、その限りではない。スイッチ素子は、例えば、バイポーラトランジスタでもよいし、IGBTでもよい。
上述した各実施形態では、スイッチ素子の一例としてMOSFETを挙げたが、その限りではない。スイッチ素子は、例えば、バイポーラトランジスタでもよいし、IGBTでもよい。
複数のスイッチ素子の各々は、SiCまたはGaNのいずれかの化合物半導体を含むトランジスタであってもよい。
上述した実施形態のDC−DCコンバータでは、Siベースのスイッチ素子(例えば、SiベースのMOSFET,Siベースのバイポーラトランジスタ、SiベースのIGBT)としても擬似的な高速スイッチングを行うことが可能になる。なお、スイッチ素子をSiCまたはGaNベースのスイッチ素子(例えば、SiCベースのMOSFET,SiCベースのバイポーラトランジスタ、SiCベースのIGBT)とした場合には、個々のスイッチ素子をより高速にスイッチング動作させることができる。そこで、SiCまたはGaNベースのスイッチ素子を上記各実施形態のDC−DCコンバータに適用することで、インダクタを流れる電流のリップル成分をさらに低減することができる。
上述した実施形態のDC−DCコンバータでは、Siベースのスイッチ素子(例えば、SiベースのMOSFET,Siベースのバイポーラトランジスタ、SiベースのIGBT)としても擬似的な高速スイッチングを行うことが可能になる。なお、スイッチ素子をSiCまたはGaNベースのスイッチ素子(例えば、SiCベースのMOSFET,SiCベースのバイポーラトランジスタ、SiCベースのIGBT)とした場合には、個々のスイッチ素子をより高速にスイッチング動作させることができる。そこで、SiCまたはGaNベースのスイッチ素子を上記各実施形態のDC−DCコンバータに適用することで、インダクタを流れる電流のリップル成分をさらに低減することができる。
1…昇圧形DC−DCコンバータ、 1A…降圧形DC−DCコンバータ、 10,10A…制御部、 VG1,VG2…直流電圧源、 L1,L2…インダクタ、 D1,D2…ダイオード、 Q11,Q12,Q13,Q14…NMOSトランジスタ、 Q21,Q22,Q23,Q24…PMOSトランジスタ、 C1,C2…キャパシタ、 RL…負荷
Claims (6)
- 入力電圧を昇圧又は降圧させて出力電圧を得るDC−DCコンバータであって、
前記出力電圧を制御する複数のスイッチ素子であって、
各スイッチ素子は、低電位側の第1ノードと高電位側の第2ノードとの間を導通させる第1状態、又は導通させない第2状態のいずれかの状態に制御される、前記複数のスイッチ素子と、
前記第1ノード又は前記第2ノードに接続されたインダクタと、
を備え、
前記複数のスイッチ素子は、前記第1ノードと前記第2ノードとの間に並列に接続される、
DC−DCコンバータ。 - 前記複数のスイッチ素子のうち2以上のスイッチ素子について前記第1状態の期間が重複しないように、前記複数のスイッチ素子の状態を制御する制御部を備えた、
請求項1に記載されたDC−DCコンバータ。 - 前記複数のスイッチ素子の各スイッチ素子の1周期において各スイッチ素子が前記第1状態となる期間が占める割合(%)の総和は、100%未満である、
請求項2に記載されたDC−DCコンバータ。 - 前記複数のスイッチ素子のうち第1スイッチ素子が前記第1状態である期間の終了時刻と、前記第1スイッチ素子に次いで第2スイッチ素子が前記第1状態となる期間の開始時刻との間には、前記複数のスイッチ素子のすべてが前記第2状態となる期間が設けられる、
請求項2から3のいずれかに記載されたDC−DCコンバータ。 - 前記複数のスイッチ素子がN個(N:2以上の整数)のスイッチ素子からなる場合、前記第1スイッチ素子が前記第1状態である期間と、前記第2スイッチ素子が前記第1状態である期間とは、各スイッチ素子の1周期において360/N(度)の位相差がある、
請求項2から4のいずれかに記載されたDC−DCコンバータ。 - 前記複数のスイッチ素子の各々は、SiCまたはGaNのいずれかの化合物半導体を含むトランジスタである、
請求項1から5のいずれかに記載されたDC−DCコンバータ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017139650 | 2017-07-19 | ||
JP2017139650 | 2017-07-19 | ||
PCT/JP2018/022021 WO2019017109A1 (ja) | 2017-07-19 | 2018-06-08 | Dc-dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2019017109A1 true JPWO2019017109A1 (ja) | 2020-05-28 |
Family
ID=65016615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019530927A Pending JPWO2019017109A1 (ja) | 2017-07-19 | 2018-06-08 | Dc−dcコンバータ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2019017109A1 (ja) |
WO (1) | WO2019017109A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248260A (ja) * | 1985-08-24 | 1987-03-02 | Fuji Electric Co Ltd | チヨツパ式スイツチング電源装置 |
JP2006158110A (ja) * | 2004-11-30 | 2006-06-15 | Kyosan Electric Mfg Co Ltd | 時分割制御チョッパ回路 |
JP2009136045A (ja) * | 2007-11-29 | 2009-06-18 | Rohm Co Ltd | スイッチングレギュレータおよびその制御回路 |
US20100013453A1 (en) * | 2008-07-15 | 2010-01-21 | Samsung Electronics Co., Ltd. | Dc/dc converter, computer system having the same, and dc/dc conversion method |
JP2013179804A (ja) * | 2012-02-29 | 2013-09-09 | Toyota Industries Corp | スイッチング電源装置 |
-
2018
- 2018-06-08 JP JP2019530927A patent/JPWO2019017109A1/ja active Pending
- 2018-06-08 WO PCT/JP2018/022021 patent/WO2019017109A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248260A (ja) * | 1985-08-24 | 1987-03-02 | Fuji Electric Co Ltd | チヨツパ式スイツチング電源装置 |
JP2006158110A (ja) * | 2004-11-30 | 2006-06-15 | Kyosan Electric Mfg Co Ltd | 時分割制御チョッパ回路 |
JP2009136045A (ja) * | 2007-11-29 | 2009-06-18 | Rohm Co Ltd | スイッチングレギュレータおよびその制御回路 |
US20100013453A1 (en) * | 2008-07-15 | 2010-01-21 | Samsung Electronics Co., Ltd. | Dc/dc converter, computer system having the same, and dc/dc conversion method |
JP2013179804A (ja) * | 2012-02-29 | 2013-09-09 | Toyota Industries Corp | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2019017109A1 (ja) | 2019-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461815B1 (en) | Fast transient buck regulator with dynamic charge/discharge capability | |
US10056822B1 (en) | Constant on-time switching regulator for zero ESR output capacitor without output voltage offset | |
US20180019671A1 (en) | Noise-free control circuit for switching converter and associated control method | |
US11088620B1 (en) | Multi-level switching power converters including bypass transistors and associated methods | |
TW201621507A (zh) | 多相切換功率轉換器 | |
US9685865B2 (en) | Power-supply apparatus having a high-side transistor and a low-side transistor | |
JP2003507997A (ja) | Dc/dcアップダウンコンバータ | |
JP2010516223A (ja) | スナバを有する電力コンバータ | |
CN107342681B (zh) | 用于在半谐振功率转换器中有效切换的方法和装置 | |
US11018592B2 (en) | Flyback converter controller, flyback converter and methods of operation | |
US20130099834A1 (en) | Ramp signal generation circuit and ramp signal adjustment circuit | |
JP2005518775A (ja) | N位相集積バックコンバータ | |
US9998005B2 (en) | Single inductor dual output voltage converter and the method thereof | |
JP2005287291A (ja) | 電圧調整器 | |
US10523118B2 (en) | Reverse recovery charge elimination in DC/DC power converters | |
TWI578678B (zh) | 降壓轉換器及降壓轉換裝置 | |
US9590508B2 (en) | Control apparatus, and control method for buck-boost power supply with two primary switches | |
US10243460B2 (en) | Method and apparatus for dynamic voltage transition control in semi-resonant and resonant converters | |
JP6086963B1 (ja) | 電圧出力回路 | |
WO2023103900A1 (en) | Feedback circuit with adjustable loop gain for boost converter | |
JPH05328714A (ja) | Dc−dcコンバータ | |
JPWO2019017109A1 (ja) | Dc−dcコンバータ | |
US10680521B1 (en) | Boost DC-DC converter circuit with smart anti-ring circuit actuation | |
JP2024501877A (ja) | パワーコンバータ制御 | |
JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220426 |