JPWO2018168506A1 - 画像変換支援装置、画像変換装置、画像変換支援方法、及びプログラム - Google Patents
画像変換支援装置、画像変換装置、画像変換支援方法、及びプログラム Download PDFInfo
- Publication number
- JPWO2018168506A1 JPWO2018168506A1 JP2019505871A JP2019505871A JPWO2018168506A1 JP WO2018168506 A1 JPWO2018168506 A1 JP WO2018168506A1 JP 2019505871 A JP2019505871 A JP 2019505871A JP 2019505871 A JP2019505871 A JP 2019505871A JP WO2018168506 A1 JPWO2018168506 A1 JP WO2018168506A1
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image
- memory
- address
- input image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims description 26
- 238000010586 diagram Methods 0.000 description 16
- 238000003384 imaging method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Studio Devices (AREA)
Abstract
Description
サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、サンプル画像取得部と、
前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、対応関係特定部と、
前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、アドレス特定部と、
前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、テーブル作成部と、
を備えていることを特徴とする。
前記入力画像を取得して、メモリ上に格納する、画像取得部と、
前記メモリ上の前記入力画像の各画素のアドレスの順に、前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を登録している、ルックアップテーブルを用いて、メモリ上に格納されている前記入力画像を前記出力画像に変換する、画像変換部と、
を備えていることを特徴とする。
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を有することを特徴とする。
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を実行させる命令を含む、プログラムを記録していることを特徴とする。
以下、本発明の実施の形態における、画像変換支援装置、画像変換装置、画像変換支援方法、及びプログラムについて、図1〜図8を参照しながら説明する。
最初に、図1を用いて、本実施の形態における画像変換支援装置の構成について説明する。図1は、本発明の実施の形態における画像変換支援装置の構成を示すブロック図である。
次に、本実施の形態における画像変換支援装置の動作について図6を用いて説明する。図6は、本発明の実施の形態における画像変換支援装置の動作を示すフロー図である。以下の説明においては、適宜図1を参酌する。また、本実施の形態では、画像変換支援装置10を動作させることによって、画像変換支援方法が実施される。よって、本実施の形態における画像変換支援方法の説明は、以下の画像変換支援装置10の動作説明に代える。
次に、本発明の実施の形態における画像変換装置について、図7を参照しながら説明する。図7は、本発明の実施の形態における画像変換装置の構成を示すブロック図である。
以上のように、本実施の形態において作成されたルックアップテーブルでは、出力画像の各画素のアドレスと入力画像の各画素のアドレスとの関係は、メモリ上の入力画像の各画素のアドレスの順に配列されている。このため、画像変換処理において、入力画像が記憶されている記憶領域へのアクセスを効率良く行なうことができるので、キャッシュメモリの容量を増加させることなく、画像変換処理の短縮化を図ることができる。
本実施の形態におけるプログラムは、コンピュータに、図6に示すステップA1〜A6を実行させるプログラムであれば良い。このプログラムをコンピュータにインストールし、実行することによって、本実施の形態における画像変換支援装置10と画像変換方法とを実現することができる。この場合、コンピュータのプロセッサは、サンプル画像取得部11、対応関係特定部12、アドレス特定部13、及びテーブル作成部14として機能し、処理を行なう。
サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、サンプル画像取得部と、
前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、対応関係特定部と、
前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、アドレス特定部と、
前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、テーブル作成部と、
を備えていることを特徴とする画像変換支援装置。
前記対応関係特定部が、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記テーブル作成部が、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
付記1に記載の画像変換支援装置。
前記テーブル作成部は、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
付記1または2に記載の画像変換支援装置。
メモリ上の入力画像を出力画像に変換するための装置であって、
前記入力画像を取得して、メモリ上に格納する、画像取得部と、
前記メモリ上の前記入力画像の各画素のアドレスの順に、前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を登録している、ルックアップテーブルを用いて、メモリ上に格納されている前記入力画像を前記出力画像に変換する、画像変換部と、
を備えていることを特徴とする画像変換装置。
前記画像変換部が、前記ルックアップテーブルの配列に沿って、前記入力画像の各画素のアドレスの順に、前記入力画像の各画素の情報を読み込んで、前記入力画像を前記出力画像に変換する、
付記4に記載の画像変換装置。
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を有することを特徴とする画像変換支援方法。
前記(b)のステップにおいて、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記(d)のステップにおいて、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
付記6に記載の画像変換支援方法。
前記(d)のステップにおいて、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
付記6または7に記載の画像変換支援方法。
コンピュータに、
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を実行させる命令を含む、プログラムを記録しているコンピュータ読み取り可能な記録媒体。
前記(b)のステップにおいて、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記(d)のステップにおいて、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
付記9に記載のコンピュータ読み取り可能な記録媒体。
前記(d)のステップにおいて、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
付記9または10に記載のコンピュータ読み取り可能な記録媒体。
11 サンプル画像取得部
12 対応関係特定部
13 アドレス特定部
14 テーブル作成部
20 メモリ
30 画像変換装置
31 画像取得部
32 画像変換部
40 メモリ
41 入力画像
42 ルックアップテーブル
43 出力画像
50 撮像装置
110 コンピュータ
111 CPU
112 メインメモリ
113 記憶装置
114 入力インターフェイス
115 表示コントローラ
116 データリーダ/ライタ
117 通信インターフェイス
118 入力機器
119 ディスプレイ装置
120 記録媒体
121 バス
コンピュータに、
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を実行させる、ことを特徴とする。
コンピュータに、
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を実行させる、プログラム。
前記(b)のステップにおいて、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記(d)のステップにおいて、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
付記9に記載のプログラム。
前記(d)のステップにおいて、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
付記9または10に記載のプログラム。
Claims (11)
- サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、サンプル画像取得部と、
前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、対応関係特定部と、
前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、アドレス特定部と、
前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、テーブル作成部と、
を備えていることを特徴とする画像変換支援装置。 - 前記対応関係特定部が、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記テーブル作成部が、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
請求項1に記載の画像変換支援装置。 - 前記テーブル作成部は、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
請求項1または2に記載の画像変換支援装置。 - メモリ上の入力画像を出力画像に変換するための装置であって、
前記入力画像を取得して、メモリ上に格納する、画像取得部と、
前記メモリ上の前記入力画像の各画素のアドレスの順に、前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を登録している、ルックアップテーブルを用いて、メモリ上に格納されている前記入力画像を前記出力画像に変換する、画像変換部と、
を備えていることを特徴とする画像変換装置。 - 前記画像変換部が、前記ルックアップテーブルの配列に沿って、前記入力画像の各画素のアドレスの順に、前記入力画像の各画素の情報を読み込んで、前記入力画像を前記出力画像に変換する、
請求項4に記載の画像変換装置。 - (a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を有することを特徴とする画像変換支援方法。 - 前記(b)のステップにおいて、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記(d)のステップにおいて、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
請求項6に記載の画像変換支援方法。 - 前記(d)のステップにおいて、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
請求項6または7に記載の画像変換支援方法。 - コンピュータに、
(a)サンプルとなる入力画像とサンプルとなる出力画像とを取得し、それぞれをメモリに格納する、ステップと、
(b)前記出力画像の画素毎に、当該画素に対応する、前記入力画像の画素を特定して、前記出力画像の各画素と前記入力画像の各画素との対応関係を特定する、ステップと、
(c)前記メモリ上の前記入力画像の各画素のアドレスと、前記メモリ上の前記出力画像の各画素のアドレスとを特定する、ステップと、
(d)前記対応関係を用いて、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求め、求めたアドレス間の関係を、前記メモリ上の前記入力画像の各画素のアドレスの順に配列して、前記入力画像を前記出力画像に変換するためのルックアップテーブルを作成する、ステップと、
を実行させる命令を含む、プログラムを記録しているコンピュータ読み取り可能な記録媒体。 - 前記(b)のステップにおいて、特定した前記対応関係を用いて、前記入力画像の画素の座標毎に、対応する前記出力画像の個数と、対応する前記出力画像の座標とを示す、一時情報テーブルを作成し、
前記(d)のステップにおいて、前記一時情報テーブルにおける、前記入力画像の画素の座標及び前記出力画像の画素の座標を前記メモリ上のアドレスに変換して、前記メモリ上の前記入力画像の各画素のアドレス毎に、当該アドレスと、前記メモリ上の前記出力画像の各画素のアドレスとの関係を求める、
請求項9に記載のコンピュータ読み取り可能な記録媒体。 - 前記(d)のステップにおいて、前記メモリの読み取り時のバースト長に合わせて、前記ルックアップテーブルを複数のブロックに分割する、
請求項9または10に記載のコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017046894 | 2017-03-13 | ||
JP2017046894 | 2017-03-13 | ||
PCT/JP2018/007880 WO2018168506A1 (ja) | 2017-03-13 | 2018-03-01 | 画像変換支援装置、画像変換装置、画像変換支援方法、及びコンピュータ読み取り可能な記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2018168506A1 true JPWO2018168506A1 (ja) | 2020-01-23 |
Family
ID=63523304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019505871A Pending JPWO2018168506A1 (ja) | 2017-03-13 | 2018-03-01 | 画像変換支援装置、画像変換装置、画像変換支援方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2018168506A1 (ja) |
WO (1) | WO2018168506A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198497A (ja) * | 1996-01-18 | 1997-07-31 | Fujitsu Ltd | 画像データの加工処理方式 |
JP4960852B2 (ja) * | 2007-12-19 | 2012-06-27 | キヤノン株式会社 | 画像処理装置及びその制御方法及びレンズ交換式一眼レフデジタルカメラ及びプログラム |
JP5593060B2 (ja) * | 2009-11-26 | 2014-09-17 | 株式会社メガチップス | 画像処理装置、および画像処理装置の動作方法 |
JP5787637B2 (ja) * | 2011-06-21 | 2015-09-30 | キヤノン株式会社 | 画像処理装置、画像処理方法 |
-
2018
- 2018-03-01 WO PCT/JP2018/007880 patent/WO2018168506A1/ja active Application Filing
- 2018-03-01 JP JP2019505871A patent/JPWO2018168506A1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2018168506A1 (ja) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6330987B2 (ja) | 画像処理装置、画像処理方法、及び記憶媒体 | |
US10984556B2 (en) | Method and apparatus for calibrating relative parameters of collector, device and storage medium | |
JP6230751B1 (ja) | 物体検出装置および物体検出方法 | |
JP2017130929A (ja) | 撮像装置により取得された文書画像の補正方法及び補正装置 | |
JP2013009050A (ja) | 画像処理装置、画像処理方法 | |
JP2015210702A (ja) | 画像処理装置及び画像処理方法 | |
JP6891954B2 (ja) | 物体検知装置、物体検知方法、及びプログラム | |
US10810743B2 (en) | Image processing device, image processing method, and computer program product | |
JP6031819B2 (ja) | 画像処理装置、画像処理方法 | |
US10254893B2 (en) | Operating apparatus, control method therefor, and storage medium storing program | |
US10848686B2 (en) | Method of providing image and electronic device for supporting the method | |
JP2023115088A5 (ja) | ||
JP2010176547A (ja) | 画像処理装置に含まれる制御装置、制御方法、及び制御処理プログラム | |
US10223031B2 (en) | Memory control apparatus and memory control method | |
JP2020031264A (ja) | 信号処理装置、撮像装置、信号処理方法 | |
KR102076635B1 (ko) | 산재된 고정 카메라를 이용한 파노라마 영상 생성 장치 및 방법 | |
JPWO2018168506A1 (ja) | 画像変換支援装置、画像変換装置、画像変換支援方法、及びプログラム | |
CN110827194A (zh) | 图像处理的方法、装置及计算机存储介质 | |
US10692171B2 (en) | Method of operating virtual address generator and method of operating system including the same | |
JP2016018490A (ja) | エッジ検出方法、エッジ検出装置及びエッジ検出プログラム | |
JP2018081424A (ja) | 画像処理装置および画像処理方法 | |
JP2021047827A (ja) | デバイス、システム、制御方法、及びプログラム | |
JP6922690B2 (ja) | 文字領域抽出プログラム、文字領域抽出装置及び文字領域抽出方法 | |
JP6624861B2 (ja) | 画像処理装置、制御方法およびプログラム | |
WO2018003090A1 (ja) | 画像処理装置、画像処理方法、および、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201020 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210118 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20211019 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220118 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220419 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220524 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220524 |