JPWO2017168879A1 - Esd保護装置 - Google Patents
Esd保護装置 Download PDFInfo
- Publication number
- JPWO2017168879A1 JPWO2017168879A1 JP2018508393A JP2018508393A JPWO2017168879A1 JP WO2017168879 A1 JPWO2017168879 A1 JP WO2017168879A1 JP 2018508393 A JP2018508393 A JP 2018508393A JP 2018508393 A JP2018508393 A JP 2018508393A JP WO2017168879 A1 JPWO2017168879 A1 JP WO2017168879A1
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- discharge electrode
- electrode
- seal layer
- conductive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
- H05F3/00—Carrying-off electrostatic charges
- H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/026—Spark gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
- H01T1/22—Means for starting arc or facilitating ignition of spark gap by the shape or the composition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
Abstract
Description
ガラス成分を含むセラミック素体と、
前記セラミック素体内に同一平面上に設けられ、互いに隙間を介して対向される第1放電電極および第2放電電極と、
前記第1放電電極と前記第2放電電極を同一平面上で接続する放電補助電極と、
前記放電補助電極と前記セラミック素体との間に、前記セラミック素体から前記放電補助電極にガラス成分が浸入することを防止するシール層と
を備え、
前記シール層は導電成分を含む。
前記シール層は、少なくとも、前記第1放電電極および前記第2放電電極に関して前記放電補助電極と反対側の領域に位置し、
前記反対側の領域に位置するシール層のみに、前記導電成分が含まれる。
前記セラミック素体の内部には、前記第1放電電極と前記第2放電電極との間の前記隙間を含むと共に前記シール層が面する空洞部が設けられ、
前記シール層は、少なくとも、前記第1放電電極および前記第2放電電極に関して前記放電補助電極と反対側の領域に位置し、
前記反対側の領域に位置するシール層は、前記導電成分を含む。
図1は、本発明の第1実施形態のESD保護装置を示す斜視図である。図2は、図1のA−A断面図である。図3は、図1のB−B断面図である。図1と図2と図3に示すように、ESD(Electro-Static Discharge:静電気放電)保護装置1は、ガラス成分を含むセラミック素体10と、セラミック素体10内に設けられた第1放電電極21、第2放電電極22、放電補助電極30およびシール層50と、セラミック素体10の外面に設けられた第1外部電極41および第2外部電極42とを有する。
図5は、本発明の第2実施形態のESD保護装置を示すXZ断面図である。図6は、ESD保護装置のXY断面図である。第2実施形態では、第1実施形態の寸法を規定している。第2実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図7Aは、導電成分の他の実施形態を示す断面図である。図7Bは、導電成分の別の実施形態を示す断面図である。
図8は、本発明の第4実施形態のESD保護装置を示すXZ断面図である。第4実施形態では、第1実施形態とは、セラミック素体の孔部の形状、および、シール層の形状が相違する。その他の構成は、第1実施形態と同じ構成であり、第1実施形態と同一の符号を付し、その説明を省略する。
次に、ESD保護装置の第1実施例について説明する。
以下、第1実施例の製造方法について説明する。
セラミック素体の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いた。各素材を所定の組成になるよう調合、混合し、800℃〜1000℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得た。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらに、バインダー、可塑剤を加え混合しスラリーを得た。このようにして得られたスラリーをドクターブレード法により成形し、厚さ10μmと厚さ50μmのセラミックグリーンシートを得た。
(2−1)放電電極ペーストの準備
平均粒径1μmのCu粉末を40wt%と、平均粒径約3μmのCu粉末を40wt%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを20wt%とを調合し、3本ロールにより混合することにより、放電電極ペーストを作製した。
放電補助電極を形成するための混合ペーストは、平均粒径約2μmのCuAl合金粉と、平均粒径約0.5μmのBa、Al、Siを中心とした組成からなるセラミックス粉を80/20vol%の割合で調合し、バインダー樹脂と溶剤を添加し3本ロールで撹拌、混合することで得た。混合ペーストはエチルセルロース等からなるバインダー樹脂と溶剤を20wt%とし、残りの80wt%をCuAl合金粉とBAS系材仮焼粉とした。
平均粒径1μmの架橋アクリル樹脂ビーズ38wt%と、ターピネオール中にエトセル樹脂を10wt%溶解した有機ビヒクル62wt%とを調合し、三本ロールにより混合することにより、空洞部ペーストを作製した。
シール層を形成するためのペーストは、無機酸化物としてAl2O3粉を、導電成分としてCu粉を75/25vol%の割合で調合し、バインダー樹脂と溶剤を添加し3本ロールで撹拌、混合することで得た。混合ペーストはエチルセルロース等からなるバインダー樹脂と溶剤を44wt%とし、残りの56wt%をAl2O3粉とCu粉とした。
平均粒径が約1μmのCu粉末を80wt%と、転移点620℃、軟化点720℃で平均粒径が約1μmのホウケイ酸アルカリ系ガラスフリットを5wt%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを15wt%とを調合し、3本ロールにより混合することにより、外部電極ペーストを作製した。
セラミックグリーンシ−ト上に、先ずシールペーストを塗布し、次に放電補助電極ペーストを重ね塗りにて塗布した。次に、放電電極ペーストを同じく重ね塗りにて塗布した。放電電極間の距離は、20μmとした。さらに、空洞部ペーストを重ね塗りにて塗布した。最後に、シール層ペーストを再度同じく重ね塗りにて塗布した。
セラミックグリーンシ−トを積層し、圧着した。ここでは、厚み0.3mmとなるように積層した。
マイクロカッタでカットして各チップに分けた。ここでは、1.0mmx0.5mmになるようにカットした。
次いで、N2雰囲気中で焼成した。仮に、電極材料が酸化しない場合は、大気雰囲気で焼成しても構わない。
焼成後、セラミック素体の端面に外部電極ペーストを塗布し、焼き付けることで、外部電極を形成した。
外部電極上に電解Ni−Snめっきを行った。
以上により、ESD保護装置を完成した。なお、基板に用いるセラミック材料は、特に上記の材料に限定されるものではなく、Al2O3、コーディエライト、ムライト、フォレステライト、CaZrO3にガラスなどを加えたLTCC材料や、Al2O3、コーディエライト、ムライト、フォレストライトなどのHTCC材料、フェライト材料、誘電体材料、樹脂材料でもよい。また、電極材料もCuだけでなく、Ag,Pd,Pt,Al,Ni,Wや、これらの組合せでもよいが、熱伝導率が高いCu,Agが望ましい。
以下、第1実施例の実験結果について説明する。第1比較例として、第1実施例と比べて、シール層に導電成分を含まないコイル部品を用いた。第2比較例として、第1実施例と比べて、シール層の導電成分を放電電極の導電成分(Cu粉)と異なる成分(Ni粉)としたコイル部品を用いた。
第1実施例と第1比較例の放電開始電圧の測定を行った。これらの効果は、任意のESD印加時の動作率から判定した。N=100個のサンプルに対し、IEC規格(IEC61000−4−2)に従い接触放電にてESDを印加し、各印加電圧での素子の動作性能を確認した。表1に、2〜5kVのESD電圧を印加したときの動作性能を示す。
[表1]
第1実施例と第1比較例のIR劣化耐性の測定を行った。N=50個のサンプルに対し、IEC規格(IEC61000−4−2)に従い接触放電にて任意のESDを100回連続印加した。IR値が10kΩ以下まで低下したサンプルを故障と判断し、良品率を比較した。表2に、8,10,12kVのESD電圧を印加したときのIR劣化耐性(良品率)を示す。
[表2]
第1実施例と第1比較例のセラミック素体の欠陥を観察した。N=10000個のサンプルに対し、焼成後のサンプル表面を実体顕微鏡で観察を行い、セラミック素体の6面の亀裂の有無を観察した。1つの面いずれかに亀裂があれば不良品として、個数を数えた。表3に、亀裂評価の結果を示す。
[表3]
第1実施例と第2比較例のセラミック素体の欠陥を観察した。N=10000個のサンプルに対し、焼成後のサンプル表面を実体顕微鏡で観察を行い、セラミック素体の6面の亀裂の有無を観察した。1つの面いずれかに亀裂があれば不良品として、個数を数えた。表4に、亀裂評価の結果を示す。
[表4]
次に、ESD保護装置の第2実施例について説明する。
以下、第2実施例の製造方法について説明する。第2実施例は、第1実施例と比べて(2−4)のみが相違する。(2−4)のみを説明する。
シール層を形成するためのペーストは、無機酸化物としてAl2O3粉を、導電成分としてCu粉を90/10vol%、70/30vol%、50/50vol%の割合で各々調合し、バインダー樹脂と溶剤を添加し3本ロールで撹拌、混合することで得た。混合ペーストはエチルセルロース等からなるバインダー樹脂と溶剤を44wt%とし、残りの56wt%をAl2O3粉とCu粉とした。
以下、第2実施例の実験結果について説明する。
第2実施例の放電開始電圧の測定を行った。これらの効果は、任意のESD印加時の動作率から判定した。N=100個のサンプルに対し、IEC規格(IEC61000−4−2)に従い接触放電にてESDを印加し、各印加電圧での素子の動作性能を確認した。表5に、Cu粉を10vol%、15vol%、30vol%、50vol%添加し、2〜5kVのESD電圧を印加したときの動作性能を示す。
[表5]
第2実施例と第1比較例のIR劣化耐性の測定を行った。N=50個のサンプルに対し、IEC規格(IEC61000−4−2)に従い接触放電にて任意のESDを100回連続印加した。IR値が10kΩ以下まで低下したサンプルを故障と判断し、良品率を比較した。表6に、Cu粉を10vol%、30vol%、45vol%、50vol%添加し、8、10、12kVのESD電圧を印加したときのIR劣化耐性(良品率)を示す。
[表6]
10 セラミック素体
21 第1放電電極
22 第2放電電極
30 放電補助電極
41 第1外部電極
42 第2外部電極
50 シール層
51,51A,51B 導電成分
510A 絶縁粒子
511A 導電層
510B 導電粒子
511B 突起部
100 空洞部
G 第1放電電極と第2放電電極との間の隙間
Claims (14)
- ガラス成分を含むセラミック素体と、
前記セラミック素体内に同一平面上に設けられ、互いに隙間を介して対向される第1放電電極および第2放電電極と、
前記第1放電電極と前記第2放電電極を同一平面上で接続する放電補助電極と、
前記放電補助電極と前記セラミック素体との間に、前記セラミック素体から前記放電補助電極にガラス成分が浸入することを防止するシール層と
を備え、
前記シール層は導電成分を含む、ESD保護装置。 - 前記セラミック素体の内部には、前記第1放電電極と前記第2放電電極との間の前記隙間を含むと共に前記シール層が面する空洞部が設けられている、請求項1に記載のESD保護装置。
- 前記シール層に含まれる前記導電成分の量は、前記放電補助電極に含まれる導電成分の量よりも少ない、請求項1または2に記載のESD保護装置。
- 前記シール層に含まれる前記導電成分の量は、15vol%以上45vol%以下である、請求項1から3の何れか一つに記載のESD保護装置。
- 前記シール層は、少なくとも、前記第1放電電極および前記第2放電電極に関して前記放電補助電極と反対側の領域に位置し、
前記反対側の領域に位置するシール層のみに、前記導電成分が含まれる、請求項1から4の何れか一つに記載のESD保護装置。 - 前記シール層に含まれる前記導電成分は、前記第1放電電極および前記第2放電電極に含まれる導電成分と同じ材料である、請求項1から5の何れか一つに記載のESD保護装置。
- 前記シール層に含まれる前記導電成分の少なくとも一部は、前記空洞部に露出している、請求項2に記載のESD保護装置。
- 前記セラミック素体の内部には、前記第1放電電極と前記第2放電電極との間の前記隙間を含むと共に前記シール層が面する空洞部が設けられ、
前記シール層は、少なくとも、前記第1放電電極および前記第2放電電極に関して前記放電補助電極と反対側の領域に位置し、
前記反対側の領域に位置するシール層は、前記導電成分を含む、請求項1に記載のESD保護装置。 - 前記第1放電電極と前記第2放電電極とが互いに対向するX方向と、前記第1放電電極および前記第2放電電極と前記放電補助電極とが互いに対向するZ方向とを含むXZ断面において、前記空洞部のZ方向の最大距離aは、前記第1放電電極と前記第2放電電極の間の隙間のX方向の最小距離dよりも短い、請求項8に記載のESD保護装置。
- 前記第1放電電極と前記第2放電電極とが互いに対向するX方向と、前記第1放電電極および前記第2放電電極と前記放電補助電極とが互いに対向するZ方向とを含むXZ断面において、前記空洞部のX方向の最大距離bは、前記第1放電電極と前記第2放電電極の間の隙間のX方向の最小距離dよりも長い、請求項8または9に記載のESD保護装置。
- 前記同一平面に直交する方向からみて、前記シール層の外形線で囲まれた領域の面積は、前記放電補助電極の外形線で囲まれた領域の面積よりも大きい、請求項1から10の何れか一つに記載のESD保護装置。
- 前記同一平面に直交する方向からみて、前記放電補助電極の外形線で囲まれた領域は、前記シール層の外形線で囲まれた領域内に含まれる、請求項11に記載のESD保護装置。
- 前記導電成分は、絶縁粒子と前記絶縁粒子を覆う導電層とを有する、請求項1から12の何れか一つに記載のESD保護装置。
- 前記導電成分は、導電粒子を有し、前記導電粒子の表面に、突起部が設けられている、請求項1から12の何れか一つに記載のESD保護装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016074222 | 2016-04-01 | ||
JP2016074222 | 2016-04-01 | ||
PCT/JP2016/088049 WO2017168879A1 (ja) | 2016-04-01 | 2016-12-21 | Esd保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017168879A1 true JPWO2017168879A1 (ja) | 2018-08-09 |
JP6390816B2 JP6390816B2 (ja) | 2018-09-19 |
Family
ID=59963927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018508393A Active JP6390816B2 (ja) | 2016-04-01 | 2016-12-21 | Esd保護装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10278272B2 (ja) |
JP (1) | JP6390816B2 (ja) |
CN (1) | CN108701969B (ja) |
WO (1) | WO2017168879A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7425976B2 (ja) * | 2021-06-29 | 2024-02-01 | Tdk株式会社 | 過渡電圧保護デバイス |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373759A (ja) * | 2001-06-13 | 2002-12-26 | Okaya Electric Ind Co Ltd | チップ型サージ吸収素子 |
JP2010108705A (ja) * | 2008-10-29 | 2010-05-13 | Mitsubishi Materials Corp | サージアブソーバ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3265848B2 (ja) | 1994-09-09 | 2002-03-18 | 三菱マテリアル株式会社 | マイクロギャップ式サージアブソーバ |
DE19736754B4 (de) | 1997-08-23 | 2004-09-30 | Micronas Semiconductor Holding Ag | Integriertes Gasentladungsbauelement zum Überspannungsschutz |
KR101283521B1 (ko) * | 2008-11-26 | 2013-07-15 | 가부시키가이샤 무라타 세이사쿠쇼 | Esd 보호 디바이스 및 그 제조방법 |
JP2010231910A (ja) | 2009-03-26 | 2010-10-14 | Panasonic Corp | 過電圧保護部品 |
WO2011040435A1 (ja) | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
CN102893467B (zh) * | 2010-05-20 | 2015-07-22 | 株式会社村田制作所 | Esd保护器件 |
KR101403163B1 (ko) | 2010-09-30 | 2014-06-03 | 티디케이가부시기가이샤 | 정전기 대책 소자 |
-
2016
- 2016-12-21 WO PCT/JP2016/088049 patent/WO2017168879A1/ja active Application Filing
- 2016-12-21 JP JP2018508393A patent/JP6390816B2/ja active Active
- 2016-12-21 CN CN201680081785.7A patent/CN108701969B/zh active Active
-
2018
- 2018-07-31 US US16/049,880 patent/US10278272B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373759A (ja) * | 2001-06-13 | 2002-12-26 | Okaya Electric Ind Co Ltd | チップ型サージ吸収素子 |
JP2010108705A (ja) * | 2008-10-29 | 2010-05-13 | Mitsubishi Materials Corp | サージアブソーバ |
Also Published As
Publication number | Publication date |
---|---|
WO2017168879A1 (ja) | 2017-10-05 |
US10278272B2 (en) | 2019-04-30 |
CN108701969B (zh) | 2020-04-24 |
CN108701969A (zh) | 2018-10-23 |
JP6390816B2 (ja) | 2018-09-19 |
US20180338372A1 (en) | 2018-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459295B2 (ja) | Esd保護デバイスおよびその製造方法 | |
US10381806B2 (en) | ESD protection device and manufacturing method for same | |
JP6390816B2 (ja) | Esd保護装置 | |
JP6107945B2 (ja) | Esd保護装置 | |
CN104521079B (zh) | Esd保护装置 | |
JP6399226B2 (ja) | Esd保護デバイス | |
JP6075447B2 (ja) | Esd保護装置 | |
JP6428938B2 (ja) | Esd保護装置 | |
JP5605413B2 (ja) | Esd保護デバイスとその製造方法 | |
JP2017010850A (ja) | Esd保護装置 | |
US10403584B2 (en) | ESD protection device and method for producing the same | |
JP2018185918A (ja) | Esd保護デバイスおよびesd保護デバイスの製造方法 | |
JP6451849B2 (ja) | Esd保護装置 | |
JP6048055B2 (ja) | Esd保護デバイスとその製造方法 | |
WO2014168141A1 (ja) | Esd保護装置 | |
WO2012050073A1 (ja) | Esd保護デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180511 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180511 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6390816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |