JPWO2017029766A1 - 情報処理回路 - Google Patents
情報処理回路 Download PDFInfo
- Publication number
- JPWO2017029766A1 JPWO2017029766A1 JP2017535224A JP2017535224A JPWO2017029766A1 JP WO2017029766 A1 JPWO2017029766 A1 JP WO2017029766A1 JP 2017535224 A JP2017535224 A JP 2017535224A JP 2017535224 A JP2017535224 A JP 2017535224A JP WO2017029766 A1 JPWO2017029766 A1 JP WO2017029766A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simultaneous linear
- information processing
- input signal
- linear equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 122
- 238000012795 verification Methods 0.000 claims abstract description 159
- 238000000034 method Methods 0.000 claims description 78
- 238000007781 pre-processing Methods 0.000 claims description 31
- 238000012805 post-processing Methods 0.000 claims description 26
- 238000000354 decomposition reaction Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000004364 calculation method Methods 0.000 description 180
- 239000013598 vector Substances 0.000 description 104
- 239000011159 matrix material Substances 0.000 description 72
- 238000012545 processing Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 31
- 230000007704 transition Effects 0.000 description 27
- 230000008569 process Effects 0.000 description 23
- 238000003860 storage Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 238000006467 substitution reaction Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229940050561 matrix product Drugs 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
- G06F17/12—Simultaneous equations, e.g. systems of linear equations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Operations Research (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Quality & Reliability (AREA)
- Complex Calculations (AREA)
- Retry When Errors Occur (AREA)
Abstract
Description
<全体構成>
式(1):Ax=b
<詳細構成>
式(5):Sm0>Sv0
式(6):Sm1>Sv1
式(7):Sm2>Sv2
式(8):2×Sm>Sm+Sv
<状態遷移>
<フローチャート>
<実施の形態1の効果>
(実施の形態2)
<詳細構成>
<フローチャート>
式(9):AMy=b
式(10):My=x
<実施の形態2の効果>
(実施の形態3)
<詳細構成>
<フローチャート>
<実施の形態3の効果>
(実施の形態4)
<詳細構成>
<フローチャート>
<実施の形態4の効果>
(実施の形態5)
式(11):y=f(x)
<全体構成>
<詳細構成>
<フローチャート>
<実施の形態5の効果>
(実施の形態6)
<実施の形態6の効果>
(実施の形態7)
<実施の形態7の効果>
230…非線形方程式演算回路、231…非線形方程式検算回路。
Claims (14)
- 入力信号を受け取る演算回路と、前記入力信号を受け取る検算回路と、を有し、
前記演算回路は、前記入力信号に基づき演算した数値解を前記検算回路へ出力し、
前記検算回路は、前記演算回路から受け取った前記数値解を復元後入力信号へ復元し、復元した前記復元後入力信号と受け取った前記入力信号とに基づきエラーの有無を判定し、エラーの有無の判定結果を出力する、
情報処理回路。 - 請求項1に記載の情報処理回路において、
前記演算回路は、連立一次方程式を解くことで前記数値解を演算し、
前記検算回路は、復元した前記復元後入力信号と受け取った前記入力信号とに基づき前記連立一次方程式の検算を行う、
情報処理回路。 - 請求項2に記載の情報処理回路において、
前記演算回路は、反復法を用いて前記連立一次方程式を解く、
情報処理回路。 - 請求項3に記載の情報処理回路において、
前記演算回路は、GMRES法を用いて前記連立一次方程式を解く、
情報処理回路。 - 請求項3に記載の情報処理回路において、
前記演算回路は、CG法を用いて前記連立一次方程式を解く、
情報処理回路。 - 請求項3に記載の情報処理回路において、
前記演算回路は、SOR法を用いて前記連立一次方程式を解く、
情報処理回路。 - 請求項2に記載の情報処理回路において、
前記演算回路は、直接法を用いて前記連立一次方程式を解く、
情報処理回路。 - 請求項2に記載の情報処理回路において、
前記演算回路は、LU分解を用いて前記連立一次方程式を解く、
情報処理回路。 - 請求項1に記載の情報処理回路において、
前記演算回路は、非線形方程式を解くことで前記数値解を演算し、
前記検算回路は、復元した前記復元後入力信号と受け取った前記入力信号とに基づき前記非線形方程式の検算を行う、
情報処理回路。 - 請求項9に記載の情報処理回路において、
前記演算回路は、ニュートン法を用いて前記非線形方程式を解く、
情報処理回路。 - 請求項1に記載の情報処理回路において、
前記演算回路と接続される後処理回路をさらに有し、
前記演算回路は、前記数値解を前記後処理回路へ出力し、
前記後処理回路は、前記検算回路と異なる演算を行い、演算結果を出力する、
情報処理回路。 - 請求項1に記載の情報処理回路において、
前記演算回路と接続される後処理回路をさらに有し、
前記演算回路は、前記数値解を前記後処理回路へ出力し、
前記後処理回路は、出力された前記数値解が前記検算回路で処理可能なデータでない場合に、前記数値解に基づき前記検算回路で処理可能なデータを生成し、生成した前記データを前記検算回路へ出力する、
情報処理回路。 - 入力信号を受け取る演算回路と、前記入力信号を受け取る前処理回路と、前記前処理回路および前記演算回路と接続される検算回路と、を有し、
前記演算回路は、前記入力信号に基づき演算した数値解を前記検算回路へ出力し、
前記前処理回路は、受け取った入力信号に対する前処理を行うことで、前処理後入力信号を生成し、生成した前処理後入力信号を前記検算回路へ出力し、
前記検算回路は、前記演算回路から受け取った前記数値解を復元後入力信号へ復元し、復元した前記復元後入力信号と、受け取った前記前処理後入力信号とに基づきエラーの有無を判定し、エラーの有無の判定結果を出力する、
情報処理回路。 - 入力信号を受け取る前処理回路と、前記入力信号を受け取る検算回路と、を有し、
前記前処理回路は、前記入力信号に対する前処理を行い、前処理を行った後の前処理後入力信号を演算回路へ出力し、
前記演算回路は、前記前処理後入力信号に基づき演算した数値解を前記検算回路へ出力し、
前記検算回路は、前記演算回路から受け取った前記数値解を復元後入力信号へ復元し、復元した前記復元後入力信号と、受け取った前記入力信号とに基づきエラーの有無を判定し、エラーの有無の判定結果を出力する、
情報処理回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/073429 WO2017029766A1 (ja) | 2015-08-20 | 2015-08-20 | 情報処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017029766A1 true JPWO2017029766A1 (ja) | 2018-04-05 |
JP6550465B2 JP6550465B2 (ja) | 2019-07-24 |
Family
ID=58051487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017535224A Expired - Fee Related JP6550465B2 (ja) | 2015-08-20 | 2015-08-20 | 情報処理回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6550465B2 (ja) |
WO (1) | WO2017029766A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6981223B2 (ja) * | 2017-12-15 | 2021-12-15 | 富士通株式会社 | 疎行列ベクトル積演算装置及び疎行列ベクトル積演算方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520348A (ja) * | 1991-07-12 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 並列演算装置 |
JPH0981610A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | シミュレーション方法及びその装置 |
JP2003167755A (ja) * | 2001-11-30 | 2003-06-13 | Nippon Signal Co Ltd:The | 信号処理系の故障診断方法および装置 |
JP2007279836A (ja) * | 2006-04-03 | 2007-10-25 | Univ Of Tsukuba | 数値計算アルゴリズム性能表示装置および数値計算アルゴリズム性能表示方法 |
JP2009266230A (ja) * | 2008-04-25 | 2009-11-12 | Intel Corp | パラレル処理を利用した連立一次方程式を解くための装置、システム及び方法 |
JP2012521591A (ja) * | 2009-03-24 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連立1次方程式を処理するための装置およびコンピュータ・プログラム |
-
2015
- 2015-08-20 WO PCT/JP2015/073429 patent/WO2017029766A1/ja active Application Filing
- 2015-08-20 JP JP2017535224A patent/JP6550465B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520348A (ja) * | 1991-07-12 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 並列演算装置 |
JPH0981610A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | シミュレーション方法及びその装置 |
JP2003167755A (ja) * | 2001-11-30 | 2003-06-13 | Nippon Signal Co Ltd:The | 信号処理系の故障診断方法および装置 |
JP2007279836A (ja) * | 2006-04-03 | 2007-10-25 | Univ Of Tsukuba | 数値計算アルゴリズム性能表示装置および数値計算アルゴリズム性能表示方法 |
JP2009266230A (ja) * | 2008-04-25 | 2009-11-12 | Intel Corp | パラレル処理を利用した連立一次方程式を解くための装置、システム及び方法 |
JP2012521591A (ja) * | 2009-03-24 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連立1次方程式を処理するための装置およびコンピュータ・プログラム |
Non-Patent Citations (2)
Title |
---|
平山弘: "C++言語用double−double型4倍精度演算ライブラリの開発とその応用", 情報処理学会 研究報告 ハイパフォーマンスコンピューティング(HPC) 2014−HPC−143 [, JPN6018023664, 24 February 2014 (2014-02-24), JP, pages 1 - 7, ISSN: 0003965920 * |
櫻井隆雄ほか: "数値計算ポリシーインターフェース付行列計算ライブラリの開発と評価", 情報処理学会 シンポジウム ハイパフォーマンスコンピューティングと計算科学シンポジウム(HPCS), JPN6018023662, 11 January 2011 (2011-01-11), JP, pages 109 - 117, ISSN: 0003965921 * |
Also Published As
Publication number | Publication date |
---|---|
JP6550465B2 (ja) | 2019-07-24 |
WO2017029766A1 (ja) | 2017-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | Stochastic computational models for accurate reliability evaluation of logic circuits | |
Elliott et al. | Quantifying the impact of single bit flips on floating point arithmetic | |
Drozd et al. | Checkability of the digital components in safety-critical systems: problems and solutions | |
US8918747B2 (en) | Formal verification of a logic design | |
Stoyanov et al. | Numerical analysis of fixed point algorithms in the presence of hardware faults | |
An et al. | State estimation under sparse sensor attacks: A constrained set partitioning approach | |
Schöll et al. | Efficient algorithm-based fault tolerance for sparse matrix operations | |
Castro-Gonzalez et al. | Accurate solution of structured least squares problems via rank-revealing decompositions | |
Thomas et al. | Sirius: Neural network based probabilistic assertions for detecting silent data corruption in parallel programs | |
Shumsky | Redundancy relations for fault diagnosis in nonlinear uncertain systems | |
Kashirin et al. | Mosaic-skeleton method as applied to the numerical solution of three-dimensional Dirichlet problems for the Helmholtz equation in integral form | |
WO2017029766A1 (ja) | 情報処理回路 | |
Agullo et al. | Interpolation-restart strategies for resilient eigensolvers | |
Efanov et al. | Ways to set up a concurrent error detection system for logical circuits without memory | |
Sargsyan et al. | Fault resilient domain decomposition preconditioner for PDEs | |
Aponte-Moreno et al. | Ftxac: Leveraging the approximate computing paradigm in the design of fault-tolerant embedded systems to reduce overheads | |
Хаханова | Developing method of vector synthesis deductive logic for computer systems fault analysis | |
Siládi et al. | Adapted parallel Quine-McCluskey algorithm using GPGPU | |
Devadze et al. | Extraction of a computer-certified ODE solver | |
Loh et al. | Fault tolerance through invariant checking for iterative solvers | |
Agullo et al. | Hard faults and soft-errors: possible numerical remedies in linear algebra solvers | |
Salkuyeh et al. | Numerical accuracy of a certain class of iterative methods for solving linear system | |
Krstić et al. | Improved circuitry for soft error correction in combinational logic in pipelined designs | |
Anwer et al. | Analytic reliability evaluation for fault-tolerant circuit structures on FPGAs | |
Salloum et al. | In-situ mitigation of silent data corruption in PDE solvers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6550465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |