JP2012521591A - 連立1次方程式を処理するための装置およびコンピュータ・プログラム - Google Patents
連立1次方程式を処理するための装置およびコンピュータ・プログラム Download PDFInfo
- Publication number
- JP2012521591A JP2012521591A JP2012501429A JP2012501429A JP2012521591A JP 2012521591 A JP2012521591 A JP 2012521591A JP 2012501429 A JP2012501429 A JP 2012501429A JP 2012501429 A JP2012501429 A JP 2012501429A JP 2012521591 A JP2012521591 A JP 2012521591A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data elements
- precision
- matrix
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
- G06F17/12—Simultaneous equations, e.g. systems of linear equations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Abstract
【解決手段】 装置(1)は、行列Aおよびベクトルbのデータ要素を定義する入力データを格納するための、メモリ(3)と、制御論理(2)とを備える。第1の処理ステップ(a)で、制御論理(2)は、Alxl=blを満たすnx1のベクトルxlに対応するnの低精度データ要素を入力データから生成するための第1の反復プロセスを実施する。この式で、Alは、低精度の行列Aのnxnデータ要素に対応するnxn行列であり、blは、低精度のベクトルbのnx1データ要素に対応するnx1ベクトルである。制御論理(2)は第1の収束条件発生時に第1の反復プロセスを終了する。ステップ(b)で、制御論理は、現行の解ベクトルxを取得するために、ベクトルxlのデータ要素を高精度データ要素に変換する。ステップ(c)で、制御論理(2)は、ベクトルbとベクトル積Axとの間の差に依存して、nx1の修正ベクトルに対応するnの低精度データ要素を生成するための第2の反復プロセスを実施する。制御論理(2)は第2の収束条件発生時に第2の反復プロセスを終了する。ステップ(d)で、制御論理(2)は、修正ベクトルのnの低精度データ要素から、nx1の更新ベクトルuのそれぞれの高精度データ要素を生成し、その後ステップ(e)で、x=x+uとなるように、現行の解ベクトルxのデータ要素を更新する。制御論理(2)は、第3の収束条件が発生するまでステップ(c)から(e)を実行する。
【選択図】 図2
Description
次にプロセッサは、以下のように、収束まで反復プロセスを実施する。
1)1次方程式L(LTz)=rlにおけるnx1ベクトルzに対応する、nの低精度データ要素を生成し、この式でrlは、低精度に変換された現行の誤りベクトルrに対応し、
2)高精度ベクトルzhを取得するためにベクトルzのデータ要素を高精度要素に変換し、
3)x=x+zhとなるように、現行の高精度解ベクトルxのデータ要素を更新し、
4)r=b−Axとなるように、現行の高精度誤りベクトルrのデータ要素を更新し、
5)収束が検出される(通常はrが十分小さいか、まったく進行しなくなる時点)まで、ステップ1から4を反復する。
(a)Alxl=blを満たすnx1のベクトルxlに対応するnの低精度データ要素を当該入力データから生成するための第1の反復プロセスを実施し、この式で、Alは、低精度の行列Aのnxnデータ要素に対応するnxn行列であり、blは、低精度のベクトルbのnx1データ要素に対応するnx1ベクトルであって、制御論理は第1の収束条件発生時に第1の反復プロセスを終了すること、
(b)現行の解ベクトルxを取得するために、ベクトルxlのデータ要素を高精度データ要素に変換すること、
(c)ベクトルbとベクトル積Axとの間の差に依存して、nx1の修正ベクトルに対応するnの低精度データ要素を生成するための第2の反復プロセスを実施し、制御論理は第2の収束条件発生時に第2の反復プロセスを終了すること、
(d)当該修正ベクトルのnの低精度データ要素から、nx1の更新ベクトルuのそれぞれの高精度データ要素を生成すること、
(e)x=x+uとなるように、当該現行の解ベクトルxのデータ要素を更新すること、および
(f)第3の収束条件発生までステップ(c)から(e)を実行すること、
を実行するように適合された、制御論理とを備える。
ステップ(b)で現行の解ベクトルxを生成した後、ベクトルbとベクトル積Axとの差異を示す現行のnx1の誤りベクトルrに対応するnのデータ要素を生成すること、
当該修正ベクトルと行列Alのベクトル積が誤りベクトルrに依存するように、ステップ(c)を実行すること、および
ステップ(d)で、修正ベクトルのデータ要素を高精度データ要素に変換することによって、更新ベクトルuのデータ要素を生成すること、
を実行するように適合される。
(a)Alxl=blを満たすnx1のベクトルxlに対応するnの低精度データ要素を当該入力データから生成するための第1の反復プロセスを実施し、この式で、Alは、低精度の行列Aのnxnデータ要素に対応するnxn行列であり、blは、低精度のベクトルbのnx1データ要素に対応するnx1ベクトルであって、第1の収束条件発生時に第1の反復プロセスを終了すること、
(b)現行の解ベクトルxを取得するために、ベクトルxlのデータ要素を高精度データ要素に変換すること、
(c)ベクトルbとベクトル積Axとの間の差に依存して、nx1の修正ベクトルに対応するnの低精度データ要素を生成するための第2の反復プロセスを実施し、第2の収束条件発生時に第2の反復プロセスを終了すること、
(d)当該修正ベクトルのnの低精度データ要素から、nx1の更新ベクトルuのそれぞれの高精度データ要素を生成すること、
(e)x=x+uとなるように、当該現行の解ベクトルxのデータ要素を更新すること、および
(f)第3の収束条件発生までステップ(c)から(e)を実行すること、
をコンピュータに実行させるための、プログラム・コード手段を備える。
Claims (15)
- Ax=bを満たすnx1のベクトルxに対応するnの高精度データ要素を生成するための装置(1)であって、この式で、Aは、nxnの事前に定義された高精度データ要素に対応する正定値対称nxn行列であり、bは、nの事前に定義された高精度データ要素に対応するnx1ベクトルであって、行列Aおよびベクトルbの前記データ要素を定義する入力データを格納するための、メモリ(3)と、
(a)Alxl=blを満たすnx1のベクトルxlに対応するnの低精度データ要素を前記入力データから生成するための第1の反復プロセスを実施し、この式で、Alは、低精度の行列Aのnxnデータ要素に対応するnxn行列であり、blは、低精度のベクトルbのnx1データ要素に対応するnx1ベクトルであって、制御論理(2)は第1の収束条件発生時に第1の反復プロセスを終了すること、
(b)現行の解ベクトルxを取得するために、ベクトルxlの前記データ要素を高精度データ要素に変換すること、
(c)前記ベクトルbと前記ベクトル積Axとの間の差に依存して、nx1の修正ベクトルに対応するnの低精度データ要素を生成するための第2の反復プロセスを実施し、前記制御論理は第2の収束条件発生時に第2の反復プロセスを終了すること、
(d)前記修正ベクトルのnの低精度データ要素から、nx1の更新ベクトルuのそれぞれの高精度データ要素を生成すること、
(e)x=x+uとなるように、前記現行の解ベクトルxの前記データ要素を更新すること、および
(f)第3の収束条件発生までステップ(c)から(e)を実行すること、
を実行するように適合された、制御論理とを備える、装置。 - 前記制御論理(2)が、
ステップ(b)で前記現行の解ベクトルxを生成した後、前記ベクトルbと前記ベクトル積Axとの差異を示す現行のnx1の誤りベクトルrに対応するnのデータ要素を生成すること、
前記修正ベクトルと行列Alのベクトル積が誤りベクトルrに依存するように、ステップ(c)を実行すること、および
ステップ(d)で、修正ベクトルのデータ要素を高精度データ要素に変換することによって、更新ベクトルuのデータ要素を生成すること、
を実行するように適合された、請求項1に記載の装置(1)。 - 前記制御論理(2)が、
r=b−Axとなるように高精度で前記誤りベクトルrの前記データ要素を生成すること、
低精度誤りベクトルrlを取得するために、前記誤りベクトルrの前記データ要素をそれぞれの低精度データ要素に変換すること、
前記修正ベクトルと前記行列のAlの前記ベクトル積が低精度の誤りベクトルrlに等しいように、ステップ(c)を実行すること、および
ステップ(e)で、前記現行の解ベクトルxの前記データ要素を更新した後、r=b−Axとなるように、前記現行の誤りベクトルrの前記データ要素を更新すること、
を実行するように適合され、
前記第3の収束条件が前記現行の誤りベクトルrに依存する、
請求項2に記載の装置(1)。 - 前記第1の収束条件が、
前記第1の反復プロセスの所定のパス数が完了すること、
前記ベクトルxlの解が所定の許容範囲に到達すること、および
前記第1の反復プロセスの連続するパスにおいて、前記ベクトルxlの解に変化が検出されないこと、
のうちの少なくとも1つ、またはそのうちの第1の発生に依存する、前記請求項のいずれか一項に記載の装置(1)。 - 前記第2の収束条件が、
前記第2の反復プロセスの所定のパス数が完了すること、
前記修正ベクトルの解が所定の許容範囲に到達すること、および
前記第1の反復プロセスの連続するパスにおいて、前記修正ベクトルの解に変化が検出されないこと、
のうちの少なくとも1つ、またはそのうちの第1の発生に依存する、前記請求項のいずれか一項に記載の装置(1)。 - 前記第3の収束条件が、
ステップ(c)から(e)の所定のパス数が完了すること、
前記現行の解ベクトルxに依存するベクトルの解が所定の許容範囲に到達すること、および
ステップ(c)から(e)の連続するパスにおいて、前記現行の解ベクトルxに依存する前記ベクトルの解に変化が検出されないこと、
のうちの少なくとも1つ、またはそのうちの第1の発生に依存する、前記請求項のいずれか一項に記載の装置(1)。 - 前記現行の解ベクトルxに依存する前記ベクトルが前記現行の誤りベクトルrを含む、請求項6および3に記載の装置(1)。
- 行列Aの前記データ要素を定義する前記入力データは、任意のnx1ベクトルの上での各行列A要素a(i,j)の適用を定義する関数Fを備え、ここで1 i nおよび1 j nは、それぞれ行列A要素の行および列インデックスであり、前記制御論理(2)は、ステップ(a)から(e)の実行において前記関数Fを使用するように適合された、前記請求項のいずれか一項に記載の装置(1)。
- 前記第1の反復プロセスが共役勾配方法を含む、前記請求項のいずれか一項に記載の装置(1)。
- 前記第2の反復プロセスが共役勾配方法を含む、前記請求項のいずれか一項に記載の装置(1)。
- 前記制御論理(2)が、ステップ(a)から(e)を実施するために並列に集合的に動作するように配置構成された複数のプロセッサを備える、前記請求項のいずれか一項に記載の装置(1)。
- Ax=bを満たすnx1のベクトルxに対応するnの高精度データ要素を、コンピュータに生成させるためのコンピュータ・プログラムであって、この式で、Aは、nxnの事前に定義された高精度データ要素に対応する正定値対称nxn行列であり、bは、nの事前に定義された高精度データ要素に対応するnx1ベクトルであって、前記コンピュータのメモリ(2)内に格納され行列Aおよびベクトルbの前記データ要素を定義する入力データに、前記コンピュータをアクセスさせ、
(a)Alxl=blを満たすnx1のベクトルxlに対応するnの低精度データ要素を前記入力データから生成するための第1の反復プロセスを実施し、この式で、Alは、低精度の行列Aのnxnデータ要素に対応するnxn行列であり、blは、低精度のベクトルbのnx1データ要素に対応するnx1ベクトルであって、第1の収束条件発生時に前記第1の反復プロセスを終了すること、
(b)現行の解ベクトルxを取得するために、ベクトルxlの前記データ要素を高精度データ要素に変換すること、
(c)前記ベクトルbと前記ベクトル積Axとの間の差に依存して、nx1の修正ベクトルに対応するnの低精度データ要素を生成するための第2の反復プロセスを実施し、第2の収束条件発生時に前記第2の反復プロセスを終了すること、
(d)前記修正ベクトルの前記nの低精度データ要素から、nx1の更新ベクトルuのそれぞれの高精度データ要素を生成すること、
(e)x=x+uとなるように、前記現行の解ベクトルxの前記データ要素を更新すること、および
(f)第3の収束条件発生までステップ(c)から(e)を実行すること、
をコンピュータに実行させるための、プログラム・コード手段を備える、コンピュータ・プログラム。 - ステップ(b)で前記現行の解ベクトルxを生成した後、前記ベクトルbと前記ベクトル積Axとの差異を示す現行のnx1の誤りベクトルrに対応するnのデータ要素を生成すること、
前記修正ベクトルと行列Alのベクトル積が誤りベクトルrに依存するように、ステップ(c)を実行すること、および
ステップ(d)で、修正ベクトルのデータ要素を高精度データ要素に変換することによって、更新ベクトルuのデータ要素を生成すること、
を、前記コンピュータに実行させるためのプログラム・コード手段を含む、請求項12に記載のコンピュータ・プログラム。 - r=b−Axとなるように高精度で前記誤りベクトルrの前記データ要素を生成すること、
低精度誤りベクトルrlを取得するために、前記誤りベクトルrの前記データ要素をそれぞれの低精度データ要素に変換すること、
前記修正ベクトルと前記行列のAlの前記ベクトル積が低精度の誤りベクトルrlに等しいように、ステップ(c)を実行すること、および
ステップ(e)で、前記現行の解ベクトルxの前記データ要素を更新した後、r=b−Axとなるように、前記現行の誤りベクトルrの前記データ要素を更新すること、
を、前記コンピュータに実行させるためのプログラム・コード手段を含み、
前記第3の収束条件が前記現行の誤りベクトルrに依存する、
請求項13に記載のコンピュータ・プログラム。 - 前記第1の収束条件が、前記第1の反復プロセスの所定のパス数が完了すること、前記ベクトルxlの解が所定の許容範囲に到達すること、および、前記第1の反復プロセスの連続するパスにおいて、前記ベクトルxlの解に変化が検出されないこと、のうちの少なくとも1つ、またはそのうちの第1の発生に依存し、
前記第2の収束条件が、前記第2の反復プロセスの所定のパス数が完了すること、前記修正ベクトルの解が所定の許容範囲に到達すること、および、前記第1の反復プロセスの連続するパスにおいて、前記修正ベクトルの解に変化が検出されないこと、のうちの少なくとも1つ、またはそのうちの第1の発生に依存し、
前記第3の収束条件が、ステップ(c)から(e)の所定のパス数が完了すること、前記現行の解ベクトルxに依存するベクトルの解が所定の許容範囲に到達すること、および、ステップ(c)から(e)の連続するパスにおいて、前記現行の解ベクトルxに依存する前記ベクトルの解に変化が検出されないこと、のうちの少なくとも1つ、またはそのうちの第1の発生に依存する、
請求項12から14のいずれか一項に記載のコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09156017.7 | 2009-03-24 | ||
EP09156017 | 2009-03-24 | ||
PCT/IB2010/050912 WO2010109359A2 (en) | 2009-03-24 | 2010-03-03 | Processing of linear systems of equations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012521591A true JP2012521591A (ja) | 2012-09-13 |
JP2012521591A5 JP2012521591A5 (ja) | 2014-04-17 |
JP5570038B2 JP5570038B2 (ja) | 2014-08-13 |
Family
ID=42781607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012501429A Expired - Fee Related JP5570038B2 (ja) | 2009-03-24 | 2010-03-03 | 連立1次方程式を処理するための装置およびコンピュータ・プログラム |
Country Status (4)
Country | Link |
---|---|
US (2) | US9032006B2 (ja) |
JP (1) | JP5570038B2 (ja) |
CN (1) | CN102362274A (ja) |
WO (1) | WO2010109359A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017029766A1 (ja) * | 2015-08-20 | 2017-02-23 | 株式会社日立製作所 | 情報処理回路 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083250B2 (en) | 2013-05-22 | 2018-09-25 | International Business Machines Corporation | Simplification of large networks and graphs |
US9262380B2 (en) | 2013-05-22 | 2016-02-16 | International Business Machines Corporation | Calculating node centralities in large networks and graphs |
GB2523341A (en) | 2014-02-20 | 2015-08-26 | Ibm | Iterative refinement apparatus |
US10025754B2 (en) | 2015-07-22 | 2018-07-17 | International Business Machines Corporation | Linear FE system solver with dynamic multi-grip precision |
US10209685B2 (en) * | 2015-10-29 | 2019-02-19 | Mitsubishi Electric Research Laboratories, Inc. | Method and apparatus for preconditioned model predictive control |
CN107526709A (zh) * | 2016-06-15 | 2017-12-29 | 辉达公司 | 使用低精度格式的张量处理 |
US10997492B2 (en) * | 2017-01-20 | 2021-05-04 | Nvidia Corporation | Automated methods for conversions to a lower precision data format |
US11495038B2 (en) | 2020-03-06 | 2022-11-08 | International Business Machines Corporation | Digital image processing |
US11556852B2 (en) * | 2020-03-06 | 2023-01-17 | International Business Machines Corporation | Efficient ground truth annotation |
US11494588B2 (en) | 2020-03-06 | 2022-11-08 | International Business Machines Corporation | Ground truth generation for image segmentation |
CN111475475A (zh) * | 2020-04-01 | 2020-07-31 | 中国人民解放军火箭军工程大学 | 一种数据矩阵的差异化压缩存储模型 |
CN113375568B (zh) * | 2021-05-12 | 2023-03-31 | 苏州阿普奇物联网科技有限公司 | 一种基于激光扫描的金属拉丝抛光不良检测方法 |
US11907715B2 (en) | 2021-12-20 | 2024-02-20 | International Business Machines Corporation | Hardware acceleration with preconditioners |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311741B2 (ja) * | 2004-12-15 | 2009-08-12 | キヤノン株式会社 | 情報処理装置、情報処理方法 |
US8175853B2 (en) * | 2008-03-28 | 2012-05-08 | International Business Machines Corporation | Systems and methods for a combined matrix-vector and matrix transpose vector multiply for a block-sparse matrix |
US8577949B2 (en) * | 2009-07-07 | 2013-11-05 | L-3 Communications Integrated Systems, L.P. | System for conjugate gradient linear iterative solvers |
-
2010
- 2010-03-03 CN CN2010800134171A patent/CN102362274A/zh active Pending
- 2010-03-03 WO PCT/IB2010/050912 patent/WO2010109359A2/en active Application Filing
- 2010-03-03 US US13/202,230 patent/US9032006B2/en not_active Expired - Fee Related
- 2010-03-03 JP JP2012501429A patent/JP5570038B2/ja not_active Expired - Fee Related
-
2015
- 2015-05-11 US US14/708,668 patent/US9424232B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
JPN6013064350; Robert STRZODKA et al.: 'Pipelined Mixed Precision Algorithms on FPGAs for Fast and Accurate PDE Solvers from Low Precision C' Proceedings of the 14th Annual IEEE Symposium on Field-Programmable Custom Computing Machines , 2006, pages259-270, IEEE * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017029766A1 (ja) * | 2015-08-20 | 2017-02-23 | 株式会社日立製作所 | 情報処理回路 |
JPWO2017029766A1 (ja) * | 2015-08-20 | 2018-04-05 | 株式会社日立製作所 | 情報処理回路 |
Also Published As
Publication number | Publication date |
---|---|
US20150242363A1 (en) | 2015-08-27 |
WO2010109359A2 (en) | 2010-09-30 |
JP5570038B2 (ja) | 2014-08-13 |
WO2010109359A3 (en) | 2011-06-30 |
CN102362274A (zh) | 2012-02-22 |
US9032006B2 (en) | 2015-05-12 |
US9424232B2 (en) | 2016-08-23 |
US20120005247A1 (en) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5570038B2 (ja) | 連立1次方程式を処理するための装置およびコンピュータ・プログラム | |
US11144819B2 (en) | Convolutional neural network hardware configuration | |
US6138135A (en) | Propagating NaNs during high precision calculations using lesser precision hardware | |
EP2199932B1 (en) | Selectable data migration | |
KR100681199B1 (ko) | 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치 | |
US10509676B1 (en) | Techniques for optimizing entropy computations | |
JP7096828B2 (ja) | 入力オペランド値を処理するための装置及び方法 | |
EP3709168A1 (en) | Storage device | |
US10089138B2 (en) | Hardware data structure for tracking ordered transactions | |
US11107187B2 (en) | Graph upscaling method for preserving graph properties | |
McCormick et al. | Algebraic error analysis for mixed-precision multigrid solvers | |
GB2554167B (en) | Approximating functions | |
Sze | Schönhage-strassen algorithm with mapreduce for multiplying terabit integers | |
Benner et al. | Efficient numerical algorithms for balanced stochastic truncation | |
Chakroun et al. | Exashark: A scalable hybrid array kit for exascale simulation | |
US11455144B1 (en) | Softmax calculation and architecture using a modified coordinate rotation digital computer (CORDIC) approach | |
US20020032845A1 (en) | Array indexing with sequential address genarator for a multi-dimensional array having fixed address indices | |
JP2014041415A (ja) | 演算回路、演算処理装置、及び除算方法 | |
Hyman et al. | Interactive and dynamic control of adaptive mesh refinement with nested hierarchical grids | |
Almlöf | Notes on Hartree-Fock theory and related topics | |
Asahara et al. | An Empirical Study on Distributed Bayesian Approximation Inference of Piecewise Sparse Linear Models | |
JP7199283B2 (ja) | アクセラレータ装置 | |
Abdelfattah et al. | Optimizing GPU kernels for irregular batch workloads: a case study for cholesky factorization | |
KR102023274B1 (ko) | 슬롯별 n-비트 카운터를 이용한 변형 쿠쿠 해시 알고리즘 | |
Hogg et al. | New parallel sparse direct solvers for engineering applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140207 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140207 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140609 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5570038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |