JPWO2017022122A1 - 受信機 - Google Patents

Abstract

従来のＲＳＳＩ検波器を用いた受信機は、検波範囲の拡大と低消費電力化を両立できないという課題があった本発明の受信機は、制御信号によって利得を切り替え、変調された受信信号を増幅する可変利得増幅器と、可変利得増幅器の利得よりダイナミックレンジが小さく、可変利得増幅器が増幅した受信信号を検波する第１の検波器と、第１の検波器の検波信号から第１の検波器の飽和状態を判別し、第１の検波器が飽和している場合、第１の検波器の飽和領域が線形領域に置き換わるように、可変利得増幅器の利得を不連続に切り替える制御信号を出力する制御器とを備える。

Description

本発明は、変調信号を受信する受信機に関するものである。

ＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を用いる通信では、通信距離の確保のため、広大なダイナミックレンジが要求される。このため、ＡＳＫ変調信号の受信機の受信回路は、ＲＳＳＩ（Ｒｅｃｉｅｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｉｏｎ）検波器が広く用いられている。ＡＳＫ変調信号を入力とした場合は、ＡＳＫ変調信号の包絡線がＲＳＳＩ検波器の出力として得られ、その出力をベースバンド信号として後段の復調器で復調を行う。

ＲＳＳＩ検波器としては、非特許文献１に記載されているＲＳＳＩ検波器が開示されている。非特許文献１記載された従来のＲＳＳＩ検波器は、増幅器と増幅器に接続される検波器との組合せが５段従属に接続されており、５個の検波器が電流加算器に接続されている。そして、電流加算器の後段に電流電圧変換器が接続されている。

従来のＲＳＳＩ検波器に入力されたＲＦ信号は、固定利得Ｇｖをもつ各増幅器で増幅される。初段増幅器の後段に装荷された検波器は、初段増幅器が出力するＲＦ信号を検波し、増幅器の出力する信号振幅に応じて直流電流を出力する。２段目の増幅器では、さらにＲＦ信号を増幅する。２段目の増幅器の後段に装荷された検波器は、初段増幅器用の検波器と同様に、２段目の増幅器が出力するＲＦ信号を検波し、直流電流を出力する。後段の増幅器及び検波器も同様の動作を行い、電流加算器は、それぞれの検波器の出力電流を加算し、検波器の出力電流の総和を電流変換器に出力する。電流電圧変換器は、検波器の出力電流の総和を電圧に変換しＲＳＳＩ検波器から出力する。

従来のＲＳＳＩ検波器では、各増幅器の利得と検波器のダイナミックレンジは等しいので、ＲＳＳＩ検波器の検波特性は、入力されるＲＦ信号に対して線形の特性を示し、従来のＲＳＳＩ検波器の検波範囲は、増幅器の利得の総和で決定される。上記の例では、増幅器が５段接続されるので、検波範囲は５Ｇｖである。

Ｙ． Ｔａｏ、 ｅｔ ａｌ．、" Ａ Ｂｉｐｏｌａｒ ＩＦ Ａｍｐｌｉｆｉｅｒ/ＲＳＳＩ ｆｏｒ ＡＳＫ Ｒｅｃｅｉｖｅｒ"、 ＡＳＰＤＡＣ、 Ｖｏｌ．２ ｐｐ．１２３６−１２３９、 Ｊａｎ ２００５

従来のＲＳＳＩ検波器では、検波範囲を大きくしようとすると、増幅器の利得を大きくする必要がある。しかし、検波器のダイナミックレンジより増幅器の利得を大きくすると、増幅器よりも先に検波器が飽和していまい、検波特性が劣化してしまう。検波特性の劣化を抑えるためには、検波器のダイナミックレンジを増幅器の利得に合わせて大きくすることが考えられるが、検波器の消費電力が大きくなるため、低消費電力化を図ることができない。

本発明の目的は、このような状況を鑑みてなされたもので、検波範囲内に飽和領域が存在するＲＳＳＩ検波器を用いても、受信信号を検波できる受信機を得るところにある。

本発明の受信機は、制御信号によって利得を切り替え、変調された受信信号を増幅する可変利得増幅器と、可変利得増幅器の利得よりダイナミックレンジが小さく、可変利得増幅器が増幅した受信信号を検波する第１の検波器と、第１の検波器の検波信号から第１の検波器の飽和状態を判別し、第１の検波器が飽和している場合、第１の検波器の飽和領域が線形領域に置き換わるように、可変利得増幅器の利得を不連続に切り替える制御信号を出力する制御器とを備える。

本発明によれば、ＲＳＳＩ検波器の検波範囲の拡大と低消費電力化を両立できるという効果がある。

この発明の実施の形態１に係る受信機の一構成例を示す構成図である。 この発明の実施の形態１に係る可変利得増幅器２０の一構成例を示す構成図である。 この発明の実施の形態１に係る可変利得増幅器２０の利得周波数特性図である。 この発明の実施の形態１に係る検波器２４の検波特性図である。 この発明の実施の形態１に係るＲＳＳＩ検波器２の検波特性図である。 この発明の実施の形態１に係る判定回路３３の一構成例を示す構成図である。 この発明の実施の形態１に係る判定回路３３のフローチャート図である。 この発明の実施の形態１に係るプリアンブル検出器３５の一構成例を示す構成図である。 この発明の実施の形態１に係るＲＳＳＩ検波器２の検波特性及び動作点を示す図である。 この発明の実施の形態１に係る間欠動作時の利得制御の一例を示す図である。 この発明の実施の形態２に係る受信機の一構成例を示す構成図である。 この発明の実施の形態２に係る干渉波検出器３８の一構成例を示す構成図である。 この発明の実施の形態２に係る可変利得増幅器４０の一構成例を示す構成図である。 この発明の実施の形態２に係る可変利得増幅器２０の利得周波数特性図である。 この発明の実施の形態２に係るＲＳＳＩ検波器２の検波特性図である。

実施の形態１
図１は、この発明の実施の形態１に係る受信機の一構成例を示す構成図である。
本受信機は、アンテナ１、ＲＳＳＩ検波器２、制御器３（制御器の一例）、復調回路４を備える。

アンテナ１は、ＡＳＫ変調信号を受信するアンテナである。例えば、アンテナ１には、ダイポールアンテナ、開口面アンテナ、フェーズドアレイアンテナなどが用いられる。

ＲＳＳＩ検波器２は、アンテナ１より入力されるＡＳＫ変調信号を増幅するとともに検波して、検波信号を制御器３へ出力する検波器である。ＲＳＳＩ検波器２は、可変利得増幅器２０（可変利得増幅器の一例）、増幅器２１（増幅器の一例）、増幅器２２〜２４（第１の検波器の一例）、検波器２５〜２７（第２の検波器の一例）、電圧加算器２８（電圧加算器の一例）、ＬＰＦ２９（Ｌｏｗ Ｐａｓs Ｆｉｌｔｅｒ ローパスフィルタの一例）を備える。

可変利得増幅器２０は、ＲＳＳＩ検波器２の初段に位置し、制御器３からの利得制御信号にしたがって利得を切り替え、アンテナ１が受信した受信信号を増幅する可変利得増幅器である。可変利得増幅器２０の入力端子は、アンテナ１に接続され、可変利得増幅器２０の出力端子は、増幅器２１の入力端子及び検波器２４の入力端子に接続される。可変利得増幅器２０の制御端子は、制御器３内の判定回路３３の出力端子に接続される。

図２は、この発明の実施の形態１に係る可変利得増幅器２０の一構成例を示す構成図である。可変利得増幅器２０は、差動増幅器２０１、抵抗２０２、抵抗２０３、キャパシタ２０４、スイッチ２０５、スイッチ２０６、キャパシタ２０７、スイッチ２０８、スイッチ２０９、インバータ２１０を備える。

可変利得増幅器２０において、差動増幅器２０１の差動出力端子対は、抵抗２０２及び抵抗２０３の入力端子に接続される。抵抗２０２及び抵抗２０３の出力端子は、可変利得増幅器２０の差動出力端子対である。抵抗２０２の出力端子は、スイッチ２０５の一端に接続され、スイッチ２０５の他端は、キャパシタ２０４の一端に接続され、スイッチ２０６の一端は、キャパシタ２０４の他端に接続され、スイッチ２０６の他端は、抵抗２０３の出力端子に接続される。スイッチ２０８、キャパシタ２０７、及びスイッチ２０９は、スイッチ２０５、キャパシタ２０４、及びスイッチ２０６と同様の接続関係で、可変利得増幅器２０の差動出力端子対に接続される。

スイッチ２０５及びスイッチ２０６は、制御端子から利得制御信号を受け、スイッチの状態を変化させるスイッチである。利得制御信号が”Ｈ”の場合、スイッチ２０５及びスイッチ２０６は、短絡状態となり、利得制御信号が”Ｌ”の場合、開放状態となる。ここで、”Ｈ”とは電圧がＨｉｇｈレベルを示す論理信号であり、”Ｌ”とは電圧がＬｏｗレベルを示す論理信号である。これに対して、スイッチ２０８及びスイッチ２０９は、インバータ２１０を介して利得制御信号を受け、スイッチの状態を変化させる。インバータ２１０を介しているので、利得制御信号が”Ｈ”の場合、スイッチ２０８及びスイッチ２０９は、開放状態となり、利得制御信号が”Ｌ”の場合、短絡状態となる。

可変利得増幅器２０は、以上のように構成されており、抵抗２０２及び２０３とキャパシタ２０４またはキャパシタ２０７とで構成されるＲＣ回路のカットオフ周波数を切り替えるによって、利得を切り替える。

図３は、この発明の実施の形態１に係る可変利得増幅器２０の利得周波数特性図である。
縦軸が利得であり、横軸は周波数である。ｆｃ１は、利得制御前（利得制御信号が”Ｌ”の場合）のカットオフ周波数であり、ｆｃ２は、利得制御後（利得制御信号が”Ｈ”の場合）のカットオフ周波数である。ｆ_０は、入力されるＡＳＫ変調信号の中心周波数である。例えば、利得制御信号が”Ｌ”から”Ｈ”に変化することにより、ＲＣ回路のキャパシタはキャパシタ２０７からキャパシタ２０４に切り替わり、可変利得増幅器２０のカットオフ周波数はｆｃ１からｆｃ２に切り替わる。これにより、可変利得増幅器２０の利得は、ＧｖからＧｖ／２に切り替わる。

増幅器２１は、可変利得増幅器２０が出力した信号をさらに増幅する増幅器である。増幅器２１の入力端子は、可変利得増幅器２０の出力端子と接続され、増幅器２１の出力端子は、増幅器２２の入力端子、検波器２５の入力端子と接続される。増幅器２０の出力端子から入力される受信信号を利得Ｇｖだけ増幅し、増幅器２２の入力端子、検波器２５の入力端子へ出力する。例えば、増幅器２１はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のプロセスを用いてＩＣに実装された差動増幅器が用いられる。

増幅器２２、増幅器２３、増幅器２４は、増幅器２１と同様の構成をもち、増幅器２１が増幅した信号をさらに増幅する増幅器である。

検波器２４は、可変利得増幅器２０が出力した信号を検波する検波器である。検波器２４の入力端子は、可変利得増幅器２０の出力端子に接続され、検波器２４の出力端子は、電圧加算器２８の入力端子と接続される。検波器２４は、可変利得増幅器２０で増幅した受信信号を検波し、入力電力の対数値に応じた出力電圧を電圧加算器２８の入力端子に出力する。また、検波器２４は、入力電力に対して閾値を保持しており、この閾値を超過する電力が入力された場合には、所定の電圧で飽和する特性を持つ。

図４は、この発明の実施の形態１に係る検波器２４の検波特性図である。縦軸が検波電圧（Ｖｄｅｔ）であり、横軸が入力電圧（Ｖｉｎ）である。Ｖｉｎ＿ｍｉｎは、検波器２４が検波できる最小入力電圧であり、Ｖｉｎ＿ｍａｘは、検波器２４が飽和しない最大入力電圧である。Ｖｌｉｍは、Ｖｉｎ＿ｍａｘにおける検波電圧である。Ｖｉｎ＿ｍｉｎとＶｉｎ＿ｍａｘとの間が、検波器２４が検波可能な線形領域を示し、Ｖｉｎ＿ｍａｘより大きい領域が、飽和領域（非線形領域とも言う）を示す。ここで、線形領域とは、入力電力に対して出力電圧が直線的に比例する領域、つまり、検波特性の１次の微分係数が、他の高次の微分係数より大きい領域を言う。Ｖｉｎ＿ｍａｘとＶｉｎ＿ｍｉｎとの差が、検波器２４のダイナミックレンジに相当する。検波特性の傾きは、検波器２４を構成するトランジスタの相互コンダクタンス（ｇｍ）によって決定される。例えば、検波器２４は、ＣＭＯＳ等のプロセスを用いてＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に実装されたトランジスタと抵抗で構成された検波器またはダイオード検波器などが用いられる。

検波器２５〜２７は、検波器２４と同様の構成を持ち、それぞれ増幅器２１〜２３の出力端子に接続される。

電圧加算器２８は、検波器２４、検波器２５、検波器２６、及び検波器２７がそれぞれ出力する検波電圧を加算する電圧加算器である。電圧加算器２８の入力端子は、検波器２４、検波器２５、検波器２６、及び検波器２７の出力端子に接続され、電圧加算器２８の出力端子は、ＬＰＦ２９の入力端子に接続される。電圧加算器２８は、各検波器から入力された電圧を加算し、加算した電圧をＬＰＦ２９に出力する。例えば、電圧加算器２８は、ＣＭＯＳ等のプロセスを用いてＩＣに実装されたオペアンプが用いられる。

ＬＰＦ２９は、電圧加算器２８が加算した検波電圧から、自身のカットオフ周波数以下の信号を通過させることで、不要信号を遮断し、所望の受信信号を通過させるローパスフィルタである。ＬＰＦ２９の入力端子は、電圧加算器２８の出力端子に接続され、ＬＰＦ２９の出力端子は、制御器３に内蔵する比較器３４の入力端子と、平滑回路３７の入力端子とに接続される。ＬＰＦ２９は、カットオフ周波数を有し、自身のカットオフ周波数より高い周波数成分を遮断することで、入力された信号の帯域制限を行う。例えば、ＬＰＦ２９は、ＣＭＯＳ等のプロセスを用いてＩＣに実装された抵抗、キャパシタ等で実装される。

以上のように、ＲＳＳＩ検波器２は、アンテナ１が受信した受信信号を、可変利得増幅器２０、増幅器２１、増幅器２２及び増幅器２３で増幅するとともに、検波器２４、検波器２５、検波器２６、検波器２７で各増幅器の出力信号を検波する。ＲＳＳＩ検波器２は、増幅した受信信号を制御器３内の検波器３１に出力するとともに、検波信号を比較器３４及び平滑回路３７に出力する。また、ＲＳＳＩ検波器２は、制御器３からの利得制御信号により可変利得増幅器２０の利得を変化させる。

図５は、この発明の実施の形態１に係るＲＳＳＩ検波器２の検波特性図である。
縦軸が検波電圧であり、横軸が入力電力である。ＤＲは、検波器２４、検波器２５、検波器２６、及び検波器２７のダイナミックレンジであり、線形領域である。Ｇｖは、可変利得増幅器２０、増幅器２１、増幅器２２、増幅器２３の利得である。ｄｅｔ１、ｄｅｔ２、ｄｅｔ３、ｄｅｔ４は、それぞれ検波器２４、検波器２５、検波器２６、及び検波器２７の検波範囲である。

制御器３は、ＲＳＳＩ検波器２が出力する検波信号から検波器２４〜２７のうち少なくとも１つが飽和しているか否かを判別し、検波器２４〜２７のうち少なくとも１つが飽和している場合、可変利得増幅器２０の利得を切り替える利得制御信号を可変利得増幅器２０に出力する制御器である。制御器３は、検波器３１、比較器３２、判定回路３３、比較器３４（比較器の一例）、プリアンブル検出器３５、基準電圧源３６及び平滑回路３７（平滑回路の一例）を備える。

検波器３１は、増幅器２３が出力した信号を検波する検波器である。検波器３１の入力端子は増幅器２３の出力端子と接続され、検波器３１の出力端子は比較器３２の入力端子と接続される。検波器３１は、増幅器２３が増幅した受信信号を検波し、入力電力の対数値に応じた出力電圧を比較器３２の入力端子に出力する。例えば、検波器３１は、ＣＭＯＳ等のプロセスを用いてＩＣに実装されたトランジスタと抵抗で構成された検波器、ダイオード検波器などが用いられる。

比較器３２は、ＲＳＳＩ検波器２に入力される受信信号が検波できる最低入力電力より大きいか否かを判別するために、検波器３１が出力した検波信号と基準電圧とを比較する比較器である。比較器３２の第１の入力端子は、検波器３１の出力端子に接続され、第２の入力端子は、基準電圧源３６の出力端子に接続される。比較器３２の出力端子は、判定回路３３の入力端子に接続される。比較器３２は、検波器３１が出力した受信信号の検波電圧と基準電圧源３６が出力する基準電圧とを比較し、基準電圧源より検波電圧が大きい場合に、ＲＳＳＩ検波器２が検波できる最低入力電力以上がＲＳＳＩ検波器２に入力されているものと判断し、検出信号として”Ｈ”を判定回路３３へ出力する。基準電圧源より検波電圧が小さい場合は、検出信号として”Ｌ”を判定回路３３へ出力する。例えば、比較器３２は、ＣＭＯＳ等のプロセスを用いてＩＣに実装されたオペアンプが用いられる。

判定回路３３は、プリアンブル検出器３５が出力するプリアンブル検出信号及び比較器３２が出力する検出信号から、ＲＳＳＩ検波器２の検波範囲内でＲＳＳＩ検波器２内の検波器が飽和しているか否かを判定し、飽和している場合、ＲＳＳＩ検波器２の制御端子に可変利得増幅器２０の利得を切り替える利得制御信号を出力する判定回路である。判定回路３３の第１の入力端子は、比較器３２の出力端子に接続され、判定回路３３の第２の入力端子は、プリアンブル検出器３５の出力端子に接続され、判定回路３３の出力端子は、ＲＳＳＩ検波器２が内蔵する可変利得増幅器２０の制御端子に接続される。例えば、判定回路３３は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＦＰＧＡ（Ｆｉｅｌｄ-Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）が用いられる。

図６は、この発明の実施の形態１に係る判定回路３３の一構成例を示す構成図である。
判定回路３３は、制御回路３３１及びメモリ３３２を備える。

制御回路３３１は、ＲＳＳＩ検波器２に出力する利得制御信号を制御する制御回路である。制御回路３３１の第１の入力端子は、判定回路３３の第１の入力端子であり、制御回路３３１の第２の入力端子は、判定回路３３の第２の入力端子である。制御回路３３１のメモリ端子は、メモリ３３２に接続される。例えば、制御回路３３１は、ＡＳＩＣまたはＦＰＧＡ上に実装された論理回路である。

メモリ３３２は、可変利得増幅器２０の初期状態を記憶しているメモリである。メモリ３３２は、可変利得増幅器２０の利得制御をかける前に、可変利得増幅器２０内の各スイッチが開放であるか短絡であるかを示す利得制御信号を記憶している。例えば、メモリ３３２は、スイッチ２０５及びスイッチ２０６の初期状態は開放であり、スイッチ２０８及びスイッチ２０９の初期状態は短絡状態であり、その状態が利得制御信号としては”Ｌ”であることを記憶している。メモリ３３２は、制御回路３３１と接続されており、制御回路３３１に初期値を出力している。例えば、メモリ３３２は、ＡＳＩＣまたはＦＰＧＡ上に実装された不揮発メモリが用いられる。

図７は、この発明の実施の形態１に係る判定回路３３のフローチャート図である。
まず、ステップＳ１０１において、制御回路３３１は、比較器３１が出力する検出信号から、ＲＳＳＩ検波器２が受信信号を検波できているか否かを判定する。比較器３１が出力する検出信号が”Ｈ”の場合、制御回路３３１は、ＲＳＳＩ検波器２に検波できる最低入力電力以上の受信信号が入力されていると判断し、ステップＳ１０３に進む。一方、比較器３１が出力する検出信号が”Ｌ”の場合、制御回路３３１は、ＲＳＳＩ検波器２に検波できる最低入力電力未満の受信信号が入力されており、ＲＳＳＩ検波器２は受信信号を検波できていないと判断し、ステップＳ１０２に進む。

次に、ステップＳ１０２において、制御回路３３１は、メモリ３３２が記憶している可変利得増幅器２０の初期状態を表す制御信号を可変利得増幅器２０に出力し、可変利得増幅器２０の利得を初期状態に戻す。

次に、ステップＳ１０３において、制御回路３３１は、プリアンブル検出器３５が出力するプリアンブル検出信号から、プリアンブル信号が検出されているか否かを判断する。プリアンブル検出信号が”Ｈ”の場合、プリアンブル信号が検出できていると判断し、ステップＳ１０４に進む。一方、プリアンブル検出信号が”Ｌ”の場合、プリアンブル信号が検出できていると判断し、ステップＳ１０５に進む。

次に、ステップＳ１０４において、制御回路３３１は、可変利得増幅器２０に出力する利得制御信号の内容を保持し、利得制御前と同じ利得制御信号を出力する。例えば、制御回路３３１は、利得制御信号として”Ｌ”を出力していた場合、利得制御信号”Ｌ”を可変利得増幅器２０に出力する。

次に、ステップ１０５において、制御回路３３１は、可変利得増幅器２０に出力する利得制御信号の内容を変更し、可変利得増幅器２０に出力する。例えば、制御回路３３１は、可変利得増幅器２０に利得制御信号として”Ｌ”を出力していた場合、”Ｈ”の利得制御信号を可変利得増幅器２０に出力する。

図１の受信機の構成の説明に戻る。
比較器３４は、ＲＳＳＩ検波器２の検波電圧の瞬時値と平滑回路３７から出力されたＲＳＳＩ検波器２の検波電圧の時間平均値とを比較し、比較結果を出力する比較器である。比較器３４の第１の入力端子は、ＲＳＳＩ検波器２に内蔵されるＬＰＦ２９と接続され、第２の入力端子は、平滑回路３７の出力端子に接続される。比較器３４の出力端子は、プリアンブル検出器３５の入力端子と復調回路４の入力端子と接続される。比較器３４は、ＬＰＦ２９が出力した検波信号の瞬時値と平滑回路３７が出力した検波信号の時間平均電圧とを比較し、瞬時電圧が平均電圧より大きい場合は”Ｈ”を、瞬時電圧が平均電圧より小さい場合は”Ｌ”をベースバンド信号として、プリアンブル検出器３５の入力端子及び復調回路４の入力端子に出力する。例えば、比較器３４は、ＣＭＯＳ等のプロセスを用いてＩＣに実装されたオペアンプが用いられる。ベースバンド信号とは、ＲＳＳＩ検波器２が出力する検波信号をデジタル化した信号である。

プリアンブル検出器３５は、比較器３４が出力するベースバンド信号に含まれるプリアンブル信号を検出する検出器である。プリアンブル検出器３５の入力端子は、比較器３４の出力端子に接続され、プリアンブル検出器３５の出力端子は、判定回路３３の入力端子及び復調回路４の入力端子に接続される。プリアンブル検出器３５は、比較器３４が出力したベースバンド信号から、内部のクロック抽出回路を用いてプリアンブル信号を抽出し、抽出したプリアンブル信号が自身の記憶しているプリアンブル信号のデータパターンと一致する場合には、プリアンブル検出信号として”Ｈ”を判定回路３３及び復調回路４に出力する。自身の記憶しているプリアンブル信号のデータパターンと一致しない場合は、プリアンブル検出信号として”Ｌ”を判定回路３３及び復調回路４に出力する。例えば、プリアンブル検出器３５は、ＡＳＩＣまたはＦＰＧＡで構成される。

図８は、この発明の実施の形態１に係るプリアンブル検出器３５の一構成例を示す構成図である。
プリアンブル検出器３５は、クロック抽出回路３５１、シフトレジスタ３５２、メモリ３５３、比較器３５４を備える。

クロック抽出回路３５１は、比較器３４が出力したベースバンド信号のエッジに基づいてベースバンド信号のクロックを抽出するクロック抽出回路である。クロック抽出回路３５１の入力端子は、プリアンブル検出器３５の入力端子に接続され、クロック抽出回路３５１の出力端子はシフトレジスタ３５２のクロック端子に接続される。例えば、クロック抽出回路３５１は、ＡＳＩＣまたはＦＰＧＡ上の論理回路で構成される。

シフトレジスタ３５２は、クロック抽出回路３５１が出力するクロック信号を用いて、比較器３４が出力したベースバンド信号を１ビットずつサンプルホールドし、サンプルホールドした結果を１ビットずつパラレルに比較器３５４へ出力するシフトレジスタである。シフトレジスタ３５２の入力端子は、プリアンブル検出器３５の入力端子に接続され、シフトレジスタ３５２のクロック端子は、クロック抽出回路３５１の出力端子に接続される。また、シフトレジスタ３５２は、Ｎビットの出力端子を備え、Ｎビットの出力端子は、比較器３５４の入力端子に接続される。

メモリ３５３は、受信信号に含まれるプリアンブルデータが予め記憶されたメモリである。メモリ３５３は、Ｎビットの出力端子を備え、それらの出力端子は比較器３５４入力端子に接続される。メモリ３５３は、２進数のプリアンブルデータを格納しており、プリアンブルデータを１ビット単位でパラレルに比較器３５４に出力する。

比較器３５４は、メモリ３５３が記憶しているプリアンブルデータとシフトレジスタ３５２が出力するベースバンド信号のサンプルホールド結果とを比較する比較器である。比較器３５４は、２×Ｎ（Ｎは自然数）ビットの入力端子を備え、一方のＮビットの入力端子は、メモリ３５３に接続されており、もう一方のＮビットの入力端子は、シフトレジスタ３５２の出力端子に接続されている。比較器３５４は、メモリ３５３が出力したＮビットのプリアンブルデータとシフトレジスタ３５１が出力したＮビットのベースバンド信号のサンプルホールド結果とに対して、１ビットずつ排他論理和を取り、一致しているかどうかの判定を行う。Ｎビット一致していた場合に”Ｈ”を判定回路３３に出力し、一致していない場合は”Ｌ”を判定回路３３に出力する。

図１の受信機の構成の説明に戻る。
基準電圧源３６は、比較器３２に基準電圧を出力する基準電圧源である。基準電圧源３６の出力端子は、比較器３２の入力端子に接続される。基準電圧源３６は、ＲＳＳＩ検波器２が最低入力電力の信号を受信しているときに検波器３１が出力する検波電圧と等しい電圧を出力するように予め設定されており、その電圧を比較器３２に出力する。例えば、基準電圧源３６はＣＭＯＳ等のプロセスを用いてＩＣに実装された固定電流源と抵抗を用いて構成される。

平滑回路３７は、ＬＰＦ２９が出力したＲＳＳＩ検波器２の検波信号を所定の時定数で時間平均し、平滑化する平滑回路である。平滑回路３７の入力端子は、ＲＳＳＩ検波器２に内蔵されるＬＰＦ２９に接続されており、平滑回路３７の出力端子は、比較器３４の入力端子に接続される。平滑回路３７は、ＬＰＦ２９が出力する信号のうち、検波信号中のＡＳＫ変調信号成分より周波数の低い周波数帯の信号を通過させることで、所定の時定数で検波信号を時間平均し、時間平均した検波信号を比較器３４に出力する。平滑回路３７の時定数は、平滑回路３７のカットオフ周波数の逆数に対応する。例えば、平滑回路３７は、抵抗及びキャパシタを用いたローパスフィルタで構成される。

次に、実施の形態１に係る受信機の動作について述べる。まず、干渉波がなく、ＡＳＫ変調信号（以下、所望信号ともいう）が入力されている場合を説明する。

本受信機に入力されるＡＳＫ変調信号は、プリアンブル信号と通信用データ信号とから構成されている。プリアンブル信号は、予め定められたＮビットのパターンデータでＡＳＫ変調された信号である。また、通信用データ信号は、通信するデータをＡＳＫ変調した信号であり、プリアンブル信号の後に送信される。

アンテナ１は、ＡＳＫ変調信号を受信し、受信したＡＳＫ変調信号をＲＳＳＩ検波器２に出力する。

ＲＳＳＩ検波器２は、可変利得増幅器２０、増幅器２１、増幅器２２、及び増幅器２３で増幅したＡＳＫ変調信号を検波器３１に出力する。

検波器３１は、ＡＳＫ変調信号を検波し、検波電圧を比較器３２に出力する。比較器３２は、検波器３１が出力した検波電圧と基準電圧源３６が出力する基準電圧とを比較する。ここで、基準電圧源３６が出力する基準電圧は、ＲＳＳＩ検波器２の最低受信電圧である。比較器３２は、検波電圧が最低受信電圧より高い場合に”Ｈ”を、検波電圧が最低受信電圧より低い場合には”Ｌ”を判定回路３３に出力する。

また、ＲＳＳＩ検波器２は、検波信号を制御器３の比較器３４及び平滑回路３４に出力する。ＲＳＳＩ検波器２内の可変利得増幅器２０は、アンテナ１が出力したＡＳＫ変調信号を増幅し、増幅したＡＳＫ変調信号を増幅器２１に出力する。このとき、可変利得増幅器２０の制御端子の論理は”Ｌ”であり、増幅器２０に内蔵されるスイッチ２０５、２０６は開放であり、スイッチ２０８、２０９は短絡である。この場合、抵抗２０２、２０３とキャパシタ２０７で構成されるＲＣ回路によって増幅器２０の周波数特性が決定され、ＡＳＫ変調信号の周波数帯での利得がＧｖとなるようにカットオフ周波数が設定される。

可変利得増幅器２０が増幅したＡＳＫ変調信号は、さらに、増幅器２１、増幅器２２、増幅器２３にて増幅され検波器２７が反応する電力まで増幅される。ＲＳＳＩ検波器２に入力される受信信号の電力がＲＳＳＩ検波器２の最低入力電力である場合、検波器２４、検波器２５、検波器２６は、入力電力が小さいため反応せず、それぞれの検波器の出力は０Ｖとなる。したがって、検波器２７の出力電圧が電圧加算器２８に入力され、電圧加算器２８は、その出力電圧をそのままＬＰＦ２９に出力する。ＬＰＦ２９は、電圧加算器２８が出力した電圧信号のうち、不要成分を遮断し、信号成分を通過させる。ＬＰＦ２９は、帯域制限した信号を比較器３４及び平滑回路３７に出力する。

平滑回路３７は、平滑回路３７のカットオフ周波数より高い周波数の信号を遮断し、カットオフ周波数より低い周波数の信号を通過させることで、ＬＰＦ２９が出力した信号を時間平均し、平滑化する。平滑回路３７は、平滑化した信号を比較器３４に出力する。

比較器３４は、ＬＰＦ２９が出力した検波信号の瞬時電圧と平滑回路３７が出力した検波信号の時間平均電圧とを比較し、平均電圧より高ければ"Ｈ"を、低ければ"Ｌ"をベースバンド信号としてプリアンブル検出器３５及び復調回路４に出力する。

プリアンブル検出器３５は、比較器３４が出力したベースバンド信号からクロック抽出を行い、そのクロックを用いて、ベースバンド信号をサンプルホールドする。プリアンブル検出器３５は、サンプルホールドした結果と内蔵するメモリから読みだしたプリアンブル信号のパターンデータとを比較し、ベースバンド信号にプリアンブル信号が含まれているか否かを判別する。干渉波がない場合、サンプルホールドした結果とメモリから読みだしたプリアンブル信号のパターンデータとは一致するので、プリアンブル検出器３５は、プリアンブル検出信号として”Ｈ”を復調回路４及び判定回路３３に出力する。

復調回路４は、プリアンブル検出信号が入力された時点で起動を始め、その後所定の時間に入力されたベースバンド信号を復調する。

判定回路３３には、比較器３２が出力する信号”Ｈ”及びプリアンブル検出器３５が出力する信号”Ｈ”が入力される。判定回路３３は、２つの信号に基づいて、ＲＳＳＩ検波器２に最低受信信号以上の信号が入力されているか否か及びプリアンブル信号が検出できているか否かを判定し、利得制御信号を可変利得増幅器２０に出力する。比較器３２が出力する信号は”Ｈ”であり、プリアンブル検出器３５が出力する信号は”Ｈ”であるので、判定回路３３は、ＲＳＳＩ検波器２には最低受信信号以上の信号が入力されており、プリアンブル検出器３５は干渉波の影響がなくプリアンブル信号を検出できていると判定し、利得制御信号の内容を保持する。よって、判定回路３３は、可変利得増幅器２０に利得を変更しない利得制御信号”Ｌ”を出力する。可変利得増幅器２０は、初期状態において利得制御信号”Ｌ”に対応する構成であったとする。

次に、ＡＳＫ変調信号とともに干渉波が入力されている場合の本受信機の動作について述べる。

アンテナ１が、ＡＳＫ変調信号とともに干渉波を受信し、受信した信号をＲＳＳＩ検波器２に出力する。

図９は、この発明の実施の形態１に係るＲＳＳＩ検波器２の検波特性及び動作点を示す図である。
縦軸が検波電圧であり、横軸が入力電力である。点線が利得制御前の検波特性であり、実線が利得制御後の検波特性である。点線で囲まれた部分が利得制御前の飽和領域であり、斜線部分が利得制御後の飽和領域である。図９において、ＤＲは、検波器２４、検波器２５、検波器２６及び検波器２７のダイナミックレンジであり、Ｇｖは、可変利得増幅器２０、増幅器２１、増幅器２２及び増幅器２３の利得である。ＤＥＴ４、ＤＥＴ３、ＤＥＴ２及びＤＥＴ１は、それぞれ検波器２４、検波器２５、検波器２６及び検波器２７に対応する。点Ａは、ＲＳＳＩ検波器２の動作点を示す。なお、点Ａにおける受信信号の電力は、ＡＳＫ変調信号の電力と干渉波の電力の和である。

図９の点線における点ＡでＲＳＳＩ検波器２が動作している場合、検波器２７は飽和している。これは、可変利得増幅器２０の利得より検波器２７のダイナミックレンジが小さいため生じる。ＲＳＳＩ検波器２内の検波器２７が飽和領域で動作している場合、検波器２７の非線形性が強い領域で検波するため、検波信号に相互変調歪みが含まれ、検波器２７は、相互変調歪みを含む検波信号を電圧加算器２８に出力する。

電圧加算器２８は、検波器２４、検波器２５、検波器２６及び検波器２７の検波信号を加算するが、図９の点Ａの受信電力では検波器２７だけが検波しているため、電圧加算器２８は、検波器２７の検波信号をそのままＬＰＦ２９に出力する。

ＬＰＦ２９は、自身のカットオフ周波数より周波数が高い成分を遮断するが、カットオフ周波数より低い周波数をもつ相互変調歪みはＬＰＦ２９を通過し、比較器３４及び平滑回路３７に出力される。ＬＰＦ２９の出力信号には、干渉波及びＡＳＫ変調信号の検波信号が含まれる。

平滑回路３７は、ＬＰＦ２９を通過した検波信号を時間平均し、平滑化する。平滑回路３７は、時間平均した検波信号を比較器３４に出力する。平滑回路３７は、自身のカットオフ周波数より低い周波数を通過させるので、干渉波の検波信号の周波数がカットオフ周波数より低ければ、干渉波の検波信号は比較器３４に出力される。ここで、平滑回路３７のカットオフ周波数は、ＡＳＫ変調信号の検波信号の周波数より低く、干渉波の検波信号の周波数より高いとする。したがって、平滑回路３７の出力信号には、ＡＳＫ変調信号の検波信号は含まれないが、干渉波の検波信号が含まれる。

比較器３４は、ＬＰＦ２９が出力した検波信号の瞬時電圧と平滑回路３７が出力した検波信号の時間平均電圧とを比較し、瞬時電圧が時間平均電圧より高ければ"Ｈ"を、低ければ"Ｌ"をベースバンド信号としてプリアンブル検出器３５及び復調回路４に出力する。比較器３４は、ＬＰＦ２９が出力するＡＳＫ変調信号及び干渉波の検波信号と、平滑回路３７が出力する干渉波の検波信号とを比較するので、比較器３４の出力信号には、干渉波成分が含まれていない。つまり、干渉波がＣＷ（Ｃｏｎｔｉｎｕｓ Ｗａｖｅ）であるか、またはＡＳＫ変調信号の変調帯域より狭帯域な変調信号であれば、比較器３４以降へは干渉波成分が出力されない。

ＲＳＳＩ検波器２が飽和領域で動作をしている場合、比較器３４が出力するベースバンド信号には、ＡＳＫ変調信号成分だけでなく、相互変調歪み成分が含まれる。したがって、プリアンブル検出器３５は、入力されるベースバンド信号の時間波形に相互変調歪みによるチャタリングが観測される。このチャタリングが原因となり、プリアンブル検出器３５はベースバンド信号をサンプルホールドする際に誤ったデータをサンプルホールドする。プリアンブル検出器３５は、サンプルホールドされた結果のプリアンブル信号とメモリに記憶されているプリアンブル信号のパターンデータとを比較する。ここでは、干渉波が存在しＲＳＳＩ検波器２が飽和領域で動作をしており、両者は一致しないので、プリアンブル検出器３５は、プリアンブル検出信号”Ｌ”を判定回路３３及び復調回路４に出力する。

ＲＳＳＩ検波器２は、増幅したＡＳＫ変調信号を検波器２７に出力するとともに、増幅したＡＳＫ変調信号を検波器３１に出力する。検波器３１は、ＡＳＫ変調信号を検波し、検波電圧を比較器３２に出力する。比較器３２は、検波器３１が出力した検波電圧と基準電圧源３６が出力する基準電圧とを比較する。図９の点ＡはＲＳＳＩ検波器２の最低受信電圧より高いので、比較器３２は、”Ｈ”を判定回路３３に出力する。

判定回路３３には、比較器３２から”Ｈ”が入力され プリアンブル検出器３５から”Ｌ”が入力される。図７のフローにしたがい、判定回路３３は、ステップＳ１０１においてＲＳＳＩ検波器２の入力電力を検出できていると判別し、ステップＳ１０３に進む。判定回路３３は、ステップＳ１０３において、プリアンブル検出器３５の出力信号が”Ｌ”なので、プリアンブル信号を検出できていないと判断し、ステップＳ１０５に進む。判定回路３３は、ステップＳ１０５において、利得制御信号の内容を”Ｌ”から”Ｈ”に変更して、可変利得増幅器２０に出力する。

可変利得増幅器２０は、利得制御信号にしたがいスイッチの状態を変更し、利得を変化させる。利得制御信号は”Ｌ”から”Ｈ”に変更されたので、可変利得増幅器２０に内蔵されるスイッチ２０５及びスイッチ２０６は開放状態から短絡状態に変化する。同様に、スイッチ２０８及びスイッチ２０９は短絡端状態から開放状態に変化する。これにより、差動増幅器２０１の出力回路は抵抗２０２及び抵抗２０３とキャパシタ２０７とで構成されていたＲＣ回路から、抵抗２０２及び抵抗２０３とキャパシタ２０４とで構成されるＲＣ回路に変更されるので、可変利得増幅器２０の利得は変化する。ここで、キャパシタ２０７とキャパシタ２０４とは異なる容量である。

図３に示すように、可変利得増幅器２０の利得は、ＡＳＫ変調信号の周波数において、ＧｖからＧｖ／２に変化する。

この利得制御によって、ＲＳＳＩ検波器２の検波特性は、図９に示すように変化する。ＲＳＳＩ検波器２は、ＲＳＳＩ検波器２の初段増幅器である可変利得増幅器２０の利得を変化させることにより、ＲＳＳＩ検波器２の飽和領域が線形領域になるようにシフトさせる。これにより、図９の点Ａは、利得制御前では飽和領域であったが、利得制御後では線形領域に変化する。

よって、ＲＳＳＩ検波器２は点Ａにおいて飽和せずに、受信信号を検波でき、検波信号に相互変調歪みも生じない。ＲＳＳＩ検波器２の検波器２７は、検波信号を電圧加算器２８に出力する。この後の動作は、干渉波がない場合の動作と同じである。ベースバンド信号の時間波形に観測されていたチャタリングが緩和されるので、プリアンブル検出器３５は、プリアンブル信号の検出が可能となり、復調回路４は、ベースバンド信号の復調処理が可能となる。

以上の通り、実施の形態１によれば、判定回路３３は、プリアンブル検出器３５が出力する検出信号から、ＲＳＳＩ検波器２が飽和しているか否かを判別し、飽和していると判別した場合、ＲＳＳＩ検波器２内の可変利得増幅器２０の利得を変化させるので、干渉波によりＲＳＳＩ検波器２が検波範囲内で飽和していても、ＲＳＳＩ検波器２は飽和領域をずらして受信信号を受信できる。このため、実施の形態１の受信機は、増幅器の利得より検波器のダイナミックレンジが小さいＲＳＳＩ検波器でも受信機の検波器として利用できる。よって、検波器のダイナミックレンジを広げるために、消費電力が大きい検波器を使用する必要がなくなり、ＲＳＳＩ検波器２及び受信機の低消費電力化が図れる。

本実施の形態では、可変利得増幅器２０の利得変化量としてＧｖ／２としたが、利得変化量はＧｖ−ＤＲ以上でＧｖ以下であれば飽和領域をずらして受信信号を受信できる。利得変化量をＧｖ−ＤＲとすると、検波特性が、飽和領域分シフトするので、利得制御前では飽和領域であった部分が利得制御後では線形領域に置き換わり、受信信号を線形領域で検波することができる。

本実施の形態では、ＡＳＫ変調信号の周波数帯における可変利得増幅器２０の利得を制御しているが、干渉波の周波数帯における可変利得増幅器２０の利得を制御しても良い。システムに影響を与える干渉波の周波数が特定できており、その干渉波の電力がＡＳＫ変調信号より大きい場合、制御器３は、干渉波の周波数における利得を制御することが有効である。これにより、ＡＳＫ変調信号の電力ではなく干渉波の電力で検波器２７の動作点が決まっていても、検波器２７は、飽和領域をずらして検波できる。干渉波の周波数帯における利得制御は、可変利得増幅器２０のＡＳＫ変調信号の周波数帯の利得と干渉波の周波数帯の利得とが異なる場合において、干渉波の電力が大きい場合に有効である。

なお、本実施の形態に係る受信機は、間欠動作をするようなシステムで特に有効である。
図１０は、この発明の実施の形態１に係る間欠動作時の利得制御の一例を示す図である。実線が本発明の受信機の利得特性であり、破線がＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路を用いた受信機の利得特性である。

まず、受信機は、ｔ＝ｔ１においてポーリング信号に同期して電源が投入され、受信信号を受信し始める。ポーリング信号とは、精度の良いクロック信号を基に生成される周期性を持つ信号であり、消費電力を低減させる目的で使用される。精度の良いクロック信号は、例えば、水晶発振器等で生成される。このポーリング信号に同期して受信機の電源がＯＮ、ＯＦＦされることにより、常時連続して動作する場合に比べて、消費電力の低減が可能となる。次に、受信機は、ｔ＝ｔ２において受信信号に含まれるプリアンブル信号を検出し、プリアンブル信号中のプリアンブルパターンが予め記憶されたパターンと一致するか否かを判断する。プリアンブルパターンが一致しない場合、受信機は、ｔ＝ｔ３において、利得制御信号の論理を切り替えることにより可変利得増幅器２０の利得を不連続に切り替える。次に、受信機は、切り替えた利得で、ｔ＝ｔ４においてプリアンブル信号を受信し、プリアンブルパターンが予め記憶されたパターンと一致することを確認する。そして、受信機は、ｔ＝ｔ５において、データ信号を受信し、受信したデータ信号を復調する。このように、本受信機は、ポーリング信号に同期して間欠動作する場合であっても、間欠動作に対応してデータ信号を受信機内の検波器が飽和しない利得で受信できる。

一方、ＡＧＣ回路では、プリアンブルパターンが一致しない場合、可変利得増幅器２０の利得を連続的に変化させながら、プリアンブル信号が検出できる利得に変化させる。しかし、ＡＧＣ回路は、内蔵するフィードバック回路に時定数が存在するため、利得制御量の収束に時間を要する。したがって、利得制御量を収束させる間にデータ信号が送信されると、データ信号を受信機内の検波器が飽和しない利得で受信できず、データ信号を復調できない。つまり、間欠動作をするようなシステムでは、ＡＧＣ回路は間欠動作に対応できず、データ信号を受信するまでに時間がかかる。

このように、本受信機は、プリアンブル信号が検出できなかった場合に、利得制御信号の論理を反転させ、フィードバック制御による収束動作を要さず、可変利得増幅器２０の利得を不連続に切り替えることによって、検波器の検波領域を飽和領域から線形領域に切り替える。これにより、本受信機は、収束の応答を待つ必要がなく、定められた期間内に信号を受信できる。ここで、利得を不連続に切り替えるというのは、一定の条件を満たすときに、利得を予め決められた値に切り替えることを言う。本受信機は、ＡＧＣ回路のようにある観測信号（例えば、干渉波の電力レベルを示す信号）の大きさに対応して連続的に利得を切り替えるのではなく、観測信号の大きさがある閾値以上のときに、可変利得増幅器２０の利得を予め決められた値に切り替える。なお、可変増幅器２０が、デジタル信号によって利得を制御できる増幅器であって、制御器３が出力する制御信号が、可変増幅器２０の利得を示す場合、制御器３は、予め決められた可変増幅器２０の利得を示す制御信号を出力するようにしても良い。

実施の形態２
この発明の実施の形態１の受信機では、ＲＳＳＩ検波器２の検波信号に含まれるプリアンブル信号のプリアンブルパターンと予め記憶しているパターンとを比較することで、ＲＳＳＩ検波器２内の検波器が飽和領域にいるか否かを判別していた。
この発明の実施の形態２の受信機では、ＲＳＳＩ検波器２の検波信号に含まれる相互変調歪みを検出することにより、ＲＳＳＩ検波器２内の検波器が飽和領域にいるか否かを判別する。これにより、プリアンブルパターンを検出する必要がなく、高速に検波器が飽和状態にいるか否かを判別できる。

本実施の形態で述べるＲＳＳＩ検波器２も実施の形態１同様、各検波器のダイナミックレンジをＤＲとし、増幅器利得Ｇｖを３／２×ＤＲとする。線形性を高めるためにＧｖ＝ＤＲとした場合に比べ、増幅器及び検波器の段数が２／３であるため、低消費電力化が図れている。

図１１は、この発明の実施の形態２に係る受信機の一構成例を示す構成図である。
図１１において図１と同一の符号は、同一または相当の部分を示している。実施の形態２の受信機では、比較器３４は出力信号をプリアンブル検出器３５だけでなく干渉波検出器３８にも出力する。そして、干渉波検出器３８は出力信号を判定回路３３に出力し、干渉波検出器３８の出力信号に基づいて判定回路３３が利得制御信号を出力する。また、実施の形態２に係るＲＳＳＩ検波器２では、可変利得増幅器２０の代わりに可変利得増幅器４０が装荷されており、可変利得増幅器４０の入力段に検波器３０が接続されている。

干渉波検出器３８は、比較器３４が出力するベースバンド信号から検波器の相互変調歪みを検出する検出器である。干渉波検出器３８の入力端子は、比較器３４の出力端子に接続され、干渉波検出器の出力端子は、判定回路３３の入力端子に接続される。

図１２は、この発明の実施の形態２に係る干渉波検出器３８の一構成例を示す構成図である。
干渉波検出器３８は、ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）３８１、検波器３８２、基準電圧源３８３及び比較器３８４を備える。ＨＰＦ３８１の入力端子は、干渉波検出器の入力端子であり、ＨＰＦ３８１の出力端子は検波器３８２の入力端子に接続される。検波器３８２の出力端子は、比較器３８４の第１の入力端子に接続さる。比較器３８４の第２の入力端子は、基準電圧源３８３の出力端子に接続される。比較器３８４の出力端子は、干渉波検出器３８の出力端子に接続される。

ＨＰＦ３８１は、比較器３４が出力するベースバンド信号のうち、信号成分を遮断し、相互変調歪み成分を通過させ、検波器３８２へ出力する。

検波器３８２は、ＨＰＦ３８１が出力する信号から相互変調歪みを検波し、検波した信号を後段の比較器３８４に出力する。

基準電圧源３８３は、復調に対して影響がない相互変調歪みのレベルを示す電圧を比較器３８４に出力する。つまり、基準電圧源３８３は、この電圧以下であれば、相互変調歪みが存在しても復調できるという基準を示す電圧を出力する。

比較器３８４は、検波器３８２が出力する相互変調歪みの検波信号と基準電圧源３８３が出力する基準電圧とを比較し、検波信号が基準電圧より高ければ”Ｈ”を、検波信号が基準電圧より低ければ”Ｌ”を判定回路３３に出力する。例えば、比較器３８４は、ＣＭＯＳ等のプロセスを用いてＩＣに実装されたオペアンプを用いる。

可変利得増幅器４０は、判定回路３３からの利得制御信号にしたがって利得を切り替える可変利得増幅器である。
図１３は、この発明の実施の形態２に係る可変利得増幅器４０の一構成例を示す構成図である。
可変利得増幅器４０は、差動増幅器４０１、減衰器４０２、スイッチ４０３、スイッチ４０４、スイッチ４０５、スイッチ４０６及びインバータ４０７を備える。

差動増幅器４０１の入力端子対は、スイッチ４０４の出力端子対に接続される。差動増幅器４０１の出力端子対は、可変利得増幅器４０の出力端子である。スイッチ４０４の入力端子対は、減衰器４０２の出力端子対が接続され、スイッチ４０４の制御端子は、可変利得増幅器４０の制御端子に接続される。

減衰器４０２の入力端子対は、スイッチ４０３出力端子対に接続され、減衰器４０２の出力端子対はスイッチ４０４の入力端子対に接続される。減衰器４０２は、入力される信号を減衰させて、差動増幅器４０１に出力する。例えば、減衰器４０２の減衰量は、１／３×Ｇｖである。

スイッチ４０３出力端子対は、減衰器４０２の入力端子対に接続される。スイッチ４０３入力端子対は、可変増幅器４０の入力端子である。スイッチ４０３の制御端子は、可変利得増幅器４０の制御端子に接続される。

スイッチ４０５とスイッチ４０６とは直列に接続される。直列に接続されたスイッチ４０５及びスイッチ４０６の入力端子対と出力端子対とは、スイッチ４０３、減衰器４０２、及びスイッチ４０４をバイパスするように、それぞれスイッチ４０２の入力端子対と差動増幅器４０１の入力端子対とに接続される。

インバータ４０７の入力端子は、可変利得増幅器４０の制御端子と接続され、インバータ４０７の出力端子は、スイッチ４０５及びスイッチ４０６の制御端子に接続される。

可変利得増幅器４０の制御端子に入力される信号が”Ｌ”の場合、スイッチ４０５及びスイッチ４０６は、インバータ４０７が論理を反転させるので、短絡になり、スイッチ４０３及びスイッチ４０４は、開放となる。したがって、可変利得増幅器４０に入力される信号は、減衰器４０２を通過せずに差動増幅器４０１に入力され、差動増幅器４０１で増幅され、増幅された信号は出力される。

可変利得増幅器４０の制御端子に入力される信号が”Ｈ”の場合、スイッチ４０５及びスイッチ４０６は、開放になり、スイッチ４０３及びスイッチ４０４は短絡となる。したがって、可変利得増幅器４０に入力される信号は、減衰器４０２を通過して、差動増幅器４０１に入力され、差動増幅器４０１で増幅され、増幅された信号は出力される。減衰器４０２を通過するため、利得制御信号が”Ｌ”のときと比べて、可変利得増幅器４０の利得は低くなる。

図１４は、この発明の実施の形態２に係る可変利得増幅器２０の利得周波数特性図である。
縦軸は利得であり、横軸は周波数である。点線が、利得制御前の利得を示し、実線が、利得制御後の利得を示す。可変利得増幅器４０は、制御端子に入力される利得制御信号にしたがって、信号経路を切り替えることにより、利得をＧｖから２／３・Ｇｖに切り替える。

実施の形態２に係る受信機の動作について説明する。実施の形態１と重複する部分の説明は省略し、動作の異なる部分を中心に説明する。

図１５は、この発明の実施の形態２に係るＲＳＳＩ検波器２の検波特性図である。
縦軸が検波電圧、横軸が入力電力である。ＲＳＳＩ検波器２は、可変利得増幅器４０の入力端子に検波器３０を追加したことによって、図２に比べて図１５では、ＲＳＳＩ検波器２の検波範囲が、ＤＥＴ０の領域分大きくなっている。ＤＥＴ０は、検波器３０のダイナミックレンジに対応する。

アンテナ１は、入力されたＡＳＫ変調信号及び干渉波をＲＳＳＩ検波器２の可変利得増幅器４０に出力する。このとき、増幅器４０の制御入力端子の論理は”Ｌ”であり、利得がＧｖである。ここでは、アンテナ１からＲＳＳＩ検波器２には、図１５の点Ａに示す電力の信号が入力される。

可変利得増幅器４０が増幅したＡＳＫ変調信号は、後段の増幅器２１、増幅器２２、及び増幅器２３で増幅される。最終段の増幅器２３は、増幅した信号を検波器２７及び検波器３１に出力する。検波器３１、基準電圧源３６、及び比較器３２の動作は実施の形態１と同じなので説明を省略する。

検波器２７は、増幅器２３が出力した信号を検波し、検波信号を電圧加算器２８に出力する。図１５の点Ａにおいて反応する検波器は検波器２７（ＤＥＴ４）のみであるため、電圧加算器２８では何も加算されず、検波器２７の検波信号がそのままＬＰＦ２９に出力される。

ＬＰＦ２９は、検波信号のうち自身のカットオフ周波数より高い周波数の信号を遮断し、帯域制限した検波信号を比較器３４及び平滑回路３７に出力する。

平滑回路３７は、ＬＰＦ２９の出力信号を時間平均し、時間平均した信号を比較器３４に出力する。

比較器３４は、ＬＰＦ２９の出力信号と平滑回路３７の出力信号とを比較し、ＬＰＦ２９の出力信号が平滑回路３７の出力信号より高ければ"Ｈ"を、ＰＦ２９の出力信号が平滑回路３７の出力信号より低ければ"Ｌ"をベースバンド信号として、干渉波検出器３８、プリアンブル検出器３５及び復調回路４に出力する。比較器３４が出力するベースバンド信号には、検波器２７の相互変調歪みが含まれる。

プリアンブル検出器３５及び復調器４の動作は実施の形態１と同じであるため、説明を省略する。

干渉波検出器３８は、比較器３４の出力信号から相互変調歪みを検出し、そのレベルが復調に影響を与えるレベルであるか否かを判別する。検出した相互変調歪みのレベルが、基準電圧源３８３の出力電圧より高い場合、干渉波検出器３８は、判定回路３３に”Ｈ”を出力する。

判定回路３３は、比較器３２が出力する信号及び干渉波検出器３８が出力信号に基づいて、可変利得増幅器４０に出力する利得制御信号を決定する。基本的に図７に示すフローチャートにしたがって、判定回路３３は、利得制御信号を決定するが、実施の形態２では、図７のステップ１０３において「プリアンブル信号を検出」から「相互変調歪みを検出」と読み替えて実行する。比較器３２が出力する信号は”Ｈ”であり、干渉波検出器３８の出力信号は”Ｈ”であるので、可変利得増幅器４０に利得制御信号”Ｈ”を出力する。

可変利得増幅器４０は、利得制御信号”Ｈ”にしたがい、信号の通過する経路を切り替え、利得を低下させる。利得制御信号が”Ｌ”から”Ｈ”に変化することで、入力される信号が、減衰器４０２を通過するので、可変利得増幅器４０の利得はＧｖから２／３・Ｇｖに変化する。

可変利得増幅器４０の利得が２／３・Ｇｖに変化することで、図１５に示すように、ＲＳＳＩ検波器２は、飽和領域がずれて、線形領域で受信信号を検波する。これにより、ＲＳＳＩ検波器２は、線形領域で信号を検波するので、相互変調歪みの発生量を小さくできる。

これ以降の動作は、実施の形態１の動作と同様であるので説明を省略する。ＲＳＳＩ検波器２は、干渉波により生じる相互変調歪みを抑えて受信信号を検波できるので、本受信機は、相互変調歪みによる悪影響を抑えて検波信号を復調できる。

以上の通り、実施の形態２によれば、干渉波検出器３８が検波信号に含まれる相互変調歪みを検出し、判定回路３３がその検出信号からＲＳＳＩ検波器２の飽和状態を判断し、飽和状態である場合、可変利得増幅器４０の利得を切り替え、ＲＳＳＩ検波器２における検波特性の飽和領域を線形領域にずらすので、受信信号に干渉波が含まれていても、検波特性の良い線形領域で、受信信号を検波できる。これにより、実施の形態２の受信機は、増幅器の利得より検波器のダイナミックレンジが低いＲＳＳＩ検波器であっても、受信機の検波器として利用できる。また、実施の形態２の受信機は、受信信号にプリアンブル信号が含まれない信号であっても、検波器の飽和状態を判断できる。

さらに、可変利得増幅器４０は、減衰器４０２をバイパスするか否かによって利得を切り替えているので、利得の周波数特性は平坦のまま、利得を変化させることができる。つまり、可変利得増幅器４０は、利得制御の前後で、ＡＳＫ変調信号の周波数に対する利得と干渉波の周波数に対する利得との差が変化しない。干渉波の電力で検波器の動作点が決定している場合、干渉波の周波数に対する利得を制御することになるが、利得制御後、ＡＳＫ変調信号の周波数に対する利得が大きくなり、ＡＳＫ変調信号の電力で検波器の動作点が決定され、利得を制御してもまた、飽和領域に入ってしまうという問題が生じる。しかし、可変利得増幅器４０は、利得制御の前後において利得の周波数特性が変化しないので、その問題を避けることができる。また、可変利得増幅器４０は、周波数特性が平坦のまま利得を切り替えられるので、電力レベルが変化せず時間に対して周波数が変わる干渉波に対しても、検波器の動作点を適切に移動させることができる。

１ アンテナ、２ ＲＳＳＩ検波器、３ 制御器、４ 復調回路、２０ ４０ 可変利得増幅器、２１ ２２ ２３ 増幅器、２４ ２５ ２６ ２７ ３０ ３１ ３８２ 検波器、２８ 電圧加算器、２９ ＬＰＦ、３２ ３４ ３５４ ３８４ 比較器、３３ 判定回路、３５ プリアンブル検出器、３６ ３８３ 基準電圧源、３７ 平滑回路、３８ 干渉波検出器、４０ 可変利得増幅器、２０１ ４０１ 差動増幅器、２０２ ２０３ 抵抗、２０４ ２０７ キャパシタ、２０５ ２０６ ２０８ ２０９ ４０３ ４０４ ４０５ ４０６ スイッチ、２１０ ４０７ インバータ、３５１ クロック抽出回路、３５２ シフトレジスタ、３５３ メモリ、３８１ ＨＰＦ、４０２ 減衰器。

この発明に係る受信機は、制御信号によって利得を切り替え、変調された受信信号を増幅する可変利得増幅器と、可変利得増幅器の利得よりダイナミックレンジが小さく、可変利得増幅器が増幅した受信信号を検波する第１の検波器と、第１の検波器の検波信号から第１の検波器の飽和状態を判別し、第１の検波器が飽和している場合、第１の検波器の飽和領域が線形領域に置き換わるように、可変利得増幅器の利得を不連続に切り替える制御信号を出力する制御器とを備え、受信信号はプリアンブル信号を含んでおり、制御器は、プリアンブル信号に対する第１の検波器の検波信号の波形パターンと予め記憶された波形パターンとを比較し、両者が一致しない場合、第１の検波器は飽和していると判別することを特徴とするものである。

Claims (8)

1. 制御信号によって利得を切り替え、変調された受信信号を増幅する可変利得増幅器と、
   前記可変利得増幅器の利得よりダイナミックレンジが小さく、前記可変利得増幅器が増幅した前記受信信号を検波する第１の検波器と、
   前記第１の検波器の検波信号から前記第１の検波器の飽和状態を判別し、前記第１の検波器が飽和している場合、前記第１の検波器の飽和領域が線形領域に置き換わるように、前記可変利得増幅器の利得を不連続に切り替える前記制御信号を出力する制御器と、
   を備えた受信機。
2. 前記可変利得増幅器の利得変化量が前記可変利得増幅器の利得と前記第１の検波器のダイナミックレンジとの差以上であって前記可変利得増幅器の利得以下であることを特徴とする請求項１記載の受信機。
3. 前記受信信号はプリアンブル信号を含んでおり、
   前記制御器は、前記プリアンブル信号に対する前記第１の検波器の検波信号の波形パターンと予め記憶された波形パターンとを比較し、両者が一致しない場合、前記第１の検波器は飽和していると判別することを特徴とする請求項１または請求項２に記載の受信機。
4. 前記制御器は、前記第１の検波器の検波信号の相互変調歪みを検出し、検出した前記相互変調歪みの電圧が予め定められた閾値より大きい場合、前記第１の検波器は飽和していると判別することを特徴とする請求項１または請求項２に記載の受信機。
5. 前記可変利得増幅器が増幅した前記受信信号を増幅する増幅器と、
   前記増幅器が増幅した前記受信信号を検波する第２の検波器と、
   前記第１の検波器の検波信号と前記第２の検波器の検波信号とを加算する電圧加算器とを備え、
   前記制御器は、前記電圧加算器が加算した検波信号の波形パターンから、前記第１の検波器または前記第２の検波器の少なくとも１つが飽和しているか否かを判別することを特徴とする請求項１に記載の受信機。
6. 前記電圧加算器が加算した検波信号のうち、カットオフ周波数以上の周波数成分を遮断し、前記電圧加算器が加算した検波信号の帯域制限を行うローパスフィルタと、
   前記ローパスフィルタが帯域制限した検波信号を平滑化する平滑回路と、
   前記ローパスフィルタが帯域制限した検波信号と前記平滑化回路が平滑化した検波信号とを比較し、前記ローパスフィルタが帯域制限した検波信号の信号成分を出力する比較器とを備え、
   前記制御器は、前記比較器が出力した信号の波形パターンから、前記第１の検波器または前記第２の検波器の少なくとも１つが飽和しているか否かを判別することを特徴とする請求項５に記載の受信機。
7. 前記可変利得増幅器は、出力回路にキャパシタと抵抗を有し、前記制御信号にしたがって、前記キャパシタ及び前記抵抗から決定されるカットオフ周波数を切り替えることにより、利得を切り替えることを特徴とする請求項１に記載の受信機。
8. 前記可変利得増幅器は、信号を減衰させる減衰器を有し、前記制御信号にしたがって前記減衰器をバイパスすることにより利得を切り替える請求項１に記載の受信機。

Images