JPWO2016080034A1 - 信号伝送絶縁デバイス及びパワー半導体モジュール - Google Patents
信号伝送絶縁デバイス及びパワー半導体モジュール Download PDFInfo
- Publication number
- JPWO2016080034A1 JPWO2016080034A1 JP2015558276A JP2015558276A JPWO2016080034A1 JP WO2016080034 A1 JPWO2016080034 A1 JP WO2016080034A1 JP 2015558276 A JP2015558276 A JP 2015558276A JP 2015558276 A JP2015558276 A JP 2015558276A JP WO2016080034 A1 JPWO2016080034 A1 JP WO2016080034A1
- Authority
- JP
- Japan
- Prior art keywords
- coil
- insulating film
- film
- dielectric
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000002955 isolation Methods 0.000 title description 2
- 238000009413 insulation Methods 0.000 claims description 34
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 239000010408 film Substances 0.000 description 297
- 230000005684 electric field Effects 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
第1コイル、
前記第1コイルに対向し前記第1コイルとともにトランスを構成する第2コイル、
前記第1コイルと前記第2コイルとが対向する間に設けられ、第1の誘電体からなる第1絶縁膜、
前記第1コイルの前記第2コイルに対向する第一主面とは反対側の第二主面に接する面と前記第1絶縁膜との間に設けられ、前記第1コイルを埋めて覆う第1の膜、および前記第二主面に接する面で前記第1の膜に隣接して設けられた第2の膜を含み、前記第1の誘電体よりも抵抗率が低い第2の誘電体からなる第2絶縁膜、
前記第2コイルの前記第1コイルに対向する第三主面に接する面と前記第1絶縁膜との間に設けられた第3の膜、および当該第3の膜に前記第三主面に接する面で前記第3の膜に隣接し、前記第2コイルを埋めて覆う第4の膜を含み、前記第1の誘電体よりも抵抗率が低い第3の誘電体からなる第3絶縁膜、
を備えたものである。
まず、本発明の実施の形態1にかかる信号伝送絶縁デバイスの構成について説明する。図1は、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aの構成を示す平面図である。図2は、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aの構成を示す断面図である。なお、図2は、図1におけるA−A断面図に相当するものである。
τ>1/F (1)
τ=ρ×εr×ε0 (2)
ρ>1/(F×εr×ε0) (3)
本発明の構成は、実施の形態1にかかる信号伝送絶縁デバイス1aの構成に限定されるものでなく、他の構成とすることもできる。特に、半導体基板2が導電性で、かつ第1コイル4と半導体基板2が接地されている場合、第1コイル4の半導体基板2に面した角部での電界集中の発生が抑えられるため、第1コイル4の下側に設ける第2絶縁膜6aの構成を省略して製造時の工程数を削減することができ、生産コストを低減することができる。そこで、実施の形態1にかかる信号伝送絶縁デバイス1aとは異なる構成について説明する。なお、以下において、本発明の実施の形態1と相違する第2絶縁膜の部分について説明し、同一または対応する他の部分についての説明は省略する。
実施の形態3にかかる信号伝送絶縁デバイス1cの構成について説明する。図8は、本発明の実施の形態3にかかる信号伝送絶縁デバイス1cの構成を示す断面図である。図8において、図2と同じ符号を付けたものは、同一または対応する構成を示している。また、本実施の形態は、実施の形態1と比較して、第2絶縁膜6a、6b、第3絶縁膜7a、7bの構成で相違するため、以下においては当該相違点についてのみ説明し、他の構成については説明を省略する。
実施の形態4にかかる信号伝送絶縁デバイス1dの構成について説明する。図9は、本発明の実施の形態4にかかる信号伝送絶縁デバイス1dの構成を示す断面図である。図9において、図6と同じ符号を付けたものは、同一または対応する構成を示している。また、本実施の形態は、実施の形態2と比較して、第2絶縁膜6b、第3絶縁膜7a、7bの構成で相違するため、以下においては当該相違点についてのみ説明し、他の構成については説明を省略する。
Claims (11)
- 第1コイル、
前記第1コイルに対向し前記第1コイルとともにトランスを構成する第2コイル、
前記第1コイルと前記第2コイルとが対向する間に設けられ、第1の誘電体からなる第1絶縁膜、
前記第1コイルの前記第2コイルに対向する第一主面とは反対側の第二主面に接する面と前記第1絶縁膜との間に設けられ、前記第1コイルを埋めて覆う第1の膜、および前記第二主面に接する面で前記第1の膜に隣接して設けられた第2の膜を含み、前記第1の誘電体よりも抵抗率が低い第2の誘電体からなる第2絶縁膜、
前記第2コイルの前記第1コイルに対向する第三主面に接する面と前記第1絶縁膜との間に設けられた第3の膜、および当該第3の膜に前記第三主面に接する面で前記第3の膜に隣接し、前記第2コイルを埋めて覆う第4の膜を含み、前記第1の誘電体よりも抵抗率が低い第3の誘電体からなる第3絶縁膜、
を備えたことを特徴とする信号伝送絶縁デバイス。 - 第1コイル、
前記第1コイルに対向し前記第1コイルとともにトランスを構成する第2コイル、
前記第1コイルと前記第2コイルとが対向する間に設けられ、第1の誘電体からなる第1絶縁膜、
前記第1コイルの前記第2コイルに対向する第一主面とは反対側の第二主面に接する面と前記第1絶縁膜との間に設けられ、前記第1コイルを埋めて覆う第1の膜、および前記第二主面に接する面で前記第1の膜に隣接して設けられた第2の膜を含み、前記第1の誘電体よりも誘電率が高い第2の誘電体からなる第2絶縁膜、
前記第2コイルの前記第1コイルに対向する第三主面に接する面と前記第1絶縁膜との間に設けられた第3の膜、および当該第3の膜に前記第三主面に接する面で前記第3の膜に隣接し、前記第2コイルを埋めて覆う第4の膜を含み、前記第1の誘電体よりも誘電率が高い第3の誘電体からなる第3絶縁膜、
を備えたことを特徴とする信号伝送絶縁デバイス。 - 第1コイル、
前記第1コイルに対向し前記第1コイルとともにトランスを構成する第2コイル、
前記第1コイルと前記第2コイルとが対向する間に設けられ、第1の誘電体からなる第1絶縁膜、
前記第1コイルの前記第2コイルに対向する第一主面とは反対側の第二主面に接する面と前記第1絶縁膜との間に設けられ、前記第1コイルを埋めて覆う第1の膜、および前記第二主面に接する面で前記第1の膜に隣接して設けられた第2の膜を含み、前記第1の誘電体よりも抵抗率が低い第2の誘電体からなる第2絶縁膜、
前記第2コイルの前記第1コイルに対向する第三主面に接する面と前記第1絶縁膜との間に設けられた第3の膜、および当該第3の膜に前記第三主面に接する面で前記第3の膜に隣接し、前記第2コイルを埋めて覆う第4の膜を含み、前記第1の誘電体よりも抵抗率が低い第3の誘電体からなる第3絶縁膜、
を備え、
前記第1絶縁膜に隣接する前記第1の膜の前記第1絶縁膜側の面を平坦に形成するとともに、前記第4の膜の、前記第3の膜に接する面とは反対側の面を平坦に形成したことを特徴とする信号伝送絶縁デバイス。 - 第1コイル、
前記第1コイルに対向し前記第1コイルとともにトランスを構成する第2コイル、
前記第1コイルと前記第2コイルとが対向する間に設けられ、第1の誘電体からなる第1絶縁膜、
前記第1コイルの前記第2コイルに対向する第一主面とは反対側の第二主面に接する面と前記第1絶縁膜との間に設けられ、前記第1コイルを埋めて覆う第1の膜、および前記第二主面に接する面で前記第1の膜に隣接して設けられた第2の膜を含み、前記第1の誘電体よりも誘電率が高い第2の誘電体からなる第2絶縁膜、
前記第2コイルの前記第1コイルに対向する第三主面に接する面と前記第1絶縁膜との間に設けられた第3の膜、および当該第3の膜に前記第三主面に接する面で前記第3の膜に隣接し、前記第2コイルを埋めて覆う第4の膜を含み、前記第1の誘電体よりも誘電率が高い第3の誘電体からなる第3絶縁膜、
を備え、
前記第1絶縁膜に隣接する前記第1の膜の前記第1絶縁膜側の面を平坦に形成するとともに、前記第4の膜の、前記第3の膜に接する面とは反対側の面を平坦に形成したことを特徴とする信号伝送絶縁デバイス。 - 前記第1コイルの前記第2コイルに対して第一主面とは反対側の第二主面に接する部分に設けられた前記第2の膜が省略されている、
ことを特徴とする請求項1から4のいずれか1項に記載の信号伝送絶縁デバイス。 - 圧縮応力が生じた前記第1絶縁膜と、
引張応力が生じた前記第2絶縁膜及び前記第3絶縁膜と、
を備えたことを特徴とする請求項1から5のいずれか1項に記載の信号伝送絶縁デバイス。 - 引張応力が生じた前記第1絶縁膜と、
圧縮応力が生じた前記第2絶縁膜及び前記第3絶縁膜と、
を備えたことを特徴とする請求項1から5のいずれか1項に記載の信号伝送絶縁デバイス。 - 前記第1の誘電体はSiO2である、
ことを特徴とする請求項1から7のいずれか1項に記載の信号伝送絶縁デバイス。 - 前記第2の誘電体はSiNである、
ことを特徴とする請求項1から8のいずれか1項に記載の信号伝送絶縁デバイス。 - 前記第3の誘電体はSiNである、
ことを特徴とする請求項1から9のいずれか1項に記載の信号伝送絶縁デバイス。 - パワー半導体装置、
前記パワー半導体装置を駆動する駆動回路、
前記駆動回路と前記パワー半導体装置を制御する制御回路との間の信号を伝送するとともに、前記駆動回路と前記制御回路とを絶縁する請求項1から10のいずれか1項に記載の信号伝送絶縁デバイス、
を備えたことを特徴とするパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015558276A JP5889501B1 (ja) | 2014-11-18 | 2015-08-19 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014233376 | 2014-11-18 | ||
JP2014233376 | 2014-11-18 | ||
PCT/JP2015/073229 WO2016080034A1 (ja) | 2014-11-18 | 2015-08-19 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
JP2015558276A JP5889501B1 (ja) | 2014-11-18 | 2015-08-19 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5889501B1 JP5889501B1 (ja) | 2016-03-22 |
JPWO2016080034A1 true JPWO2016080034A1 (ja) | 2017-04-27 |
Family
ID=55530504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015558276A Active JP5889501B1 (ja) | 2014-11-18 | 2015-08-19 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5889501B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115881427A (zh) | 2017-10-13 | 2023-03-31 | 罗姆股份有限公司 | 电子组件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719084B2 (en) * | 2006-06-30 | 2010-05-18 | Intel Corporation | Laminated magnetic material for inductors in integrated circuits |
JP2009253052A (ja) * | 2008-04-07 | 2009-10-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5855285B2 (ja) * | 2013-01-18 | 2016-02-09 | 三菱電機株式会社 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
-
2015
- 2015-08-19 JP JP2015558276A patent/JP5889501B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP5889501B1 (ja) | 2016-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541079B2 (en) | Integrated transformer | |
US11044022B2 (en) | Back-to-back isolation circuit | |
JP5855285B2 (ja) | 信号伝送絶縁デバイス及びパワー半導体モジュール | |
WO2016080034A1 (ja) | 信号伝送絶縁デバイス及びパワー半導体モジュール | |
US9589887B2 (en) | Semiconductor device | |
JP4858290B2 (ja) | 負荷駆動装置 | |
US9431379B2 (en) | Signal transmission arrangement | |
JP5658429B2 (ja) | 回路装置 | |
US9929038B2 (en) | Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure | |
JP6386005B2 (ja) | 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法 | |
WO2015114758A1 (ja) | 半導体装置 | |
US9000554B2 (en) | Semiconductor device | |
US9941565B2 (en) | Isolator and method of forming an isolator | |
JP7423717B2 (ja) | 半導体装置 | |
JP2021509540A (ja) | 高電圧絶縁構造及び方法 | |
JP2014022600A (ja) | 半導体集積回路 | |
CN104662667B (zh) | 半导体装置 | |
JP5889501B1 (ja) | 信号伝送絶縁デバイス及びパワー半導体モジュール | |
WO2018198747A1 (ja) | 半導体装置 | |
JP6062486B2 (ja) | 半導体装置 | |
JP2016092283A (ja) | 回路基板 | |
US20220270988A1 (en) | Electronic part and semiconductor device | |
JP2013239731A (ja) | 半導体装置 | |
JP2007173504A (ja) | 半導体素子を実装するためのモジュールと、半導体素子が実装されている半導体装置 | |
JP2016105434A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5889501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |