JPWO2015050092A1

JPWO2015050092A1 - 電源システム

Info

Publication number: JPWO2015050092A1
Application number: JP2015540487A
Authority: JP
Inventors: 良之鵜野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-10-02
Filing date: 2014-09-30
Publication date: 2017-03-09
Anticipated expiration: 2034-09-30
Also published as: CN105580260B; CN105580260A; JP6191698B2; WO2015050092A1; DE112014004594T5

Abstract

複数の電源装置を備え、それらの入力部および出力部はそれぞれ並列接続されている。複数の電源装置は、調歩同期方式でシリアル信号の通信を行うコントローラを備え、複数の電源装置のうち、少なくとも１つの電源装置のコントローラはシリアル信号を送信し、他の電源装置のコントローラはシリアル信号を受信する。そして、シリアル信号の立ち上がりまたは立ち下がりエッジに同期してスイッチ素子をスイッチングするスイッチング制御回路を備える。各電源装置は同期のための個別のクロック線を用いることなく、他の電源装置と同期する。

Description

本発明は、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムに関するものである。

高出力化や冗長運転を目的として、複数の電源装置を並列接続して構成される電源システムが利用される。複数の電源装置を用いる場合、複数のスイッチング動作による干渉現象（スイッチングビート）を抑制するためには、各電源装置の動作を同期させる必要がある。例えば特許文献１には、複数の電源装置を並列接続したマルチフェーズ型電源装置が示されており、この電源装置は、スイッチング周波数の同期をとるために、コントローラMCUからPWM搭載型駆動ユニットへ、所定周波数、所定位相のクロック信号を出力する。すなわち、複数のPWM搭載型駆動ユニットはそれぞれクロック信号を入力し、そのクロック信号に同期してそれぞれのインダクタを駆動する。

特開２０１２−８０７４４号公報

特許文献１に示されている電源装置においては、PWM搭載型駆動ユニットそれぞれにクロック線が必要であるため、PWM搭載型駆動ユニットの数が増えるにつれ配線や端子が増加し、これがコスト増加の要因となる。また、クロック線はノイズの発生源になり、ノイズの受容部ともなるので、これらの対策が必要になる。

本発明の目的は、各電源装置の同期のための個別のクロック線を不要として上記問題を解消した電源システムを提供することにある。

本発明の電源システムは、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続され、前記複数の電源装置は、電力変換を行うコンバータ部と、スイッチ素子のスイッチング制御を行うスイッチング制御回路と、調歩同期方式でシリアル信号の通信を行うコントローラと、を備え、前記複数の電源装置のうち、少なくとも１つの電源装置の前記コントローラは前記シリアル信号を送信し、他の電源装置の前記コントローラは前記シリアル信号を受信し、前記複数の電源装置の各スイッチング制御回路は、前記シリアル信号の立ち上がりまたは立ち下がりエッジに同期してスイッチ素子をスイッチングすることを特徴とする。

また、本発明の電源システムは、複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続され、前記複数の電源装置以外に、調歩同期方式でシリアル信号の通信を行う外部コントローラを備え、前記複数の電源装置は、電力変換を行うコンバータ部と、スイッチ素子のスイッチング制御を行うスイッチング制御回路と、調歩同期方式でシリアル信号の通信を行うコントローラと、を備え、前記外部コントローラは前記シリアル信号を送信し、前記複数の電源装置は前記シリアル信号を受信し、前記複数の電源装置の各スイッチング制御回路は、前記シリアル信号の立ち上がりまたは立ち下がりエッジに同期してスイッチ素子をスイッチングすることを特徴とする。

上記構成により、少ない配線で各電源装置の動作を同期させることができ、配線や端子の増加を抑制できる。またノイズに関する問題も低減できる。

前記複数の電源装置のうち、少なくとも１つの電源装置の前記スイッチング制御回路は、前記シリアル信号の立ち上がりまたは立ち下がりエッジと前記スイッチ素子のスイッチングとの間に一定の遅延時間を設定するものであってもよい。このことで、マルチフェーズ動作を実現できる。

前記スイッチング制御回路による前記スイッチ素子のスイッチング周期と前記シリアル信号の１ビット長とは整数比の関係にあることが好ましい。これにより、波形なまりやノイズ発生を抑制できる。

本発明によれば、各電源装置の同期のためのクロック線を必要としないため、配線や端子の増加を抑制できる。またノイズに関する問題も低減できる。

図１は第１の実施形態に係る電源システムの回路図である。図２は各コントローラ内の回路または機能をブロック化して表した図である。図３はシリアル信号および各コントローラの同期ＰＷＭ生成部が発生する方形波信号の波形図である。図４は第２の実施形態に係る電源システムの回路図である。図５は第２の実施形態に係る電源システムの動作を示す波形図である。図６はインターリーブ動作について示す波形図である。図７は第３の実施形態に係る電源システムの回路図である。図８は第４の実施形態に係る電源システムの動作を示す波形図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。

《第１の実施形態》
図１は第１の実施形態に係る電源システムの回路図である。この電源システム２０１は、複数の電源装置ユニット（以下、単に「ユニット」）１００Ａ，１００Ｂ・・・を備え、それらの入力部および出力部がそれぞれ並列接続されて構成されている。図１では３つめ以降のユニットの図示は省略している。ユニット１００Ａ，１００Ｂ・・・のそれぞれは基本的に同一構成であるが、この例では、ユニット１００Ａがマスター、他のユニット１００Ｂ等はスレーブとして動作する。

ユニット１００Ａを例に挙げると、ユニット１００Ａは、コンバータ部１、ＰＷＭ制御部２、コントローラ１０Ａ、出力電圧検出回路３を備えている。コンバータ部１はスイッチ素子Ｑ１、ダイオードＤ１、インダクタＬ１およびキャパシタＣ１を備えて、非絶縁の降圧コンバータ回路を構成している。ＰＷＭ制御部２は、誤差増幅器ＯＰＡＭＰ１，ＰＷＭコンパレータＣＭＰ１、三角波生成回路２１を備えている。コンバータ部１、ＰＷＭ制御部２およびコントローラ１０Ａにより、本発明に係る「スイッチング制御回路」を構成する。

出力電圧検出回路３は抵抗Ｒ１，Ｒ０による分圧回路である。誤差増幅器ＯＰＡＭＰ１は基準電圧Vrefと出力電圧検出回路３の出力電圧とを比較し、誤差電圧をＰＷＭコンパレータＣＭＰ１の非反転端子へ与える。誤差増幅器ＯＰＡＭＰ１の反転入力端と出力端との間には、キャパシタＣ２および抵抗Ｒ２が接続されている。この回路は制御系の発振防止のための位相補償回路として作用する。

コントローラ１０ＡはマイクロコントロールユニットMCUで構成されている。コントローラ１０Ａは三角波生成回路２１に対して方形波信号を与える。三角波生成回路２１はこの方形波信号に同期して三角波信号を発生し、これをＰＷＭコンパレータＣＭＰ１の反転端子へ与える。ＰＷＭコンパレータＣＭＰ１は、非反転端子への入力電圧と三角波信号とを比較することでＰＷＭ変調信号をスイッチ素子Ｑ１へ与える。

スイッチ素子Ｑ１は上記ＰＷＭ変調された信号で制御される。スイッチ素子Ｑ１のオン期間にインダクタＬ１に励磁電流が流れ、オフ期間にダイオードＤ１を通して還流電流が流れる。

コントローラ１０Ａはシリアル信号線４へ通信用のシリアル信号を出力する。上記方形波信号はシリアル信号の立ち上がりまたは立ち下がりエッジと同期している。すなわち、コントローラ１０Ａは、通信用のシリアル信号を出力するとともに、このシリアル信号の立ち上がりまたは立ち下がりエッジと同期する方形波信号を発生する。但し、コントローラ１０Ａは通信用のシリアル信号を常に送出し続ける必要はない。

ユニット１００Ｂ内のコントローラ１０Ｂは、シリアル信号線４のシリアル信号を入力し、その立ち上がりまたは立ち下がりエッジと同期する方形波信号を発生し、これを三角波生成回路２１へ与える。

図２は各コントローラ内の回路または機能をブロック化して表した図である。コントローラ１０Ａ，１０Ｂ・・・は、同期ＰＷＭ生成部１１および調歩同期シリアル通信部１２を備えている。コントローラ１０Ａ内の同期ＰＷＭ生成部１１は自励発振により方形波信号を発生する。コントローラ１０Ａ内の調歩同期シリアル通信部１２は上記方形波信号を入力し、この方形波信号の立ち上がりまたは立ち下がりエッジに同期して通信データをＴＸ端子から出力する。また、調歩同期シリアル通信部１２は通信データをＲＸ端子から入力する。コントローラ１０Ｂ内の調歩同期シリアル通信部１２は調歩同期方式でＴＸ端子から通信データを出力し、ＲＸ端子から入力する。コントローラ１０Ｂ内の同期ＰＷＭ生成部１１はシリアル信号線４の立ち上がりまたは立ち下がりエッジに同期して方形波信号を発生する。各コントローラ１０Ａ，１０Ｂ・・・内の同期ＰＷＭ生成部が発生する方形波信号の周期は同じである。

図３は上記シリアル信号および各コントローラの同期ＰＷＭ生成部が発生する方形波信号の波形図である。この例では、マスターとして動作するコントローラ１０Ａ内の同期ＰＷＭ生成部１１が発生する方形波信号の立ち上がりに同期してシリアル信号が出力される。そして、スレーブとして動作するコントローラ１０Ｂ等内の同期ＰＷＭ生成部１１が発生する方形波信号はシリアル信号の立ち上がりまたは立ち下がりエッジに同期する。

マスターとして動作するコントローラは、伝送すべきデータが無い状態ではシリアル信号線をＨレベルに保つ。何らかのデータを送信する際、スタートビットとして０（Ｌレベル）を送出し、それに続くビットを順次送出する。規定のビット数を送出すると、ストップビットとして１（Ｈレベル）を送出し、データ送信を終了する。

このようにして、各コントローラ１０Ａ，１０Ｂ・・・が発生する方形波信号は一致し、各ＰＷＭ制御部２は同じ三角波信号を基にＰＷＭ変調を行う。これにより、各ユニットのコンバータ部１はスイッチ素子Ｑ１を同じスイッチング周期でスイッチングする。

したがって、本実施形態によれば、調歩同期のシリアル通信に同期させてスイッチングするので、クロック信号を用いる必要がなく、その結果、クロック信号用の配線や端子の増加を抑制できる。また、クロック線が存在しないため、これによるノイズの発生も抑制できる。

《第２の実施形態》
図４は第２の実施形態に係る電源システムの回路図である。この電源システム２０２は、２つのユニット１００Ａ，１００Ｂを備え、それらの入力部および出力部がそれぞれ並列接続されて構成されている。この２つのユニット１００Ａ，１００Ｂの基本的な構成は図１に示したユニット１００Ａ，１００Ｂと同じであるが、スレーブ動作するコントローラ１０Ｂ等の動作が異なる。

図５は第２の実施形態に係る電源システムの動作を示す波形図であり、マスターとして動作するコントローラ１０Ａが出力するシリアル信号および各コントローラの同期ＰＷＭ生成部が発生する方形波信号の波形図である。この例では、スレーブとして動作するコントローラ１０Ｂ等内の同期ＰＷＭ生成部１１が発生する方形波信号は、シリアル信号の立ち上がりまたは立ち下がりエッジから一定時間だけ遅延して立ち上がる。この遅延時間は、マスターであるユニット１００Ａと、スレーブであるユニット１００Ｂとがインターリーブ動作するように定めておく。

図６はインターリーブ動作について示す波形図である。ここで、ユニット１００Ａのスイッチング動作の位相をＡ相、ユニット１００Ｂのスイッチング動作の位相をＢ相で表すと、Ａ相とＢ相のインダクタ電流およびゲート電圧は図６に示すような波形となる。Ａ相ゲート電圧（ユニット１００Ａ内のスイッチ素子Ｑ１のゲート電圧）と、Ｂ相ゲート電圧（ユニット１００Ｂ内のスイッチ素子Ｑ１のゲート電圧）とは位相差がある。これに伴い、Ａ相インダクタ電流（ユニット１００Ａ内のインダクタＬ１に流れる電流）と、Ｂ相インダクタ電流（ユニット１００Ｂ内のインダクタＬ１に流れる電流）とに位相差が生じ、インターリーブ動作する。これにより出力電流のリプル成分を抑制できる。

なお、２相のインターリーブ動作に限らず、同様にして３相以上のマルチフェーズ動作をさせることもできる。すなわち、スレーブであるユニットを複数設け、これら複数のユニット内のコントローラの同期ＰＷＭ生成部に対して複数とおりの遅延時間を定めておけばよい。例えば遅延時間が２とおりであれば、３相のマルチフェーズ動作となる。

また、上記遅延時間はユニットの製造時にユニットに記憶させてもよいし、マスターであるユニットが上記シリアル通信によって指令することで、スレーブである各ユニットに遅延時間を設定するようにしてもよい。

《第３の実施形態》
図７は第３の実施形態に係る電源システムの回路図である。この電源システム２０３は、第１・第２の実施形態と異なり、電源ユニット１００Ａ，１００Ｂ以外に外部コントローラ２０を備えている。この外部コントローラ２０の構成は、図２に示したコントローラ１０Ａと同じである。但し、同期ＰＷＭ生成部１１の信号は外部へは出力されない。外部コントローラ２０は、第１の実施形態で示したコントローラ１０Ａと同様の動作を行う。このように、コントローラをユニットの外部に設けてもよい。

《第４の実施形態》
第４の実施形態では、スイッチング制御回路によるスイッチ素子のスイッチング周期とシリアル信号の１ビット長とが１：１以外の整数比の関係にある例を示す。

第１〜第３の実施形態では、シリアル信号の１ビット長とＰＷＭ変調のキャリア信号の周期（スイッチ素子のスイッチング周期）とが等しい例を示したが、スイッチ素子のスイッチング周期とシリアル信号の１ビット長とは整数倍比であればよい。

図８は第４の実施形態に係る電源システムの動作を示す波形図である。図３と比較すれば明らかなように、本実施形態では、ＰＷＭ変調のキャリア信号の周期（スイッチ素子のスイッチング周期）はシリアル信号の１ビット長の整数分の１である。例えばシリアル信号のデータ転送レートは100kbps、ＰＷＭ変調のキャリア信号の周波数は400kHzである。

このような関係であっても、マスターとして動作するコントローラ内の同期ＰＷＭ生成部が発生する方形波信号の立ち上がりに同期してシリアル信号が出力される。そして、スレーブとして動作するコントローラ内の同期ＰＷＭ生成部が発生する方形波信号はシリアル信号の立ち上がりまたは立ち下がりエッジに同期する。

シリアル信号の１ビット長とスイッチング周期とが同じであると、シリアル通信の伝送周波数が高くなり、波形なまりによる通信エラーが問題となったり、シリアル信号線がノイズ源となったりする場合があるが、本実施形態のように、シリアル通信の伝送周波数を低下させれば、これらの問題を回避あるいは低減できる。

図２では、２本のシリアル信号線を用いて全二重通信を行う例を示したが、１本のシリアル信号線を用いた半二重通信を行う場合にも適用できる。

また、以上に示した実施形態では、コンバータ部が非絶縁の降圧コンバータ回路である例を示したが、コンバータ部は昇圧コンバータや昇降圧コンバータであってもよい。また絶縁トランスを用いた絶縁型であってもよい。また、ＰＷＭ制御部を誤差増幅器、ＰＷＭコンパレータおよび受動素子の組み合わせで構成したアナログ制御の例を示したが、これをＭＣＵで処理するディジタル制御としてもよい。

Ｃ１…キャパシタ
ＣＭＰ１…ＰＷＭコンパレータ
Ｄ１…ダイオード
Ｌ１…インダクタ
ＯＰＡＭＰ１…誤差増幅器
Ｑ１…スイッチ素子
１…コンバータ部
２…ＰＷＭ制御部
３…出力電圧検出回路
４…シリアル信号線
１０Ａ，１０Ｂ…コントローラ
１１…同期ＰＷＭ生成部
１２…調歩同期シリアル通信部
２１…三角波生成回路
１００Ａ，１００Ｂ…電源装置ユニット
２０１，２０２…電源システム

Claims

複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムにおいて、
前記複数の電源装置は、電力変換を行うコンバータ部と、スイッチ素子のスイッチング制御を行うスイッチング制御回路と、調歩同期方式でシリアル信号の通信を行うコントローラと、を備え、
前記複数の電源装置のうち、少なくとも１つの電源装置の前記コントローラは前記シリアル信号を送信し、他の電源装置の前記コントローラは前記シリアル信号を受信し、
前記複数の電源装置の各スイッチング制御回路は、前記シリアル信号の立ち上がりまたは立ち下がりエッジに同期してスイッチ素子をスイッチングすることを特徴とする電源システム。
複数の電源装置を備え、それらの入力部および出力部がそれぞれ並列接続された電源システムにおいて、
前記複数の電源装置以外に、調歩同期方式でシリアル信号の通信を行う外部コントローラを備え、
前記複数の電源装置は、電力変換を行うコンバータ部と、スイッチ素子のスイッチング制御を行うスイッチング制御回路と、調歩同期方式でシリアル信号の通信を行うコントローラと、を備え、
前記外部コントローラは前記シリアル信号を送信し、前記複数の電源装置は前記シリアル信号を受信し、
前記複数の電源装置の各スイッチング制御回路は、前記シリアル信号の立ち上がりまたは立ち下がりエッジに同期してスイッチ素子をスイッチングすることを特徴とする電源システム。
前記複数の電源装置のうち、少なくとも１つの電源装置の前記スイッチング制御回路は、前記シリアル信号の立ち上がりまたは立ち下がりエッジと前記スイッチ素子のスイッチングとの間に一定の遅延時間を設定する、請求項１または２に記載の電源システム。
前記スイッチング制御回路による前記スイッチ素子のスイッチング周期と前記シリアル信号の１ビット長とは整数比の関係にある、請求項１、２または３に記載の電源システム。