JP2017085856A - Dc/dcコンバータおよびその制御回路、制御方法、システム電源 - Google Patents
Dc/dcコンバータおよびその制御回路、制御方法、システム電源 Download PDFInfo
- Publication number
- JP2017085856A JP2017085856A JP2015214817A JP2015214817A JP2017085856A JP 2017085856 A JP2017085856 A JP 2017085856A JP 2015214817 A JP2015214817 A JP 2015214817A JP 2015214817 A JP2015214817 A JP 2015214817A JP 2017085856 A JP2017085856 A JP 2017085856A
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- channels
- circuit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 238000012937 correction Methods 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 24
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000005070 sampling Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 3
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 108010032363 ERRalpha estrogen-related receptor Proteins 0.000 description 2
- 101000786631 Homo sapiens Protein SYS1 homolog Proteins 0.000 description 2
- 102100025575 Protein SYS1 homolog Human genes 0.000 description 2
- 101100018857 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IMH1 gene Proteins 0.000 description 2
- 102100036832 Steroid hormone receptor ERR1 Human genes 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
この場合、サンプルホールド回路の動作を、対応するチャンネルのスイッチングトランジスタのオン、オフ、つまりPWM信号と同期させればよいため、制御を簡易化できる。
この構成では、第1キャパシタと第2キャパシタの容量に応じて、電流バランスの応答速度を調節できる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
IAVE=(I1+I2+・・・+IM)/M
VERRi=VERR+ΔVOFSi=VERR+R21×ΔIi …(1)
つまり共通の誤差信号VERRに対して、チャンネルごとに独立して、差分電流ΔIiに比例したオフセット電圧VOFSiを重畳することができる。すなわち、各チャンネルの差分電流ΔIiは、もとの誤差信号VERRに影響を及ぼさない。
図5の電流バランス回路220aに関して、サンプルホールド回路222に代えて、電流検出信号VISの平均値を生成する平均化回路を設けてもよい。平均化回路としては、ローパスフィルタを用いてもよい。
実施の形態ではダイオード整流型のDC/DCコンバータを説明したが、同期整流型であってもよい。また昇圧DC/DCコンバータではなく、降圧DC/DCコンバータや、昇降圧DC/DCコンバータにも本発明は適用可能である。この場合、図2の出力回路110のトポロジーを変更すればよい。
図2においてコイル電流ILの検出方法は特に限定されない。たとえば電流センス抵抗R1に代えて、スイッチングトランジスタM1のオン抵抗を利用してもよい。あるいはスイッチングトランジスタM1に比例した電流が流れるように接続されるスイッチングトランジスタM1のレプリカを設け、レプリカに流れる電流を検出してもよい。
図5の電流バランス回路220aでは、電圧信号である電流検出信号VIS1〜VISMを電流信号に変換した後に、加算、減算あるいは平均演算を行っているが、本発明はそれには限定されない。電圧信号である電流検出信号VIS1〜VISMのまま、加算、減算あるいは平均演算を行ってもよい。そのほかの信号についても同様である。
Claims (14)
- マルチフェーズのDC/DCコンバータの制御回路であって、
前記DC/DCコンバータは、チャンネルごとに設けられたスイッチングトランジスタ、インダクタ、整流素子を有しており、
前記制御回路は、
前記DC/DCコンバータの出力電圧に応じたフィードバック信号とその目標値の誤差を増幅し、誤差信号を生成するエラーアンプと、
複数のチャンネルに対応するピーク電流モードの複数のパルス幅変調器であって、それぞれが、対応するスイッチングトランジスタに流れる電流を示す電流検出信号を前記誤差信号と比較するコンパレータと、前記コンパレータの出力に応じてPWM(Pulse Width Modulation)信号をオフレベルに遷移させるロジック回路と、を含む、複数のパルス幅変調器と、
複数のチャンネルに対応し、それぞれが対応する前記PWM信号に応じて、対応する前記スイッチングトランジスタを駆動する、複数のドライバと、
複数のチャンネルそれぞれについて、対応する前記電流検出信号と、前記複数のチャンネルの前記電流検出信号の平均値との差分に応じた補正信号を、対応する前記コンパレータの2つの入力のうち少なくとも一方に重畳する電流バランス回路と、
を備えることを特徴とする制御回路。 - 前記電流バランス回路は、前記複数のチャンネルそれぞれについて、前記補正信号を前記誤差信号側の入力に重畳することを特徴とする請求項1に記載の制御回路。
- 前記電流バランス回路は、複数のチャンネルに対応し、それぞれが、対応する前記電流検出信号を、各周期内の所定のタイミングでサンプリングする、複数のサンプルホールド回路を含むことを特徴とする請求項1または2に記載の制御回路。
- 前記複数のサンプルホールド回路はそれぞれ、対応する前記電流検出信号を、ピークまたはボトムのタイミングでサンプリングすることを特徴とする請求項3に記載の制御回路。
- 前記複数のサンプルホールド回路はそれぞれ、
前記電流検出信号を受ける入力端子と、
出力端子と、
前記入力端子と前記出力端子の間に直列に設けられる第1スイッチおよび第2スイッチと、
前記第1スイッチおよび前記第2スイッチの接続ノードと接続される第1キャパシタと、
前記出力端子と接続される第2キャパシタと、
を含み、前記第2キャパシタの容量は前記第1キャパシタの容量より大きいことを特徴とする請求項3または4に記載の制御回路。 - 前記電流バランス回路は、
前記複数のチャンネルに対応し、それぞれが、対応する前記電流検出信号に応じた個別電流を生成する、複数の個別電流生成回路と、
複数のチャンネルの個別電流の平均に相当する平均電流を生成する平均電流生成回路と、
前記複数のチャンネルに対応し、それぞれが、対応する前記個別電流と前記平均電流との差分電流を生成する、複数の差分電流生成回路と、
前記複数のチャンネルに対応し、それぞれが前記補正信号として、対応する前記差分電流に応じたオフセット電圧を対応する前記コンパレータの2つの入力のうち少なくとも一方に重畳する、複数の重畳回路と、
を含むことを特徴とする請求項1から5のいずれかに記載の制御回路。 - 前記複数の重畳回路はそれぞれ、第1端が前記エラーアンプの出力と接続され、第2端が対応する前記コンパレータの入力と接続されるオフセット用抵抗を含み、対応する前記差分電流を、前記オフセット用抵抗の前記第2端にソースおよび/またはシンクすることを特徴とする請求項6に記載の制御回路。
- 前記複数の個別電流生成回路はそれぞれ、
対応する電流検出信号を電流信号に変換する電圧/電流変換回路と、
前記電流信号を2系統にコピーし、1系統を前記平均電流生成回路に、1系統を対応する前記差分電流生成回路に供給する電流分配回路と、
を含むことを特徴とする請求項6または7に記載の制御回路。 - 前記複数のチャンネルがMであるとき、前記平均電流生成回路は、サイズ比がM:1である入力トランジスタと出力トランジスタを含むカレントミラー回路を含み、
前記入力トランジスタに前記複数のチャンネルの個別電流が入力され、前記出力トランジスタに流れる電流を、前記平均電流として出力することを特徴とする請求項6から8のいずれかに記載の制御回路。 - ひとつの半導体基板に一体集積化されることを特徴とする請求項1から9のいずれかに記載の制御回路。
- 請求項1から10のいずれかに記載の制御回路を備えることを特徴とするDC/DCコンバータ。
- 請求項11に記載のDC/DCコンバータを備えることを特徴とするシステム電源。
- マルチフェーズのDC/DCコンバータの制御方法であって、
前記DC/DCコンバータは、チャンネルごとに設けられたスイッチングトランジスタ、インダクタ、整流素子を有しており、
前記制御方法は、
前記DC/DCコンバータの出力電圧に応じたフィードバック信号とその目標値の誤差を増幅し、誤差信号を生成するステップと、
チャンネルごとに、対応するスイッチングトランジスタに流れる電流を示す電流検出信号を前記誤差信号と比較する比較ステップと、
前記比較ステップの結果に応じてオフレベルに遷移するPWM(Pulse Width Modulation)信号を生成するステップと、
チャンネルごとに、対応する前記PWM信号に応じて、対応する前記スイッチングトランジスタを駆動するステップと、
複数のチャンネルの前記電流検出信号の平均値を生成するステップと、
チャンネルごとに、対応する前記電流検出信号と前記平均値との差分に応じた補正信号を、前記比較ステップにおける、前記電流検出信号および前記誤差信号のうち少なくとも一方に重畳するステップと、
を備えることを特徴とする制御方法。 - 前記重畳するステップは、チャンネルごとに、前記補正信号を前記誤差信号側に重畳することを特徴とする請求項13に記載の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015214817A JP6637727B2 (ja) | 2015-10-30 | 2015-10-30 | Dc/dcコンバータおよびその制御回路、制御方法、システム電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015214817A JP6637727B2 (ja) | 2015-10-30 | 2015-10-30 | Dc/dcコンバータおよびその制御回路、制御方法、システム電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085856A true JP2017085856A (ja) | 2017-05-18 |
JP6637727B2 JP6637727B2 (ja) | 2020-01-29 |
Family
ID=58711434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015214817A Active JP6637727B2 (ja) | 2015-10-30 | 2015-10-30 | Dc/dcコンバータおよびその制御回路、制御方法、システム電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6637727B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749433B2 (en) | 2018-09-14 | 2020-08-18 | Dialog Semiconductor (Uk) Limited | Current balance feedback circuit and method to improve the stability of a multi-phase converter |
WO2021192377A1 (ja) * | 2020-03-26 | 2021-09-30 | 株式会社村田製作所 | マルチコンバータ電源システム |
CN114337273A (zh) * | 2022-02-16 | 2022-04-12 | 晶艺半导体有限公司 | 具有斜坡补偿的控制电路及方法 |
JP7445541B2 (ja) | 2020-06-25 | 2024-03-07 | ローム株式会社 | 半導体装置及び降圧型マルチフェーズdc/dcコンバータ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006507785A (ja) * | 2002-03-29 | 2006-03-02 | インターシル アメリカズ インク | 異なる入力電圧を使用してマルチ位相dc‐dc変換器の入力と出力の電流をスケーリングしバランスする方法および回路 |
JP2012080744A (ja) * | 2010-10-06 | 2012-04-19 | Renesas Electronics Corp | 電源装置 |
JP2014110711A (ja) * | 2012-12-04 | 2014-06-12 | Renesas Electronics Corp | スイッチング電源装置及び半導体装置 |
-
2015
- 2015-10-30 JP JP2015214817A patent/JP6637727B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006507785A (ja) * | 2002-03-29 | 2006-03-02 | インターシル アメリカズ インク | 異なる入力電圧を使用してマルチ位相dc‐dc変換器の入力と出力の電流をスケーリングしバランスする方法および回路 |
JP2012080744A (ja) * | 2010-10-06 | 2012-04-19 | Renesas Electronics Corp | 電源装置 |
JP2014110711A (ja) * | 2012-12-04 | 2014-06-12 | Renesas Electronics Corp | スイッチング電源装置及び半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749433B2 (en) | 2018-09-14 | 2020-08-18 | Dialog Semiconductor (Uk) Limited | Current balance feedback circuit and method to improve the stability of a multi-phase converter |
WO2021192377A1 (ja) * | 2020-03-26 | 2021-09-30 | 株式会社村田製作所 | マルチコンバータ電源システム |
JPWO2021192377A1 (ja) * | 2020-03-26 | 2021-09-30 | ||
JP7343042B2 (ja) | 2020-03-26 | 2023-09-12 | 株式会社村田製作所 | マルチコンバータ電源システム |
JP7445541B2 (ja) | 2020-06-25 | 2024-03-07 | ローム株式会社 | 半導体装置及び降圧型マルチフェーズdc/dcコンバータ |
CN114337273A (zh) * | 2022-02-16 | 2022-04-12 | 晶艺半导体有限公司 | 具有斜坡补偿的控制电路及方法 |
CN114337273B (zh) * | 2022-02-16 | 2024-05-03 | 晶艺半导体有限公司 | 具有斜坡补偿的控制电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6637727B2 (ja) | 2020-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6647883B2 (ja) | Dc/dcコンバータおよびその制御回路、制御方法、システム電源 | |
US10892686B2 (en) | Hysteretic control for transformer based power converters | |
US10637353B2 (en) | Feedback voltage DC level cancelling for configurable output DC-DC switching converters | |
US7164258B2 (en) | Circuits and methods for providing multiple phase switching regulators which employ the input capacitor voltage signal for current sensing | |
US9024599B2 (en) | Multi-phase DC-DC power converter | |
US20140225577A1 (en) | Buck-boost converter with buck-boost transition switching control | |
CN107659150B (zh) | Dcdc模块自动切换的直流电能变换方法和系统 | |
US9270198B2 (en) | Control of parallel-connected current source rectifiers | |
US9841779B2 (en) | Variable reference signal generator used with switching mode power supply and the method thereof | |
TW200926565A (en) | Multi-phase DC-DC controller and controlling method thereof | |
US9385604B2 (en) | DC/DC converter, switching power supply device, and electronic apparatus | |
JP6637727B2 (ja) | Dc/dcコンバータおよびその制御回路、制御方法、システム電源 | |
JP2013537032A (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータにおけるリップル電流の低減 | |
US9000741B2 (en) | Multi-phase DC-DC converter and controlling method thereof | |
CN105991030B (zh) | 加强的峰值电流模式脉波宽度调变切换调节器 | |
CN110943612A (zh) | 开关电源转换器负载电流检测电路及方法 | |
US20210410244A1 (en) | Switching converter, control circuit and control method thereof | |
US10367484B2 (en) | Ramp based clock synchronization for stackable circuits | |
JP6567390B2 (ja) | Dc/dcコンバータおよびその制御回路、システム電源 | |
US11190101B2 (en) | System and method for balancing current of converter phases | |
CN115149803A (zh) | 多相电源的控制电路、控制方法及多相电源 | |
JP6980366B2 (ja) | Dc/dcコンバータ及びその制御回路、システム電源 | |
CN106712513B (zh) | 峰值电流检测电路及功率变换装置 | |
TWI838200B (zh) | 開關電源的控制電路、控制方法及開關電源 | |
CN110198140A (zh) | 用于dc-dc转换器的恒定导通时间脉冲发生器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6637727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |