JPWO2014188481A1 - 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 - Google Patents
映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 Download PDFInfo
- Publication number
- JPWO2014188481A1 JPWO2014188481A1 JP2015517938A JP2015517938A JPWO2014188481A1 JP WO2014188481 A1 JPWO2014188481 A1 JP WO2014188481A1 JP 2015517938 A JP2015517938 A JP 2015517938A JP 2015517938 A JP2015517938 A JP 2015517938A JP WO2014188481 A1 JPWO2014188481 A1 JP WO2014188481A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- width
- synchronization signal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
入力部(200)が、同期信号と映像信号とを含む入力信号を、同期信号と映像信号とに分離し、検出部(300)が、分離された同期信号から、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出し、判定部(400)が、検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、映像信号のアスペクト比を判定する。
Description
本発明は、映像信号の特性を判定する映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法に関する。
近年、映像を表示するための入力信号に含まれる水平同期周波数、垂直同期周波数、スキャンタイプ、映像ライン数、同期タイプ、垂直同期信号幅および同期極性に基づいて、当該入力信号の種類(映像信号の種類)を判定する技術が考えられている。例えば、特許文献1では、上記の情報の他、垂直同期信号の幅を検出して入力された映像信号の種類を判定する。そして、この判定結果を用いて、映像信号に応じた映像を表示する。
図1は、特許文献1における映像表示装置を示すブロック図である。
この映像表示装置には図1に示すように、入力端子1と、映像同期処理回路2(以下、同期処理回路2と称する)と、検出部30と、CPU4と、スケーラ(特許文献1ではスケラー、以下同様)回路5と、固定画素パネル駆動回路6(以下、駆動回路6と称する)と、固定画素パネル7(以下、パネル7と称する)とが設けられている。
同期処理回路2は、入力端子1に入力してきた映像信号を含むアナログ入力信号をアナログデジタル変換するAD変換部と、同期信号と映像信号とに分離する同期分離部等である。同期分離部は、入力された信号の同期タイプに応じた同期タイプ信号を生成する。また、同期処理回路2は、分離した同期信号と映像信号と同期タイプ信号とを検出部30へ出力する。また、同期処理回路2は、分離した映像信号をスケーラ回路5へ出力する。
検出部30は、同期処理回路2から出力されてきた同期信号と映像信号と同期タイプ信号とから、水平同期周波数、垂直同期周波数、スキャンタイプ、総ライン数、映像ライン数、同期タイプ、垂直同期信号幅および同期極性を検出する。
図2は、図1に示した検出部30の内部構成を示す図である。
図1に示した検出部30には図2に示すように、水平・垂直周波数検出回路31と、同期極性検出回路32と、同期タイプ検出回路33と、スキャンタイプ検出回路34と、映像ライン数検出回路35と、総ライン数検出回路36と、垂直同期信号幅検出回路3A2とが設けられている。
CPU4は、これら検出部30の検出結果に基づいて入力映像信号の種類を判別し、当該判別した信号の種類に適した各種制御用データを映像同期処理回路2、スケーラ回路5、固定画素パネル駆動回路6にそれぞれ設定する。
図3は、図1に示した映像表示装置において、映像ライン数が768ラインであり、垂直同期周波数が60Hz近傍である信号について垂直同期信号幅に基づいて、アスペクト比を判定する処理を説明するためのフローチャートである。また、図4は、入力信号がパーソナルコンピュータ等のビデオ周辺機器に関する業界標準化団体であるVESA(Video Electronics Standards Association)が規定するCVT(Coordinated Video Timings)信号である場合の垂直同期信号幅とアスペクト比との関係を示す図である。
CPU4は、映像ライン数が768ラインであり、垂直同期周波数が60Hzである信号について、ステップ101にて、検出部30の垂直同期信号幅検出回路3A2が検出した垂直同期信号幅が何ラインであるかを判定する。
判定の結果、垂直同期信号幅が3、8、9、10ラインである場合、ステップ102にて、CPU4は、図4に示した関係に基づいて、アスペクト比が4:3であると判定する。また、判定の結果、垂直同期信号幅が4ラインである場合、ステップ103にて、CPU4は、図4に示した関係に基づいて、アスペクト比が4:3であると判定する。また、判定の結果、垂直同期信号幅が5ラインである場合、ステップ104にて、CPU4は、図4に示した関係に基づいて、アスペクト比が16:9であると判定する。また、判定の結果、垂直同期信号幅が6ラインである場合、ステップ105にて、CPU4は、図4に示した関係に基づいて、アスペクト比が16:10であると判定する。また、判定の結果、垂直同期信号幅が7ラインである場合、ステップ106にて、CPU4は、図4に示した関係に基づいて、アスペクト比が15:9であると判定する。
図5は、映像ライン数が768ラインであり、垂直同期周波数が60Hz近傍である信号について垂直同期信号幅に基づいて行ったアスペクト比の判定結果を示す図である。図5に示すように、映像ライン数が768ラインであり、垂直周波数が60Hz近傍の信号には、CVTの他にDMT(Display Monitor Timings)およびGFT(Generalized Timing Formula)と呼ばれる他の規格の信号も存在する。
図5に示すように、映像ライン数が768ラインであり、垂直同期周波数が60Hz近傍の一部の信号では信号の種類が正しく判別できないため、表示画像のアスペクト比が正しい値とはならないという問題点がある。これらの信号では、水平同期周波数が47KHz近傍、垂直同期周波数が60Hz近傍であって、水平同期周波数も垂直同期周波数も信号間の差が微小なため、周波数による信号の識別は困難である。また、同期周波数以外の判別要素を加えても、従来の映像信号判定方法では個別に識別することができない。
本発明の目的は、上述した課題を解決する映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法を提供することである。
本発明の映像信号判定装置は、
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出する検出部と、
前記検出部にて検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定する判定部とを有する。
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出する検出部と、
前記検出部にて検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定する判定部とを有する。
また、本発明の映像表示装置は、
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出し、該検出した映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定する制御部と、
前記映像信号を、前記制御部にて判定されたアスペクト比を用いて処理する映像処理部と、
前記映像処理部にて処理された映像信号に基づいて映像を表示する表示部とを有する。
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出し、該検出した映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定する制御部と、
前記映像信号を、前記制御部にて判定されたアスペクト比を用いて処理する映像処理部と、
前記映像処理部にて処理された映像信号に基づいて映像を表示する表示部とを有する。
また、本発明の映像信号判定方法は、
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定するステップとを行う。
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定するステップとを行う。
また、本発明の映像表示方法は、
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定するステップと、
前記映像信号を、前記判定されたアスペクト比を用いて処理するステップと、
前記処理された映像信号に基づいて映像を表示するステップとを行う。
同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定するステップと、
前記映像信号を、前記判定されたアスペクト比を用いて処理するステップと、
前記処理された映像信号に基づいて映像を表示するステップとを行う。
本発明においては、映像の特性のより正確な判定をすることができる。
(第1の実施形態)
以下に、本発明の実施の形態について図面を参照して説明する。
以下に、本発明の実施の形態について図面を参照して説明する。
図6は、本発明の映像表示装置の実施の一形態を示すブロック図である。
本形態は図6に示すように、入力端子1と、入力部200と、検出部300と、判定部400と、スケーラ回路5と、駆動回路6と、表示部7とを含む。
なお、破線で囲んで示すように、検出部300と、判定部400とで、映像信号判定装置を構成する。また、スケーラ回路5は、映像処理部の一例である。また、検出部300と、判定部400とで制御部を構成する。
また、図6に示した入力端子1に入力される入力信号が、アナログ信号の場合は、入力部200にて、当該アナログ信号をデジタル信号へ変換する。また、入力信号がデジタル信号の場合は、入力部2にて、シリアル−パラレル変換を行う。デジタル映像信号は、入力部200からスケーラ回路5および検出部300へ出力される。また、入力端子1に入力される入力信号が、同期信号と映像信号とが分離されているときは、同期信号は、入力部200から検出部300へ出力され、同期信号が映像信号のうち、いずれかの信号と合成されて入力されているときは、該合成された信号は、入力部200にて、同期信号と映像信号に分離され、映像信号は、スケーラ回路5および検出部300に、同期信号は検出部300に出力される。なお、検出部300へ出力される同期信号は、水平同期信号と垂直同期信号が分離されていてもよし、複合同期信号でもよい。
図6に示した構成要素のうち、図1に示した構成要素と同じ符号を付与しているものは、図1を用いて説明したその構成要素の動作と同じ動作をする。
検出部300は、入力端子1、例えば、COMPUTER(D−Sub)端子から入力されるアナログ映像信号を検出する。また、検出部300は、図1に示した検出部30の動作に加えて、同期信号から、水平同期信号幅を検出する。
図7は、図6に示した検出部300の内部構成の一例を示す図である。
図6に示した検出部300には図7に示すように、水平・垂直周波数検出回路31と、同期極性検出回路32と、同期タイプ検出回路33と、スキャンタイプ検出回路34と、映像ライン数検出回路35と、垂直同期信号幅検出回路3A2と、総ライン数検出回路36と、水平同期信号幅検出回路38とが設けられている。
水平・垂直周波数検出回路31は、入力映像信号とは非同期な基準クロック(たとえば100MHz)を用いて水平・垂直同期信号の周波数を検出する。同期極性検出回路32は、水平・垂直同期信号の極性をそれぞれ検出する。同期タイプ検出回路33は、水平・垂直同期信号が分離型(セパレート)か混合型(ミックス)か、または映像信号のいずれかに重畳(Sync−on−Greenまたは三値同期)されているかを検出する。スキャンタイプ検出回路34は、入力映像信号が飛越走査(インターレス)か順次走査(プログレッシブ)かを検出する。映像ライン数検出回路35は、映像信号と水平・垂直同期信号を用いて有効な映像表示ライン数を検出する。垂直同期信号幅検出回路3A2は、垂直同期信号の幅を水平同期信号によってカウントすることによって垂直同信号幅を検出する。
総ライン数検出回路36は、同期信号から、総ライン数を検出する。また、総ライン数検出回路36は、検出した総ライン数を判定部400へ出力する。
水平同期信号幅検出回路38は、同期信号から、所定の基準クロック(例えば、100MHz)を用いてカウントし、水平同期信号幅(パルス幅)を検出する。また、水平同期信号幅検出回路38は、検出した水平同期信号幅を判定部400へ出力する。
判定部400は、図1に示したCPU4の動作に加えて、検出部300にて検出された映像ライン数、垂直同期周波数、垂直同期信号幅、水平同期信号幅に基づいて、映像信号のアスペクト比を判定する判定部である。
以下に、図6に示した判定部400におけるアスペクト比の判定処理について説明する。
図8は、図6に示した判定部400におけるアスペクト比の判定処理を説明するためのフローチャートである。
判定部400は、映像ライン数が768ラインであり、垂直同期周波数が60Hz近傍である信号について、ステップ1にて、検出部300の垂直同期信号幅検出回路3A2が検出した垂直同期信号幅が何ラインであるかを判定する。
ステップ1における判定の結果、垂直同期信号幅が4、8、9、10ラインである場合、ステップ2にて、判定部400は、当該映像信号に設定するアスペクト比が4:3であると判定する。また、ステップ1における判定の結果、垂直同期信号幅が5ラインである場合、ステップ3にて、判定部400は、当該映像信号に設定するアスペクト比が16:9であると判定する。また、ステップ1における判定の結果、垂直同期信号幅が7ラインである場合、ステップ4にて、判定部400は、当該映像信号に設定するアスペクト比が15:9であると判定する。
また、ステップ1における判定の結果、垂直同期信号幅が3ラインである場合、ステップ5にて、判定部400は、検出部300の水平同期信号幅検出回路38が検出した水平同期信号幅に基づいて判定する。
図9は、図6に示した判定部400におけるアスペクト比の判定処理の結果を示す図である。
例えば、図9を参照すると、垂直同期信号幅が3ラインである信号は、No.2、No.8、No.9、No.14が該当する。No.2の信号は、ドットクロックClockが64.109[MHz]であり、水平同期信号幅Hwが104[Pixel]であるため、水平同期信号幅Hwは(1/64.109M)×104=1.622[uSec]となる。同様に、No.8の信号の水平同期信号幅Hwは1.673[uSec]、No.9の信号の水平同期信号幅Hwは0.778[uSec]、No.14の信号の水平同期信号幅Hwは1.697[uSec]となる。ここで、ドットクロックは、入力信号の水平同期信号の整数倍である。
ステップ5における判定の結果、水平同期信号幅が1.697[uSec](ドットクロック80.136MHzのときの136ピクセルに相当する値)である場合、ステップ6にて、判定部400は、当該映像信号に設定するアスペクト比が15:9であると判定する。また、ステップ5における判定の結果、水平同期信号幅が1.673[uSec](ドットクロック85.5MHzのときの143ピクセルに相当する値)または0.778[uSec](ドットクロック72MHzのときの56ピクセルに相当する値)である場合、ステップ7にて、判定部400は、当該映像信号に設定するアスペクト比が16:9であると判定する。また、ステップ5における判定の結果、水平同期信号幅がドットクロック80.136MHzのときの136ピクセルに相当する値、ドットクロック85.5MHzのときの143ピクセルに相当する値、ドットクロック72MHzのときの56ピクセルに相当する値以外である場合、ステップ8にて、判定部400は、当該映像信号に設定するアスペクト比が4:3であると判定する。ここでは、所定の値以外である場合に設定するアスペクト比を4:3としたが、ステップ5で判定される信号グループにおいて最も一般的に用いられるアスペクト比に設定することが望ましい。
また、ステップ1における判定の結果、垂直同期信号幅が6ラインである場合、ステップ9にて、判定部400は、検出部300の水平同期信号幅検出回路38が検出した水平同期信号幅に基づいて判定する。
例えば、図9を参照すると、垂直同期信号幅が6Lineである信号は、No.4、No.5、No.10、No.11、No.15が該当する。No.4の信号は、ドットクロックClockが65[MHz]であり、水平同期信号幅Hwが136[Pixel]であるため、水平同期信号幅Hwは(1/65M)×136=2.092[uSec]となる。同様に、No.5の信号の水平同期信号幅Hwは1.310[uSec]、No.10の信号の水平同期信号幅Hwは0.489[uSec]、No.11の信号の水平同期信号幅Hwは1.579[uSec]、No.15の信号の水平同期信号幅Hwは1.383[uSec]となる。
ステップ9における判定の結果、水平同期信号幅が1.383[uSec](ドットクロック81MHzのときの112ピクセルに相当する値)である場合、ステップ10にて、判定部400は、当該映像信号に設定するアスペクト比が15:9であると判定する。
また、ステップ9における判定の結果、水平同期信号幅が1.310[uSec](ドットクロック85.5MHzのときの112ピクセルに相当する値)である場合、ステップ11にて、判定部400は、当該映像信号に設定するアスペクト比が16:9であると判定する。また、ステップ9における判定の結果、水平同期信号幅が2.092[uSec](ドットクロック65MHzのときの136ピクセルに相当する値)である場合、ステップ12にて、判定部400は、当該映像信号に設定するアスペクト比が4:3であると判定する。また、ステップ9における判定の結果、水平同期信号幅が1.383[uSec]、1.310[uSec]、2.092[uSec]以外である場合、ステップ13にて、判定部400は、当該映像信号に設定するアスペクト比が16:10であると判定する。ここでは、所定の値以外である場合に設定するアスペクト比を16:10としたが、ステップ9で判定される信号グループにおいて最も一般的に用いられるアスペクト比に設定することが望ましい。
判定部400は、上述したように判定したアスペクト比をスケーラ回路5に設定する。
図9に示すように、図5に示した判定結果でNGとなっていた、No.4、5、8、9、14および15の信号について、より正確なアスペクト比を得ることができ、より正確な表示が可能となる。
このように、本実施形態では、水平同期信号幅を、アスペクト比を判定する条件に追加する。このとき、タイミング計測に用いられる、入力信号に依存せず常に一定である基準クロックを使用して、水平周波数・垂直周波数、水平同期幅等を計測する。なお、垂直同期信号幅は、走査線数(ライン)単位で計測するため、ドットクロックの周波数に依存せずに計測が可能である。
例えば、垂直同期信号幅が3ラインである場合、水平同期信号幅を計測し、信号の判別を行い、その判定結果に従ってアスペクト比を設定する。図9に示したNo.8の信号の水平同期信号幅が1.673[uSec]であるのに対し、No.8の信号の水平同期信号幅は1.697[uSec]と、その差が小さい。これらの水平同期信号幅を正しく識別するためには、基準クロックとして両者の水平同期信号幅の差の逆数の2倍以上の周波数(1/(1.697−1.673)[uSec]×2=82MHz)が必要となる。そのため、この場合、基準クロックの周波数をたとえば100MHzとする。
また、垂直同期信号幅が6ラインである場合も同様に、水平同期信号幅から合計5つの信号の判別が可能となる。
(第2の実施形態)
基準クロックの周波数は、例えば、消費電力を抑えるためや、周辺機器の動作周波数の制限、コストダウンのため等の理由から、上記のような周波数(100MHz)に設定することができない場合が考えられる。このような場合は、例えば、基準クロックを50MHzとする。基準クロックを50MHzとすると、垂直同期信号幅が3ラインである場合、No.8の信号の水平同期信号幅とNo.14の信号の水平同期信号幅との差が小さく、識別が困難となるが、他の信号との識別は可能である。すなわち、各信号の水平同期信号幅は、No.2の信号は、1.622[uSec]、No.8の信号は、1.673[uSec]、No.9の信号は、0.778[uSec]、No.14の信号は、1.697[uSec]であるため、No.8の信号とNo.14の信号以外は、50MHzの基準クロックによる水平同期信号幅の検出によって識別可能である。
基準クロックの周波数は、例えば、消費電力を抑えるためや、周辺機器の動作周波数の制限、コストダウンのため等の理由から、上記のような周波数(100MHz)に設定することができない場合が考えられる。このような場合は、例えば、基準クロックを50MHzとする。基準クロックを50MHzとすると、垂直同期信号幅が3ラインである場合、No.8の信号の水平同期信号幅とNo.14の信号の水平同期信号幅との差が小さく、識別が困難となるが、他の信号との識別は可能である。すなわち、各信号の水平同期信号幅は、No.2の信号は、1.622[uSec]、No.8の信号は、1.673[uSec]、No.9の信号は、0.778[uSec]、No.14の信号は、1.697[uSec]であるため、No.8の信号とNo.14の信号以外は、50MHzの基準クロックによる水平同期信号幅の検出によって識別可能である。
図10は、図6に示した検出部300の内部構成の一例を示す図である。第1の実施形態に対して、第2の実施形態における検出部300は、垂直バックポーチ検出部39をさらに備えている。
垂直バックポーチ検出回路39は、映像信号と同期信号から、垂直バックポーチの幅を検出する。なお、垂直バックポーチの幅は、水平のライン数として算出する。つまり、水平同期信号を用いてカウントする。また、垂直バックポーチ検出回路39は、検出した垂直バックポーチの幅を判定部400へ出力する。
本実施形態では、上述のように水平同期信号幅による検出が困難なNo.8の信号とNo.14の信号とを識別するために、垂直バックポーチの幅を判別材料として用いる。No.8のバックポーチの幅は24ライン、No.14のバックポーチの幅は23ラインであるため、両者を識別することが可能となる。このように、水平同期信号幅の検出と垂直バックポーチ幅の検出を併用することにより、水平同期信号幅の検出のみでは識別な困難な信号を正しく識別することができる。
また、垂直同期信号幅が6ラインである場合は、水平同期信号幅の差が最小となるその差は73[nSec]であるため、水平同期信号幅を用いて識別可能であるが、垂直バックポーチのライン数を用いても、各信号の識別が可能となる。垂直同期信号幅が6ラインである信号は、No.4、No.5、No.10、No.11、No.15の各信号であり、垂直バックポーチ幅は順に、29ライン、18ライン、13ライン、21ライン、25ラインであるため、垂直バックポーチ幅のみでこれらの信号を識別することができる。
垂直バックポーチ幅検出回路は、たかだか5ビット幅があれば足り、簡便に構成することができる。また、カウント用クロックとして水平同期信号を使用するため、比較的低周波で駆動することができ、消費電力が少なくて済むという利点がある。
本実施の形態では、第1の実施形態と比較して基準クロックの周波数を低く設定することができるため、低消費電力化を図ることができる。また周辺機器として動作周波数の低い回路部品を採用することができるため、コストダウンを図ることができる。
このように、本発明によれば、VESAがDMT、CVT、GTFで規定したPCの出力映像信号のうち、映像ライン数が768ラインで垂直同期周波数が60Hz近傍の15種類の信号のアスペクト比を判定し、より正確なアスペクト比で表示をすることが可能となり、より正確な映像を表示することができる。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
Claims (9)
- 同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出する検出部と、
前記検出部にて検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定する判定部とを有する映像信号判定装置。 - 請求項1に記載の映像信号判定装置において、
前記検出部は、前記同期信号から、さらに垂直バックポーチの幅を検出し、
前記判定部は、前記検出部にて検出された映像ライン数、垂直同期周波数、垂直同期信号幅、水平同期信号幅および垂直バックポーチの幅に基づいて、前記映像信号のアスペクト比を判定することを特徴とする映像信号判定装置。 - 請求項1または請求項2に記載の映像信号判定装置において、
前記判定部は、前記判定したアスペクト比を出力することを特徴とする映像信号判定装置。 - 同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出し、該検出した映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定する制御部と、
前記映像信号を、前記制御部にて判定されたアスペクト比を用いて処理する映像処理部と、
前記映像処理部にて処理された映像信号に基づいて映像を表示する表示部とを有する映像表示装置。 - 請求項4に記載の映像表示装置において、
前記制御部は、前記同期信号と前記映像信号とから、さらに、垂直バックポーチの幅を検出し、前記検出した映像ライン数、垂直同期周波数、垂直同期信号幅、水平同期信号幅および垂直バックポーチの幅に基づいて、前記映像信号のアスペクト比を判定することを特徴とする映像表示装置。 - 同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定するステップとを行う映像信号判定方法。 - 請求項6に記載の映像信号判定方法において、
前記同期信号と前記映像信号とから、垂直バックポーチの幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅、水平同期信号幅および垂直バックポーチの幅に基づいて、前記映像信号のアスペクト比を判定するステップとを行うことを特徴とする映像信号判定方法。 - 同期信号と映像信号とを含む入力信号を入力し、前記同期信号と前記映像信号とから、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、前記映像信号のアスペクト比を判定するステップと、
前記映像信号を、前記判定されたアスペクト比を用いて処理するステップと、
前記処理された映像信号に基づいて映像を表示するステップとを行う映像表示方法。 - 請求項8に記載の映像表示方法において、
前記同期信号と前記映像信号とから、垂直バックポーチの幅を検出するステップと、
前記検出された映像ライン数、垂直同期周波数、垂直同期信号幅、水平同期信号幅および垂直バックポーチの幅に基づいて、前記映像信号のアスペクト比を判定するステップとを行うことを特徴とする映像表示方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/063915 WO2014188481A1 (ja) | 2013-05-20 | 2013-05-20 | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014188481A1 true JPWO2014188481A1 (ja) | 2017-02-23 |
JP6099165B2 JP6099165B2 (ja) | 2017-03-22 |
Family
ID=51933075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015517938A Active JP6099165B2 (ja) | 2013-05-20 | 2013-05-20 | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6099165B2 (ja) |
WO (1) | WO2014188481A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200826A (ja) * | 1996-12-24 | 1998-07-31 | Lg Electron Inc | テレビジョンの自動アスペクト比検出方法及び補正装置 |
WO1999013450A1 (fr) * | 1997-09-05 | 1999-03-18 | Sony Corporation | Procede et appareil d'affichage d'images |
JP2002135681A (ja) * | 2000-10-20 | 2002-05-10 | Fujitsu General Ltd | 映像表示装置 |
JP2007096875A (ja) * | 2005-09-29 | 2007-04-12 | Nec Viewtechnology Ltd | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 |
-
2013
- 2013-05-20 JP JP2015517938A patent/JP6099165B2/ja active Active
- 2013-05-20 WO PCT/JP2013/063915 patent/WO2014188481A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200826A (ja) * | 1996-12-24 | 1998-07-31 | Lg Electron Inc | テレビジョンの自動アスペクト比検出方法及び補正装置 |
WO1999013450A1 (fr) * | 1997-09-05 | 1999-03-18 | Sony Corporation | Procede et appareil d'affichage d'images |
JP2002135681A (ja) * | 2000-10-20 | 2002-05-10 | Fujitsu General Ltd | 映像表示装置 |
JP2007096875A (ja) * | 2005-09-29 | 2007-04-12 | Nec Viewtechnology Ltd | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2014188481A1 (ja) | 2014-11-27 |
JP6099165B2 (ja) | 2017-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101329706B1 (ko) | 액정표시장치 및 이의 구동방법 | |
US9570039B2 (en) | Display device, driving method of display device and data processing and outputting method of timing control circuit | |
JP4612517B2 (ja) | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 | |
KR100924056B1 (ko) | 표시 장치에서의 표시 제어 방법 및 표시 장치 | |
TWI552043B (zh) | 觸控顯示裝置與其控制方法 | |
EP1755106A1 (en) | Display apparatus and control method thereof | |
TW201118831A (en) | Display driver integrated circuits, and systems and methods using display driver integrated circuits | |
US8106898B2 (en) | Method and apparatus for compensation for skew in video signals | |
EP1158481A2 (en) | A video display apparatus and display method | |
US10133415B2 (en) | Touch display apparatus, driving circuit thereof and driving method therefor, and electronic apparatus | |
US20110057881A1 (en) | Kvm management system and method of providing adaptable synchronization signal | |
CN105100793A (zh) | 电视机及其信号接口的检测方法 | |
JP6099165B2 (ja) | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 | |
JP5299734B2 (ja) | 画像処理方法、画像表示装置及びそのタイミングコントローラ | |
US9740319B2 (en) | Touch display device and driving method thereof | |
JP2001083927A (ja) | ディスプレイ装置及びその駆動方法 | |
US9983723B2 (en) | Panel display driving circuit and touch time arranging method | |
JP2002278493A (ja) | 画像表示装置 | |
TWI629620B (zh) | 避免像素更新干擾的觸控方法、觸控處理裝置與電子系統 | |
EP1903803A3 (en) | Frame interpolating circuit, frame interpolating method, and display apparatus | |
JP2009180825A (ja) | 極性制御回路およびそれを用いた液晶表示装置 | |
JP2014147052A (ja) | 映像処理システム、映像処理装置及び方法、プログラム | |
JP7232739B2 (ja) | 表示ドライバ、表示装置及び半導体装置 | |
CN102097064A (zh) | 控制液晶显示器的扫描暂停及回复的方法和系统 | |
US20230134769A1 (en) | Display driver and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6099165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |