JPWO2014068772A1 - ループスルー機能を有するアクティブコネクタ - Google Patents

Abstract

本発明は，アクティブコネクタにおいて，コネクタ外部に特別な回路を設けること無しに，入力ポート，出力ポート，及び内部ポートに対して良好な不整合減衰特性を確保して良好な信号伝送特性を有するループスルー回路を実現することを目的とする。コネクタ基部（１）は，外部信号を入力する入力ポート（１０），ループスルー信号を出力する出力ポート（１１），及び装置内部に信号を出力する内部ポート（１２）を有する。第１及び第２の整合回路（１０１，１０５），等化回路（１０２），分配回路（１０３），及び駆動回路（１０４）は，コネクタ基部（１）に収納されている。整合回路（１０１）には，入力ポート（１０）から入力される外部信号（Ｐ１０）が供給される。分配回路（１０３）は，入力される信号を分配して第１及び第２の分配信号を生成し，内部ポート（１２），出力ポート（１１）に向けて出力する。等化回路（１０２）は，入力される信号の周波数特性及び／又は損失を補正する。駆動回路（１０４）は，分配回路（１０３）と整合回路（１０５）との間に設けられ，出力ポート（１１）に結合される伝送線路を駆動する。

Description

本発明は、アクティブコネクタに関し、特に、ループスルー機能を有するアクティブコネクタに関するものである。

信号を送る側では、たとえばカメラで撮影したテレビジョン信号等のビデオ信号を送信すると同時に、ビデオモニターで確認したいとの要求がある。逆に、信号を受け取る側では、伝送されてきたビデオ信号をビデオモニターで確認しながら各種の処理を並行して行いたいとの要求もある。このような要求を満足するには、分配装置を用い、信号を複数に分配して各装置に供給することが考えられるが、このような構成では全体の構成規模が大きくなり、機動性に欠けるとの欠点がある。そこで、信号を受け取った装置自体が、受け取った信号をループスルーして外部に出力する機能（「ループスルー機能」）を装備することが行われている。

その一例として、従来のアナログテレビジョンモニターは、図７に示すように、二つのコネクタを用いて構成したループスルー回路を、モニター内部に実装することにより、ループスルー機能を実現している。すなわち、ループスルー回路２００は、ポート２１とターミナル２２を有するコネクタ２０１、及びポート２４とターミナル２３を有するコネクタ２０２から構成され、コネクタ２０１のターミナル２２とコネクタ２０２のターミナル２３をショートした構造になっている。

このような構成のループスルー回路２００は、コネクタ２０１のポート２１から入力された外部信号Ｐ２１を、ターミナル２２を介して装置内部に信号２５として取り込むとともに、コネクタ２０２のターミナル２３を介してそのポート２４より、信号Ｐ２４をループスルー出力し、伝送線路を介して他の装置に信号を供給する。ループスルー回路２００のターミナル２５から出力される信号は、装置内部に設けられた高インピーダンス入力の信号処理回路２０３に供給され、処理のために装置内部に取り込まれる。

図８は、このようなループスルー回路２００を用いてｎ台の装置に信号を伝送する例を示している。外部信号源２０からの信号は、１段目の装置内のループスルー回路２００−１のポート２１−１に供給され、ターミナル２５−１から装置内部に取り込まれるとともに、ポート２４−１から出力される。このポート２４−１の信号は、さらに２段目の装置のループスルー回路２００−２のポート２１−２に入力され、ターミナル２５−２から装置内部に取り込まれるとともに、ポート２４−２から出力される。このように次々と信号伝送され、最終段である第ｎ段目の装置のポート２４−ｎの出力は、終端抵抗２０６によって終端される。各段のターミナル２５−１，２５−２，・・・２５−ｎから装置内部に取り込まれた信号は、それぞれの装置内部の信号処理回路２０３−１，２０３−２，・・・２０３−ｎに供給されるが、これら信号処理回路２０３−１，２０３−２，・・・２０３−ｎは、信号に影響を与えないように高インピーダンス入力となっている。

図８のループスルー構成は、図９の等価回路で表現することができる。すなわち外部信号源２０からの信号は、伝送線路を介して終端抵抗２０６に伝送されるが、伝送線路の途中に配置された、高インピーダンス入力を有するｎ台の装置にタップアウトされている構成と考えられる。

しかしながら、近年のデジタルテレビジョン信号は、従来のアナログテレビジョン信号に比較して高速・広帯域のパルス信号を対象とすることから、このような従来方法では反射損失が増大して特性が劣化する問題がある。すなわち、図９のような等価回路となる図８のループスルー構成による方法では、伝送線路の途中からのタップアウト経路がいわゆるスタブとなる。スタブ長が信号の波長に対して無視できない長さになると、スタブでの反射により信号が悪影響を受けうる。たとえば１０ＭＨｚ程度のアナログ信号に対しては無視できたスタブ長でも、数１００ＭＨｚ〜数ＧＨｚの高速・広帯域のパルス信号に対しては無視できなくなり、伝送特性を大きく劣化させる。すなわち、信号帯域幅が広くなるほど信号波長に対する相対的なスタブ長が長くなり、その結果伝送特性が劣化することになる。

ところで本発明者は、このような近年のデジタルテレビジョン信号に対しても所定の特性を確保しつつ、特別のノウハウ無しにだれでも簡単に使うことのできるコネクタ装置として、コネクタ基部内に等化回路（たとえばケーブルイコライザ）やバッファ回路（たとえばケーブルドライバ）等を内蔵したアクティブコネクタを提案した（特許文献１）。このアクティブコネクタを用いて、上述のループスルー回路を構成することができる。その一例を図１０に示す。

図１０において、２０１はケーブルイコライザを内蔵したアクティブコネクタであり、２０２はケーブルドライバを内蔵したアクティブコネクタである。また、２０４は分配回路、２０３は装置内部の信号処理回路である。外部信号Ｐ２１は、アクティブコネクタ２０１のポート２１に供給され、アクティブコネクタ２０１のターミナル２２より出力される。アクティブコネクタ２０１のターミナル２２からの出力信号は、装置内部に配置された分配回路２０４に供給され、分配回路２０４の出力の一方は装置内部の信号処理回路２０３に、他方はケーブルドライバを有するアクティブコネクタ２０２のターミナル２３に供給され、アクティブコネクタ２０２のポート２４より信号Ｐ２４がループスルー出力される。

この例に示したように、従来のアクティブコネクタを使用した場合には、アクティブコネクタ２０１，２０２の他に、装置内部に分配回路２０４を配置しなければならない。しかしながら、分配回路２０４がコネクタ２０１，２０２の外部にあることから、コネクタ２０１，２０２と分配回路２０４の物理的な距離がある程度大きくならざるを得ず、したがって、これらアクティブコネクタ２０１，２０２と分配回路２０４との間における不整合の影響が問題となる。たとえば、３ＧＨｚまでの伝送帯域幅を有する信号の場合、自由空間での波長は約１００ｍｍであり、ガラスエポキシ基板のように比誘電率が４〜５の基板では波長は５０ｍｍ以下となる。このことは、たとえば基板上で５ｍｍの距離は４０°程度の位相推移となることを意味し、インピーダンス不整合による反射が発生した場合には大きく波形が歪むことを意味する。

このような歪みを防止または低減するためには、インピーダンス整合の精度を向上させる必要がある。しかしながら、不整合の原因である高周波回路の寄生素子は、配線パターンや回路レイアウトに大きく依存し、回路設計者の経験やノウハウに大きく依存する。とりわけ分配回路は、単純な２端子回路や４端子回路と異なり、６端子またはそれ以上の回路網であることから、不整合の影響を排除した設計は極めて難しい。すなわち、仮に本発明者が提案したアクティブコネクタを用いてループスルー回路を構成したとしても、ターミナル負荷である分配回路が、従来のアクティブコネクタが前提としている２端子回路ではなく６端子回路網となることから、信号伝送特性が分配回路の配線パターンや回路レイアウトに大きく依存するという欠点がある。

特開２０１０−１０２９１０号公報

上記したように、信号を受け取る装置にループスルー機能を持たせるために装置内部にループスルー回路を配置した場合、高速・広帯域の外部信号に対してスタブ長が無視できなくなり、信号伝送特性が劣化するおそれがあった。また、既提案のアクティブコネクタ及び公知の分配回路を用いてループスルー回路を構成した場合、ターミナル負荷が従来のアクティブコネクタが前提としていない６端子またはそれ以上の回路となることから、信号伝送特性が回路パターンに大きく依存するという欠点がある。

したがって、本発明は、アクティブコネクタにおいて、コネクタ外部に特別な回路を設けること無しに、入力ポート、出力ポート、及び内部ポートに対して良好な不整合減衰特性を確保して良好な信号伝送特性を有するループスルー回路を実現することを目的とする。

また、本発明は、アクティブコネクタにおいて、使用にあたり、特別のノウハウが無くともこれらの良好な特性を引き出すことができるループスルー回路を実現することを目的とする。

また、本発明は、アクティブコネクタにおいて、装置の小型化が可能であるループスルー回路を実現することを目的とする。

さらに、本発明は、アクティブコネクタにおいて、外部信号をループスルー出力するか、装置内部からの信号を出力するかを切り替え可能とすることを目的とする。

上記した課題を解決するために、本発明は、それ自身にループスルー機能を持たせたアクティブコネクタを提供する。そのアクティブコネクタは、外部信号を受け取る装置の入力端に適用される。本発明の一つの局面によれば、アクティブコネクタは、コネクタ基部、第１及び第２の整合回路、分配回路、等化回路、及び駆動回路を備えている。コネクタ基部は、外部信号が入力される第１の接続端子、ループスルー信号を出力する第２の接続端子、及び装置内部に信号を出力する第３の接続端子を有する。第１及び第２の整合回路、分配回路、等化回路、及び駆動回路は、コネクタ基部に収納されている。

第１の整合回路には、第１の接続端子から入力される外部信号が供給される。分配回路は、入力される信号を分配して第１及び第２の分配信号を生成し、第１の分配信号を第３の接続端子に向けて出力し、第２の分配信号を第２の接続端子に向けて出力する。等化回路は、第１の整合回路と分配回路との間に設けられ、入力される信号の周波数特性及び／または損失を補正する。第２の整合回路は、第２の接続端子に出力信号を供給する。駆動回路は、分配回路及び第２の整合回路の間に設けられ、第２の接続端子に電気的に結合される伝送線路を駆動する。

本発明のもう一つの局面によれば、アクティブコネクタは、コネクタ基部、第１及び第２の整合回路、分配回路、等化回路、マルチプレクサ、及び駆動回路を備えている。コネクタ基部は、外部信号が入力される第１の接続端子、ループスルー信号を出力する第２の接続端子、装置内部に信号を出力する第３の接続端子、及び装置内部からの内部信号が入力される第４の接続端子を有する。第１及び第２の整合回路、分配回路、等化回路、マルチプレクサ、及び駆動回路は、コネクタ基部に収納されている。

第１の整合回路には、第１の接続端子から入力される外部信号が供給される。分配回路は、入力される信号を分配して第１及び第２の分配信号を生成し、第１の分配信号を第３の接続端子に向けて出力し、第２の分配信号を第２の接続端子に向けて出力する。等化回路は、第１の整合回路と分配回路との間に設けられ、入力される信号の周波数特性及び／または損失を補正する。マルチプレクサには、分配回路からの第２の分配信号及び第４の接続端子から入力される内部信号が供給される。マルチプレクサは、それら信号のいずれの信号を出力するかを切り替える制御端を有する。第２の整合回路は、第２の接続端子に出力信号を供給する。駆動回路は、マルチプレクサと第２の整合回路との間に設けられ、第２の接続端子に電気的に結合される伝送線路を駆動する。

本発明に係るアクティブコネクタの一つの実施の形態において、第１及び第２の接続端子は、それぞれ伝送線路と電気的に結合される入力ポート及び出力ポートであり、第３の接続端子は、装置内部の回路と電気的に結合される内部ポートであって良い。

本発明に係るアクティブコネクタの好ましい実施の形態において、分配回路における第１の分配信号の分配利得が、第２の分配信号の分配利得よりも大きくなるように構成されているようにしても良い。

本発明に係るアクティブコネクタの好ましい実施の形態において、駆動回路は、ループスルー信号を伝送するために、分配回路から供給される第２の分配信号に応じて伝送線路を駆動して良い。

さらに、本発明に係るアクティブコネクタの好ましい実施の形態において、等化回路が、所定の閾値と比較して前記入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含むようにしても良い。

本発明に係るアクティブコネクタは、第１の整合回路と第２の整合回路との間に設けられた等化回路、分配回路、及び駆動回路をコネクタ基部に備えているので、コネクタ外部に特別な回路を設けること無しに、入力ポート、出力ポート、及び内部ポートに対して良好な不整合減衰特性を確保して良好な信号伝送特性を有するループスルー回路を実現することができる。

本発明に係るアクティブコネクタは、第１の整合回路と第２の整合回路との間に設けられた等化回路、分配回路、及び駆動回路をコネクタ基部に備えているので、設計者は、インピーダンス整合の精度を向上するための特別のノウハウの使用から解放され、回路設計上の負担が大幅に軽減される。また、コネクタ基部に収納される等化回路、分配回路、及び駆動回路は、その物理的距離を比較的短くして実装することができるので、装置の小型化が可能となる。

さらに、本発明に係るアクティブコネクタが、第１の整合回路と第２の整合回路との間に設けられた等化回路、分配回路、マルチプレクサ、及び駆動回路をコネクタ基部に備えている場合、外部信号をループスルー出力するか、装置内部からの信号を出力するかを切り替えることが可能となる。

本発明に係るアクティブコネクタの好ましい実施の形態において、分配回路における第１の分配信号の分配利得が、第２の分配信号の分配利得よりも大きくなるように構成すると、所望の大きさの電圧振幅を確保した信号を内部ポートから出力することができるため、装置内部では、取り込んだ信号を安定して処理することが可能となる。

本発明に係るアクティブコネクタの好ましい実施の形態において、駆動回路が、ループスルー信号を伝送するために、分配回路から供給される第２の分配信号に応じて伝送線路を駆動するようにすると、所望の大きさの電圧振幅を確保したループスルー信号を伝送線路に伝送できるため、伝送線路を介して２台以上の装置をループスルー接続するときの減衰特性を改善することが可能となる。

本発明に係るアクティブコネクタの好ましい実施の形態において、等化回路が、所定の閾値と比較して入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含むようにすると、入力信号波形に劣化があり、そのままではデータの論理レベルに検出誤りが発生するおそれがあるようなときでも、データ再生してから装置内部の回路を駆動することができるため、より正確な信号を装置内部に取り込み、またループスルー出力することが可能となる。

上記した本発明の目的及び利点並びに他の目的及び利点は、以下の実施の形態の説明を通じてより明確に理解される。もっとも、以下に記述する実施の形態は例示であって、本発明はこれに限定されるものではない。

本発明を適用したアクティブコネクタの一例を示す外観斜視図である。 本発明に係るアクティブコネクタの第１の実施形態における基本構成を示すブロック図である。 図２に示す第１の実施形態のアクティブコネクタの回路図である。 分配回路の分配動作を説明するための模式図である。 分配回路の分配動作に関し、異なる分配出力を有する回路例を示す回路図である。 本発明に係るアクティブコネクタの第２の実施形態における基本構成を示すブロック図である。 従来のループスルー回路の構成を示す模式図である。 従来のループスルー回路を用いて装置を多段接続する構成を示す模式図である。 図８に示すループスルー構成の等化回路である。 既提案のアクティブコネクタを用いたループスルー回路の構成例を示すブロック図である。

以下、本発明に係るアクティブコネクタの好ましい実施の形態を、図面に基づいて詳細に説明する。

図１は、本発明を適用したアクティブコネクタの一例を示す外観斜視図であり、図２は、そのアクティブコネクタの第１の実施形態における、一実施例の基本構成を示すブロック図である。本実施形態のアクティブコネクタは、外部信号を受け取る装置（図示せず）内部に設けられた基板上（図示せず）に実装される形式の電気コネクタであり、具体的には、伝送線路としての５０Ωあるいは７５Ωの同軸ケーブルを、装置に電気的に結合するためのＢＮＣ形式のコネクタ（以下、ＢＮＣコネクタという。）に、本発明を適用したものである。

アクティブコネクタ１００は、コネクタ基部１を有している。コネクタ基部１には、入力ポート１０、出力ポート１１、及び内部ポート１２が形成されている。アクティブコネクタ１００が装置（図示せず）に取り付けられるとき、入力ポート１０及び出力ポート１１は、装置（図示せず）のケーシング、たとえばバックパネルから露出して設けられ、それぞれ外部信号を入力するためのポート、及びループスルー信号を出力するためのポートを提供する。本実施形態において、入力ポート１０、出力ポート１１は、コネクタ基部１の一側面から突出しているＢＮＣジャックあるいはレセプタクルを成す。すなわち、入力ポート１０、出力ポート１１は、図示しない伝送線路としての同軸ケーブルの一端に電気的に接続されるＢＮＣプラグと、着脱自在に形成されている。入力ポート１０、出力ポート１１は、それぞれ本発明の第１の接続端子、第２の接続端子に相当する。

次に、内部ポート１２は、外部信号を装置（図示せず）内部の信号処理回路（図示せず）に取り込むためのポートを提供し、本発明の第３の接続端子に相当する。なお、内部ポート１２は、コネクタ基部１の底部から突出する複数本のピン（ターミナルピン）により形成されており、上記信号処理回路（図示せず）に電気的に接続される。なお、第１の実施形態において、アクティブコネクタ１００は、内部ポート１２を構成しているターミナルピンとして、後述する出力端子１２−１、ＧＮＤ端子１３、及び電源端子１４を含む。また、後述する第２の実施形態におけるように、内部ポート１２はさらに、内部信号入力端子１２−２及び制御端１２−３を含んでも良く、これらも、コネクタ基部１の底部から突出するピン状に形成することができる。

図２に、第１の実施形態におけるアクティブコネクタの基本構成を示す。図２を参照して、第１の実施形態に係るアクティブコネクタ１００は、第１及び第２の整合回路１０１，１０５、等化回路１０２、分配回路１０３及び駆動回路１０４を備えており、これらの回路は、すべてコネクタ基部に収納されている。第１の整合回路１０１には、入力ポート１０から入力される外部信号Ｐ１０が供給される。等化回路１０２は、たとえばケーブルイコライザであり、第１の整合回路１０１と分配回路１０３との間に設けられ、入力される信号の周波数特性及び／または損失を補正する。

分配回路１０３は、入力される信号を分配して第１及び第２の分配信号を生成し、第１の分配信号を内部ポート１２に向けて出力し、第２の分配信号を出力ポート１１に向けて出力する。駆動回路１０４は、たとえばケーブルドライバであり、分配回路１０３と第２の整合回路１０５の間とに設けられ、出力ポート１１に電気的に結合される伝送線路（図示せず）を駆動する。第２の整合回路１０５は、出力ポート１１に出力信号を供給する。なお、等化回路１０２及び駆動回路１０４は、それぞれ、電源（図示せず）からの直流電圧Ｖｃｃが、電源端子１４とＧＮＤ端子１３との間に供給されることにより駆動される、少なくとも一つの能動素子を含むことができる。

次に、このように構成されるアクティブコネクタの動作を説明する。外部信号Ｐ１０は入力ポート１０を介してアクティブコネクタ１００に取り込まれる。外部信号Ｐ１０をコネクタに取り込むにあたって、歪みの発生や信号電力の損失ができるだけ少ないことが求められる。第１の整合回路１０１は、入力側の伝送線路（図示せず）と本コネクタとのインピーダンス整合を取るための入力整合回路であり、所定帯域のインピーダンス整合を取ることにより、伝送線路と本コネクタとの反射電力損失を防止し、反射による波形劣化を防止する。

第１の整合回路１０１を経由した信号は、等化回路（たとえばケーブルイコライザ）１０２に供給され、伝送線路で受けた周波数特性による歪みを補正する。伝送線路の長さは装置の設置条件ごとに異なり、この伝送線路の距離に起因して歪みの発生量も異なるが、等化回路１０２は、伝送距離によって異なる歪みを自動的に補正する。等化回路１０２で周波数歪みが補正された信号は、分配回路１０３に供給される。分配回路１０３は、この信号を２つの信号（第１及び第２の分配信号）に分配し、それぞれを駆動回路（たとえばケーブルドライバ）１０４と内部ポート１２に供給する。駆動回路１０４は、出力ポートＰ１１を介して電気的に接続される伝送線路（図示せず）を駆動するための回路であり、第２の整合回路１０５に信号を供給する。

第２の整合回路１０５は、出力整合回路であり、第１の整合回路１０１と同様に、本コネクタと出力側の伝送線路（図示せず）とのインピーダンス整合を取り、歪みの発生や反射損失を極力減少することを目的としている。このように入力ポート１０から取り込まれた信号Ｐ１０は、本コネクタ内部を経由し、出力ポート１１よりループスルー信号Ｐ１１として出力される。一方、分配回路１０３が出力する他方の分配信号（第１の分配信号）は、直接内部ポート１２に出力されており、内部ポート１２の出力端子１２−１を介して装置内部に信号Ｐ１２として供給している。

図３は、図２の第１の実施形態のアクティブコネクタの回路図を示す。なお、ここでは非圧縮デジタルＨＤＴＶ信号として一般的に使用されている、非圧縮ＨＤＴＶ信号のビット直列信号系列であるＨＤ−ＳＤＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｓｅｒｉａｌ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）信号を仮定して説明する。

伝送線路（図示せず）を伝送されてきたＨＤ−ＳＤＩ形式の外部信号Ｐ１０は、本コネクタ１００の入力ポート１０を経由して第１の整合回路１０１に入力される。この第１の整合回路１０１は、回路の各部に浮遊する素子、とりわけ第１の整合回路１０１の後段に配置された等化回路（たとえばケーブルイコライザ）１０２に寄生する、寄生容量Ｃによる不整合損失をキャンセルするために、Ｌ１、Ｒ１１、及びＲ１２を有するＬＲ回路で構成することが好ましい。なお、第１の整合回路１０１は、場合によってはＬＲＣ回路によって構成されることもある。

第１の整合回路１０１の出力は、等化回路１０２に供給されるが、等化回路１０２は、伝送線路長またはケーブル長に依存した周波数特性の歪みを補正する。等化回路たとえばイコライザ自体は、周波数特性を補正する回路であり、アナログ信号を処理する回路であるが、周波数特性の補正後に、適当な閾値で２値化してデジタル信号として出力することが、一般的に好ましい。すなわち、等化回路１０２は、所定の閾値と比較して入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含むと良い。このように構成すると、入力信号波形に劣化があり、そのままではデータの論理レベルに検出誤りが発生するおそれがあるようなときでも、データ再生してから装置内部の回路を駆動することができるため、より正確な信号を装置内部に取り込み、またループスルー出力することが可能となるからである。

ところでＨＤ−ＳＤＩ信号のような高速・広帯域のデジタル信号を半導体集積回路から出力する場合の信号形式として、たとえばＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）信号のような差動信号形式が用いられることが多い。この場合も、高速・広帯域の信号を扱うことからインピーダンス整合は必須であり、ＬＶＤＳ信号の場合は、差動１００Ωの終端抵抗で終端する必要がある。本コネクタにおいてループスルー機能を実現するために、等化回路１０２の出力信号を２つに分配する必要があるが、インピーダンス整合を考慮して分配回路１０３を設計しなければならない。分配回路１０３の設計の詳細は後述するが、本発明においては、この分配回路１０３をコネクタ内部に構成しているため、等化回路１０２と分配回路１０３との間の距離、及び分配回路１０３と駆動回路１０４との間の距離を短くすることができる。

本発明では、このように物理的な距離を短くすることができることから、回路間パス等で発生する寄生素子の影響を減じることができるとともに、波長に対する相対的な長さも小さくなることから、反射の影響を小さくすることができる。この結果、分配回路１０３は、図中Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５，Ｒ３６で示すような、抵抗のみの簡単な回路でよく、そのような簡単な回路でありながら、良好な特性を実現することができる。

このようにして構成した分配回路１０３の一方の出力は、内部ポート１２の一対の出力端子１２−１を経由して装置内部に、信号Ｐ１２として出力される。分配回路１０３の他方の出力は、ループスルー経路である、駆動回路（たとえばケーブルドライバ）１０４に供給される。なお、Ｒ６で示す終端抵抗１０６は、分配回路１０３の駆動回路１０４に対する出力に対する終端抵抗である。駆動回路１０４は、出力ポート１１からのループスルー信号Ｐ１１が、伝送線路を駆動できるようにするための回路であり、多くの場合ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）回路が用いられる。ＣＭＬ回路は、高インピーダンス出力であることから、とりわけ寄生容量が問題となる。このため、第２の整合回路１０５は、主としてこの寄生容量をキャンセルするための回路であり、図中Ｌ５，Ｒ５１，Ｒ５２で示すようなＬＲ回路を用いることが好ましい。

次に、図４を用いて分配回路１０３の分配動作について説明する。ここで、Iは等化回路（たとえばケーブルイコライザ）１０２からの被分配入力、IIは内部ポート１２への分配出力、IIIは駆動回路（たとえばケーブルドライバ）１０４への分配出力である。図３にしたような抵抗回路網によって分配回路を構成したときの信号分配の特徴として、出力IIに対する電圧分配利得と、出力IIIに対する電圧分配利得の和は、“１”となるとの性質がある。たとえば、出力IIに対する分配利得が“０．９”の場合、出力IIIに対する分配利得は“０．１”となる。

ところで、内部ポート１２から出力される信号は、コネクタからの信号として装置内部で使用されるが、装置内部において如何なる信号処理回路や半導体デバイスが使用されるかは、個々の装置で異なる。よって、内部ポート１２からの出力信号（装置内部の回路からみたときの入力信号）は、できるだけ大きなレベルを確保したいことから、大きな分配利得とすることが望ましい。これに対し、コネクタ内部のループスルーパス内で使用される駆動回路１０４は、設計者が確定可能なデバイスであり、その駆動条件はデバイスにより一意に決定される。一般的に駆動回路１０４は、入力信号に対して高感度に設計されており、ある程度以上の信号振幅レベルが確保されれば、適正に動作することから、必ずしも分配利得を大きくする必要はない。以上のことから、分配回路１０３は、各分配出力の利得を異なるように設計することが可能である。

図５は、異なる分配出力を有する回路例を示す。ここではＬＶＤＳ信号とし、シングルエンドで５０Ωのインピーダンス整合を取れるよう、分配回路１０３における抵抗Ｒ３１，Ｒ３２，Ｒ３５，Ｒ３６をそれぞれ１０Ω、抵抗Ｒ３３，Ｒ３４をそれぞれ７０Ωとしてある。なお、終端抵抗Ｒ６は１００Ωである。このときの内部ポート１２に対する分配出力は２／３であり、駆動回路１０４に対する分配出力は１／３となる。なお、図５ではいわゆるＴ型回路で分配回路を構成したが、Π型回路で構成してもよい。

次に、図６を参照して、本発明に係るアクティブコネクタの第２の実施形態を説明する。図６において、図２に示した第１の実施形態のアクティブコネクタと同様の構成部分には、同一の符号を用いている。図６に示すアクティブコネクタ１１０が、図２に示すアクティブコネクタ１００と異なる点は、本実施形態ではさらに、コネクタ内部にマルチプレクサ１０７を具備し、出力ポート１１の信号として、入力ポート１０からの外部信号Ｐ１０をループスルーした信号とするか、内部信号入力端子１２−２を介して装置内部より供給される内部信号Ｐ１５に基づく信号とするかを切り替え制御できるようにした点である。図６において、入力ポート１０、出力ポート１１、内部ポート１２、第１の整合回路１０１、等化回路（たとえばケーブルイコライザ）１０２、分配回路１０３、駆動回路（たとえばケーブルドライバ）１０４、第２の整合回路１０５の動作及び機能は、図２に示したアクティブコネクタにおけるものと同様であり、詳しい説明を省略する。

マルチプレクサ１０７は、分配回路１０３と駆動回路１０４との間に設けられており、分配回路１０３からの第２の分配信号、及び内部信号入力端子１２−２から入力される内部信号Ｐ１５が供給される。内部信号入力端子１２−２は、本発明の第４の接続端子に相当する。マルチプレクサ１０７は、また、入力ポート１０からの外部信号Ｐ１０をループスルーした信号、または内部信号入力端子１２−２を介して装置内部より供給される内部信号Ｐ１５に基づく信号のいずれの信号を出力するかを切り替える制御端１２−３を有する。内部信号入力端子１２−２及び制御端１２−３は、内部ポート１２を構成している出力端子１２−１、ＧＮＤ端子１３、及び電源端子１４に隣接して、コネクタ基部１の底部から突出するピンにより形成されて良い。これらは、装置内部の回路に接続されている。

次に、第２の実施形態のアクティブコネクタの動作を説明する。外部信号Ｐ１０は、入力ポート１０を介して本コネクタに取り込まれる。第１の整合回路１０１及び等化回路１０２を経由した信号は、分配回路１０３に供給され、分配回路１０３は、この信号を２つの信号（第１及び第２の分配信号）に分配し、それぞれを内部ポート１２とマルチプレクサ１０７に供給する。内部ポート１２に供給された信号Ｐ１２は、出力端子１２−１を介して装置内部に取り出される。本実施形態において、マルチプレクサ１０７には、もう一方の信号として、内部信号入力端子１２−２を介して装置内部より内部信号Ｐ１５が供給されている。マルチプレクサ１０７では、分配回路１０３から供給される第２の分配信号すなわち外部信号と、内部信号入力端子１２−３を介して装置内部から供給される内部信号Ｐ１５のいずれかに切り替えて、次段の駆動回路１０４に供給する。

ここで、マルチプレクサ１０７の切り替え動作は、内部ポート１２の制御端１２−３を介して装置内部からの制御信号Ｐ１６にて制御される。マルチプレクサ１０７の出力は、駆動回路１０４及び第２の整合回路１０５を経由し、出力ポート１１を介して伝送線路（図示せず）を駆動する。このようにして、本実施形態のアクティブコネクタ１１０は、入力ポート１０から取り込まれた外部信号を、ループスルーして出力ポート１１より出力するか、あるいは装置内部から内部ポート１２の内部信号入力端子１２−２を介して取り込まれた内部信号を、出力ポート１１より出力するかを、内部ポート１２の制御端１２−３に与える制御信号を用いて、コネクタ内部で切り替える機能を有する。

以上要するに、本発明によれば、（１）コネクタ外部に特別な回路を設けること無しに、入力ポート、出力ポート、及び内部ポートに対して良好な不整合減衰特性を確保して良好な信号伝送特性を有するループスルー回路を実現することができる、（２）設計者は、インピーダンス整合の精度を向上するための特別のノウハウの使用から解放され、回路設計上の負担が大幅に軽減される。また、コネクタ基部に収納される等化回路、分配回路、及び駆動回路は、その物理的距離を比較的短くして実装することができるので、装置の小型化が可能となる、という利点がある。

また、第１の整合回路と第２の整合回路との間に設けられた等化回路、分配回路、マルチプレクサ、及び駆動回路をコネクタ基部に備えている場合には、外部信号をループスルー出力するか、装置内部からの信号を出力するかを切り替えることが可能となる、というさらなる利点がある。

上記した複数の実施形態の説明において、ＨＤ−ＳＤＩ信号を伝送する物理インターフェースに適合可能な具体例として、伝送線路としての同軸ケーブルと装置（送信装置あるいは受信装置）との間を結合するＢＮＣコネクタに本発明を適用する例を説明したが、これらは一例であって、本発明はこれらに限定されるものではない。本発明は、その他の信号形式の信号を伝送するための様々な規格の物理インターフェース、すなわち、他の形式の伝送線路を使用して伝送する様々な装置（放送機器、映像・音響機器、パーソナルコンピュータ、信号送信端末、信号受信端末、中継装置など）の入力端に使用される各種形式のコネクタに適用することができることはいうまでもない。

産業上の利用分野

本発明は、ループスルー機能を備えた種々の装置の入力端に広く適用することができる。

１ コネクタ基部
１０ 入力ポート（第１の接続端子）
１１ 出力ポート（第２の接続端子）
１２ 内部ポート（第３の接続端子）
１２−１ 出力端子
１２−２ 内部信号入力端子（第４の接続端子）
１２−３ 制御端
１３ ＧＮＤ端子
１４ 電源端子
１００，１１０ アクティブコネクタ
１０１ 第１の整合回路
１０２ 等化回路
１０３ 分配回路
１０４ 駆動回路
１０５ 第２の整合回路
１０６ 終端抵抗
１０７ マルチプレクサ

Claims (10)

1. 外部信号を受け取る装置の入力端に適用されるアクティブコネクタであって、
   外部信号が入力される第１の接続端子、ループスルー信号を出力する第２の接続端子、及び装置内部に信号を出力する第３の接続端子を有するコネクタ基部、
   前記第１の接続端子から入力される外部信号が供給される第１の整合回路、
   入力される信号を分配して第１及び第２の分配信号を生成し、前記第１の分配信号を前記第３の接続端子に向けて出力し、前記第２の分配信号を前記第２の接続端子に向けて出力する分配回路、
   前記第１の整合回路と前記分配回路との間に設けられ、入力される信号の周波数特性及び／または損失を補正する等化回路、
   前記第２の接続端子に出力信号を供給する第２の整合回路、及び
   前記分配回路と前記第２の整合回路との間に設けられ、前記第２の接続端子に電気的に結合される伝送線路を駆動する駆動回路を備え、
   前記第１及び第２の整合回路、分配回路、等化回路、及び駆動回路は、前記コネクタ基部に収納されている
   アクティブコネクタ。
2. 前記第１及び第２の接続端子は、それぞれ伝送線路と電気的に結合される入力ポート及び出力ポートであり、前記第３の接続端子は、前記装置内部の回路と電気的に結合される内部ポートである、請求項１に記載のアクティブコネクタ。
3. 前記分配回路における前記第１の分配信号の分配利得が、前記第２の分配信号の分配利得よりも大きくなるように構成されている、請求項２に記載のアクティブコネクタ。
4. 前記駆動回路は、前記ループスルー信号を伝送するために、前記分配回路から供給される前記第２の分配信号に応じて前記伝送線路を駆動する、請求項２に記載のアクティブコネクタ。
5. 前記等化回路は、所定の閾値と比較して前記入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含む、請求項２に記載のアクティブコネクタ。
6. 信号を受け取る装置の入力端に適用されるアクティブコネクタであって、
   外部信号が入力される第１の接続端子、ループスルー信号を出力する第２の接続端子、装置内部に信号を出力する第３の接続端子、及び装置内部からの内部信号が入力される第４の接続端子を有するコネクタ基部、
   前記第１の接続端子から入力される外部信号が供給される第１の整合回路、
   入力される信号を分配して第１及び第２の分配信号を生成し、前記第１の分配信号を前記第３の接続端子に向けて出力し、前記第２の分配信号を前記第２の接続端子に向けて出力する分配回路、
   前記第１の整合回路と前記分配回路との間に設けられ、入力される信号の周波数特性及び／または損失を補正する等化回路、
   前記分配回路からの前記第２の分配信号及び前記第４の接続端子から入力される内部信号が供給され、それら信号のいずれの信号を出力するかを切り替える制御端を有する、マルチプレクサ、
   前記第２の接続端子に出力信号を供給する第２の整合回路、及び
   前記マルチプレクサと前記第２の整合回路との間に設けられ、前記第２の接続端子に電気的に結合される伝送線路を駆動する駆動回路を備え、
   前記第１及び第２の整合回路、分配回路、等化回路、マルチプレクサ、及び駆動回路は、前記コネクタ基部に収納されている
   アクティブコネクタ。
7. 前記第１及び第２の接続端子は、それぞれ伝送線路と電気的に結合される入力ポート及び出力ポートであり、前記第３及び第４の接続端子は、前記装置内部の回路と電気的に結合される内部ポートである、請求項６に記載のアクティブコネクタ。
8. 前記分配回路における前記第１の分配信号の分配利得が、前記第２の分配信号の分配利得よりも大きくなるように構成されている、請求項７に記載のアクティブコネクタ。
9. 前記駆動回路は、前記ループスルー信号を伝送するために、前記第２の分配信号または前記第４の接続端子から入力される内部信号に応じて前記伝送線路を駆動する、請求項７に記載のアクティブコネクタ。
10. 前記等化回路は、所定の閾値と比較して前記入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含む、請求項７に記載のアクティブコネクタ。
    

Images