JPWO2014002220A1 - 管理装置、データ取得方法およびデータ取得プログラム - Google Patents
管理装置、データ取得方法およびデータ取得プログラム Download PDFInfo
- Publication number
- JPWO2014002220A1 JPWO2014002220A1 JP2014522299A JP2014522299A JPWO2014002220A1 JP WO2014002220 A1 JPWO2014002220 A1 JP WO2014002220A1 JP 2014522299 A JP2014522299 A JP 2014522299A JP 2014522299 A JP2014522299 A JP 2014522299A JP WO2014002220 A1 JPWO2014002220 A1 JP WO2014002220A1
- Authority
- JP
- Japan
- Prior art keywords
- address
- absolute address
- conversion table
- physical
- absolute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/45—Network directories; Name-to-address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
上述したように、本体装置18は、運用系のシステム絶対アドレスと物理メモリ領域26の物理アドレスとを対応付けたマッピングテーブル20を用いてメモリアクセスを行う。一方、管理装置11は、本体装置18が故障した場合には、マッピングテーブル20を退避させる。そして、管理装置11は、運用系のシステム絶対アドレスと物理メモリ領域27を対応付け、待機系のシステム絶対アドレスと物理メモリ領域26を対応付けた新たなマッピングテーブル20を生成する。
上述した管理装置11は、運用系のシステムアドレス空間と待機系のシステムアドレス空間とを認識した。しかし、実施例はこれに限定されるものではない。例えば、管理装置11は、運用系のシステムアドレス空間とは別に、待機系のシステムアドレス空間を複数認識する。そして、管理装置11は、本体装置18が故障した場合には、ダンプ処理が終了した待機系のシステムアドレス空間を、運用系のシステムアドレス空間と対応付けられていた物理メモリ領域に振り分けても良い。
上述した情報処理装置10は、管理装置11と本体装置18とを有していた。しかし、実施例はこれに限定されるものではなく、例えば、情報処理装置10は、本体装置18と同様の機能を発揮する複数の本体装置を有し、1つ又は複数の管理装置11は、各本体装置の管理を行ってもよい。
上述したMPU17は、管理プログラム28を実行することで、退避部29、生成部30、設定部31、取得部32の機能を発揮させた。しかし、実施例はこれに限定されるものではない。例えば、MPU17の代わりに、退避部29、生成部30、設定部31、取得部32と同様の機能を発揮する各種ハードウェアを管理装置11に設置してもよい。
上述した本体装置18が実行するオペレーティングシステム33は、マッピングテーブル20にシステム絶対アドレスと物理アドレスとを対応付けを追加することで、運用系のシステムアドレス空間を拡大した。ここで、オペレーティングシステム33は、運用系のシステムアドレス空間を、最大で、全システムアドレス空間の半分まで拡大することができる。
ところで、実施例1に係る管理装置11は、ハードウェアを利用して各種の処理を実現する場合を説明した。しかし、実施例はこれに限定されるものではなく、あらかじめ用意されたプログラムをコンピュータが実行することによって実現するようにしてもよい。そこで、以下では、図12を用いて、実施例1に示した管理装置11と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図12は、データ取得プログラムを実行するコンピュータの一例を説明するための図である。
11 管理装置
12 外部記憶装置
13、25 主記憶装置
14 マッピングテーブル記憶領域
15 メモリリセット情報記憶領域
16 主記憶情報記憶領域
17 MPU
18 本体装置
19 マッピングレジスタ
20 マッピングテーブル
21 メモリリセット情報レジスタ
22 物理メモリリセット情報
23 システムコントローラ
24 主記憶制御装置
26、27 物理メモリ領域
28 管理プログラム
29 退避部
30 生成部
31 設定部
32 取得部
Claims (7)
- 演算処理装置がデータを指定するために用いる運用系の絶対アドレスと、当該データを記憶するメモリの記憶領域を示す運用系の物理アドレスとを対応付けた変換テーブルを用いてメモリアクセスを行う情報処理装置が故障した場合に、当該変換テーブルを退避する退避部と、
前記退避部が退避した変換テーブルを用いて、故障時における運用系の物理アドレスに対し、前記運用系の絶対アドレスとは異なる待機系の絶対アドレスを対応付け、前記運用系の絶対アドレスに対し、前記故障時における運用系の物理アドレスとは異なる待機系の物理アドレスを対応付けた第2の変換テーブルを生成する生成部と、
前記生成部が生成した第2の変換テーブルを前記情報処理装置に設定する設定部と、
前記設定部が設定した第2の変換テーブルを用いて、前記待機系の絶対アドレスと対応付けられた物理アドレスが示す記憶領域から前記データを取得する取得部と
を有することを特徴とする管理装置。 - 前記情報処理装置は、使用する記憶領域を追加する場合は、当該記憶領域を示す物理アドレスに新たな絶対アドレスを対応付けて前記変換テーブルに追加し、
前記生成部は、前記運用系の絶対アドレスと前記情報処理装置が追加した絶対アドレスに故障時における前記待機系の物理アドレスを対応付け、前記故障時における運用系の物理アドレスと、前記情報処理装置が追加した物理アドレスとに前記待機系の絶対アドレスを対応付けた前記第2の変換テーブルを生成することを特徴とする請求項1に記載の管理装置。 - 前記設定部は、前記情報処理装置が起動する際に、設定可能なすべての絶対アドレスのうちの半数以下の絶対アドレスを運用系の絶対アドレスとした変換テーブルを前記情報処理装置に設定することを特徴とする請求項1または2に記載の管理装置。
- 前記設定部は、設定可能な全ての絶対アドレスのうち下位の絶対アドレスを前記運用系の絶対アドレスとし、設定可能な全ての絶対アドレスのうち上位の絶対アドレスを前記待機系の絶対アドレスとすることを特徴とする請求項3に記載の管理装置。
- 前記設定部が設定した第2の変換テーブルに含まれる運用系の絶対アドレスと対応付けられた物理アドレスが示す記憶領域をリセットし、当該リセットした記憶領域を用いて再起動を実行するように前記情報処理装置を制御する制御部を有することを特徴とする請求項1または2に記載の管理装置。
- 演算処理装置がデータを指定するための絶対アドレスと、メモリの記憶領域を示す物理アドレスとを対応付けた変換テーブルを用いてメモリアクセスを行う情報処理装置を管理する管理装置が、
前記情報処理装置が故障した場合には、当該変換テーブルを退避し、
前記退避した変換テーブルを用いて、故障時における前記運用系の物理アドレスに前記運用系の絶対アドレスとは異なる待機系の絶対アドレスを対応付け、前記運用系の絶対アドレスに前記故障時における運用系の物理アドレスとは異なる待機系の物理アドレスを対応付けた第2の変換テーブルを生成し、
前記生成した第2の変換テーブルを前記情報処理装置に設定し、
前記設定した第2の変換テーブルを用いて、前記待機系の絶対アドレスと対応付けられた物理アドレスが示す記憶領域から前記データを取得する
処理を実行することを特徴とするデータ取得方法。 - コンピュータに、
演算処理装置がデータを指定するための絶対アドレスと、メモリの記憶領域を示す物理アドレスとを対応付けた変換テーブルを用いてメモリアクセスを行う情報処理装置が故障した場合には、当該変換テーブルを退避し、
前記退避した変換テーブルを用いて、前記故障時における運用系の物理アドレスに前記運用系の絶対アドレスとは異なる待機系の絶対アドレスを対応付け、前記運用系の絶対アドレスに前記故障時における運用系の物理アドレスとは異なる待機系の物理アドレスを対応付けた第2の変換テーブルを生成し、
前記生成した第2の変換テーブルを前記情報処理装置に設定し、
前記設定した第2の変換テーブルを用いて、前記待機系の絶対アドレスと対応付けられた物理アドレスが示す記憶領域から前記データを取得する
処理を実行させることを特徴とするデータ取得プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/066434 WO2014002220A1 (ja) | 2012-06-27 | 2012-06-27 | 管理装置、データ取得方法およびデータ取得プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014002220A1 true JPWO2014002220A1 (ja) | 2016-05-26 |
JP6079777B2 JP6079777B2 (ja) | 2017-02-15 |
Family
ID=49782451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014522299A Active JP6079777B2 (ja) | 2012-06-27 | 2012-06-27 | 管理装置、データ取得方法およびデータ取得プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150089271A1 (ja) |
JP (1) | JP6079777B2 (ja) |
WO (1) | WO2014002220A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013099414A1 (ja) * | 2011-12-26 | 2013-07-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レジスタ・マッピング方法 |
JP6438871B2 (ja) * | 2015-09-29 | 2018-12-19 | 東芝テック株式会社 | 情報処理装置及びプログラム |
US10216562B2 (en) | 2016-02-23 | 2019-02-26 | International Business Machines Corporation | Generating diagnostic data |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04342013A (ja) * | 1991-05-20 | 1992-11-27 | Nec Corp | メモリダンプ方式 |
JPH09330253A (ja) * | 1996-06-10 | 1997-12-22 | Nec Corp | メモリダンプ方法及びそれを適用したメモリダンプシステム |
JP2001034508A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | メモリダンプ採取方法及びその実施装置並びにその処理プログラムを記録した記録媒体 |
JP2007080012A (ja) * | 2005-09-15 | 2007-03-29 | Hitachi Ltd | 再起動方法、システム及びプログラム |
JP2011227766A (ja) * | 2010-04-21 | 2011-11-10 | Hitachi Ltd | 記憶手段の管理方法、仮想計算機システムおよびプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS533029A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
US5752274A (en) * | 1994-11-08 | 1998-05-12 | Cyrix Corporation | Address translation unit employing a victim TLB |
US6317758B1 (en) * | 1998-02-20 | 2001-11-13 | Corel Corporation | Method and system for detecting and selectively correcting cell reference errors |
US6718494B1 (en) * | 2000-12-22 | 2004-04-06 | Intel Corporation | Method and apparatus for preventing and recovering from TLB corruption by soft error |
KR100450675B1 (ko) * | 2002-03-19 | 2004-10-01 | 삼성전자주식회사 | 성능향상 및 전력소모를 감소시킬 수 있는 tlb |
JP4520790B2 (ja) * | 2004-07-30 | 2010-08-11 | 富士通株式会社 | 情報処理装置およびソフトウェアプリフェッチ制御方法 |
JP4982883B2 (ja) * | 2006-09-14 | 2012-07-25 | 株式会社メガチップス | 記憶装置及びデータ出力回路 |
US9007836B2 (en) * | 2011-01-13 | 2015-04-14 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP2013061799A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 記憶装置、記憶装置の制御方法およびコントローラ |
-
2012
- 2012-06-27 WO PCT/JP2012/066434 patent/WO2014002220A1/ja active Application Filing
- 2012-06-27 JP JP2014522299A patent/JP6079777B2/ja active Active
-
2014
- 2014-11-26 US US14/554,773 patent/US20150089271A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04342013A (ja) * | 1991-05-20 | 1992-11-27 | Nec Corp | メモリダンプ方式 |
JPH09330253A (ja) * | 1996-06-10 | 1997-12-22 | Nec Corp | メモリダンプ方法及びそれを適用したメモリダンプシステム |
JP2001034508A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | メモリダンプ採取方法及びその実施装置並びにその処理プログラムを記録した記録媒体 |
JP2007080012A (ja) * | 2005-09-15 | 2007-03-29 | Hitachi Ltd | 再起動方法、システム及びプログラム |
JP2011227766A (ja) * | 2010-04-21 | 2011-11-10 | Hitachi Ltd | 記憶手段の管理方法、仮想計算機システムおよびプログラム |
Also Published As
Publication number | Publication date |
---|---|
WO2014002220A1 (ja) | 2014-01-03 |
JP6079777B2 (ja) | 2017-02-15 |
US20150089271A1 (en) | 2015-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5119686B2 (ja) | 情報処理装置および設定方法 | |
JP4399020B1 (ja) | 情報処理装置およびメモリ管理方法 | |
JP5786955B2 (ja) | メモリ縮退方法及び情報処理装置 | |
JP2009032252A (ja) | クラッシュダンプ用のメモリアロケーション | |
JP5444104B2 (ja) | 記憶手段の管理方法、仮想計算機システムおよびプログラム | |
JP2019139373A (ja) | 情報処理システム、情報処理装置、情報処理装置のbios更新方法、及び情報処理装置のbios更新プログラム | |
JP6079777B2 (ja) | 管理装置、データ取得方法およびデータ取得プログラム | |
JP2019204527A (ja) | 記憶機器のデータ位置の処理方法及び処理装置、コンピュータ機器並びにコンピュータ読み取り可能な記憶媒体 | |
JP4322240B2 (ja) | 再起動方法、システム及びプログラム | |
WO2012098633A1 (ja) | メモリ管理方法、メモリ管理装置およびメモリ管理回路 | |
JP6175958B2 (ja) | メモリダンプ方法及びプログラム、並びに、情報処理装置 | |
JP2006172100A (ja) | オペレーティングシステムの高速切替え方式及びその方法 | |
JP2017033375A (ja) | 並列計算システム、マイグレーション方法、及びマイグレーションプログラム | |
WO2014024279A1 (ja) | メモリ障害リカバリ装置、方法、及びプログラム | |
WO2016139774A1 (ja) | 情報処理装置、情報処理システム | |
JP2010198398A (ja) | 計算機装置および制御方法 | |
CN109324809B (zh) | 一种数据处理方法及装置 | |
JP5710547B2 (ja) | 情報処理装置、監視方法および監視プログラム | |
JP5712689B2 (ja) | ハードウェア構成縮退時の高速立ち上げ方法、高速立ち上げ装置及び高速立ち上げプログラム | |
WO2024000535A1 (zh) | 分区表更新方法、装置、电子设备及存储介质 | |
JP2018156230A (ja) | 情報処理装置 | |
JP2008146365A (ja) | ストレージシステムの障害回避方法 | |
JP5561147B2 (ja) | 仮想記憶管理装置、仮想記憶管理方法および仮想記憶管理プログラム | |
JP2008046889A (ja) | プロセス管理方法 | |
CN105302662A (zh) | 一种多机备份的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6079777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |