JPWO2013046500A1 - Manufacturing method of electronic component module - Google Patents
Manufacturing method of electronic component module Download PDFInfo
- Publication number
- JPWO2013046500A1 JPWO2013046500A1 JP2013535826A JP2013535826A JPWO2013046500A1 JP WO2013046500 A1 JPWO2013046500 A1 JP WO2013046500A1 JP 2013535826 A JP2013535826 A JP 2013535826A JP 2013535826 A JP2013535826 A JP 2013535826A JP WO2013046500 A1 JPWO2013046500 A1 JP WO2013046500A1
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- core layer
- wiring pattern
- prepreg
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 104
- 239000011347 resin Substances 0.000 claims abstract description 104
- 239000012792 core layer Substances 0.000 claims abstract description 63
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 61
- 229910000679 solder Inorganic materials 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000007788 roughening Methods 0.000 claims abstract description 22
- 238000010030 laminating Methods 0.000 claims abstract description 11
- 239000002245 particle Substances 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 31
- 239000011888 foil Substances 0.000 claims description 30
- 238000007789 sealing Methods 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- 230000003014 reinforcing effect Effects 0.000 description 15
- 239000011800 void material Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JHWIEAWILPSRMU-UHFFFAOYSA-N 2-methyl-3-pyrimidin-4-ylpropanoic acid Chemical compound OC(=O)C(C)CC1=CC=NC=N1 JHWIEAWILPSRMU-UHFFFAOYSA-N 0.000 description 1
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- QGBSISYHAICWAH-UHFFFAOYSA-N dicyandiamide Chemical compound NC(N)=NC#N QGBSISYHAICWAH-UHFFFAOYSA-N 0.000 description 1
- ZBCBWPMODOFKDW-UHFFFAOYSA-N diethanolamine Chemical compound OCCNCCO ZBCBWPMODOFKDW-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 235000005985 organic acids Nutrition 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
第1配線パターンが形成された部品搭載面を有するコア層を準備する工程と、第1配線パターンの表面を粗化する工程と、粗化後の第1配線パターンの少なくともランドを覆う部分に、熱硬化性樹脂とはんだ粒子とを含む接合材を配置する工程と、端子を有する電子部品を準備し、端子を、接合材を介してランドに着地させて、電子部品を部品搭載面に搭載する工程と、電子部品を搭載したコア層を第1加熱して、はんだにより端子をランドに接合するとともに、熱硬化性樹脂を半硬化させる工程と、部品搭載面に実装された電子部品がプリプレグで囲われるように、コア層にプリプレグを積層する工程と、減圧雰囲気中で、コア層とプリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、プリプレグの硬化物により電子部品を封止するとともに、熱硬化性樹脂の硬化を更に進行させる工程と、を含む、電子部品モジュールの製造方法。A step of preparing a core layer having a component mounting surface on which a first wiring pattern is formed; a step of roughening a surface of the first wiring pattern; and a portion covering at least a land of the first wiring pattern after the roughening, A step of arranging a bonding material including a thermosetting resin and solder particles, and preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface First, the core layer on which the electronic component is mounted is heated first, the terminal is bonded to the land with solder, the thermosetting resin is semi-cured, and the electronic component mounted on the component mounting surface is a prepreg. The step of laminating the prepreg on the core layer and the laminated body of the core layer and the prepreg are pressurized in the laminating direction in the reduced pressure atmosphere, and secondly heated to form a cured prepreg. Ri together to seal the electronic component, comprising a step of further advancing the curing of the thermosetting resin, a method of manufacturing an electronic component module.
Description
本発明は、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層とを具備する、電子部品モジュールの製造方法に関する。 The present invention provides an electronic component module comprising a core layer having a component mounting surface on which a metal foil wiring pattern is formed, an electronic component mounted on the component mounting surface, and a resin layer for sealing the electronic component. It relates to a manufacturing method.
半導体素子などの電子部品の多くは、電子部品モジュールの形で電子機器に組み込まれている。電子部品モジュールは、一般に、金属箔の配線パターンが形成された基板に電子部品を実装し、その後、電子部品を樹脂層により封止することで形成される。電子部品モジュールの実装密度の高度化が求められる中、複数の配線パターンが積層され、かつ内層の配線パターンに電子部品が実装された形態の電子部品モジュールが用いられるようになってきている(例えば特許文献1)。このような、電子部品モジュールは、部品内蔵基板とも称される。 Many electronic components such as semiconductor elements are incorporated in electronic devices in the form of electronic component modules. An electronic component module is generally formed by mounting an electronic component on a substrate on which a metal foil wiring pattern is formed, and then sealing the electronic component with a resin layer. While higher mounting density of electronic component modules is required, an electronic component module in which a plurality of wiring patterns are stacked and electronic components are mounted on an inner layer wiring pattern has been used (for example, Patent Document 1). Such an electronic component module is also referred to as a component built-in substrate.
特許文献1では、まず、内層基板(コア層)の配線パターンのランドに電子部品を実装した後、電子部品の端子とランドとの接合部を、耐薬品性を有する樹脂で被覆し、その後、配線パターンの粗化処理(黒化処理)が行われる。そして、電子部品をプリプレグで囲み、プリプレグを介してコア層と対向するように銅箔を配置し、積層体が形成される。この積層体を積層方向に加圧するとともに加熱することにより、部品を内蔵した積層板が形成される。その後、銅箔を加工することで、更なる配線パターンが形成され、更に配線パターン間を接続するビアが形成される。このような操作を必要回数行うことで、部品内蔵基板が完成する。
In
コア層は、薄型の樹脂基板に銅箔などの金属箔を貼り合わせた後、金属箔にパターニングを施すことにより得ることができる。金属箔は、部品内蔵基板の内層の配線パターンを提供するとともに、薄く撓みやすい樹脂基板の剛性を補う役割を有している。一方、プリプレグは、半硬化状態の熱硬化性樹脂を含浸した繊維シートなどからなり、加熱により熱硬化性樹脂の更なる硬化が進行する。その結果、電子部品や内層の配線パターンは樹脂硬化物により封止される。 The core layer can be obtained by attaching a metal foil such as a copper foil to a thin resin substrate and then patterning the metal foil. The metal foil provides a wiring pattern in the inner layer of the component-embedded substrate and has a role of supplementing the rigidity of the thin and flexible resin substrate. On the other hand, the prepreg is made of a fiber sheet impregnated with a semi-cured thermosetting resin, and further curing of the thermosetting resin proceeds by heating. As a result, the electronic component and the inner layer wiring pattern are sealed with the cured resin.
良好な封止状態を得るためには、プリプレグを金属箔と密着させる必要がある。しかし、プリプレグを構成する熱硬化性樹脂は、配線パターンを形成する金属箔表面との密着性に乏しい。そこで、熱硬化性樹脂と配線パターンとの密着性を向上させるために、金属箔表面の粗化処理が行われる。プリプレグと配線パターンとの積層に先立って、金属箔もしくは配線パターンの表面を粗化し、微細なアンカーパターンを形成することにより、熱硬化性樹脂との密着性が向上する。粗化処理としては、金属箔表面を化学的に浸食する作用を有する処理液にコア層を浸漬する湿式処理が一般的である。 In order to obtain a good sealing state, it is necessary to make the prepreg adhere to the metal foil. However, the thermosetting resin constituting the prepreg has poor adhesion to the surface of the metal foil forming the wiring pattern. Therefore, in order to improve the adhesion between the thermosetting resin and the wiring pattern, the surface of the metal foil is roughened. Prior to the lamination of the prepreg and the wiring pattern, the surface of the metal foil or the wiring pattern is roughened to form a fine anchor pattern, thereby improving the adhesion with the thermosetting resin. As the roughening treatment, a wet treatment is generally used in which the core layer is immersed in a treatment solution having a function of chemically eroding the surface of the metal foil.
特許文献1のように、金属箔の粗化処理を電子部品が実装されたコア層を対象に行うと、粗化処理の作用が接合部にも作用する場合がある。特に、接合部に形成されているフィレットの止端部は浸食を受けやすい。このような浸食により、止端部にマイクロクラックが形成されると、接合部が破断しやすくなる。特許文献1では、粗化処理の前に、接合部を熱硬化性樹脂で被覆し、加熱により樹脂を硬化させて接合部を保護しているが、樹脂の硬化が不十分である場合には、同様の問題が生じる。一方、接合部を被覆する樹脂の硬化を十分に進行させるためには、加熱時間を長く設定する必要があり、電子部品モジュールの生産性が阻害される。
If the roughening process of metal foil is performed for the core layer in which the electronic component was mounted like
電子部品の端子とランドとを接合する接合材として、熱硬化性樹脂に分散させたはんだ粒子を用いることも提案されている。この場合、リフローにより、電子部品のコア層への実装と同時に、はんだ接合部を熱硬化性樹脂の硬化物で被覆することができる。しかし、リフロー工程では、熱硬化性樹脂を十分に硬化させることが困難であり、接合部が半硬化状態の熱硬化性樹脂で被覆された状態となりやすい。従って、硬化を更に進行させるために、再加熱(アフターキュア)が必要となり、やはり電子部品モジュールの生産性が阻害される。 It has also been proposed to use solder particles dispersed in a thermosetting resin as a bonding material for bonding terminals and lands of an electronic component. In this case, the solder joint can be covered with the cured product of the thermosetting resin simultaneously with the mounting of the electronic component on the core layer by reflow. However, in the reflow process, it is difficult to sufficiently cure the thermosetting resin, and the joint is likely to be in a state of being covered with a semi-cured thermosetting resin. Therefore, reheating (after-cure) is required to further advance the curing, which also hinders the productivity of the electronic component module.
また、電子部品の実装と同時に、熱硬化性樹脂の硬化物ではんだ接合部を被覆する場合、電子部品とコア層との間にボイドが発生しやすい。ボイドが発生した状態のままでアフターキュアを行うと、ボイドが樹脂硬化物で囲まれた状態となり、その後の工程でボイドを除去することができなくなる。その結果、再リフロー時に、はんだが再溶融した場合、ボイド中にはんだが流れ込んで、接合不良が生じたりする。 In addition, when the solder joint is covered with a cured thermosetting resin simultaneously with the mounting of the electronic component, voids are likely to occur between the electronic component and the core layer. If after-curing is performed with the voids generated, the voids are surrounded by the cured resin, and the voids cannot be removed in subsequent steps. As a result, if the solder is remelted during reflow, the solder flows into the void, resulting in poor bonding.
上記のように、従来の方法では、信頼性の高い電子部品モジュールを効率的に生産することは困難である。 As described above, in the conventional method, it is difficult to efficiently produce a highly reliable electronic component module.
本発明は、電子部品接続用のランドを含む第1配線パターンが形成された部品搭載面を有するコア層を準備する工程と、
前記第1配線パターンの表面を粗化する工程と、
前記粗化後の前記第1配線パターンの少なくとも前記ランドを覆う部分に、熱硬化性樹脂と前記熱硬化性樹脂に分散させたはんだ粒子とを含む接合材を配置する工程と、
端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、
前記電子部品を搭載した前記コア層を第1加熱して、前記はんだにより前記端子を前記ランドに接合するとともに、前記熱硬化性樹脂を半硬化させる工程と、
前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、
減圧雰囲気中で、前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、前記プリプレグの硬化物により前記電子部品を封止するとともに、前記熱硬化性樹脂の硬化を更に進行させる工程と、を含む、電子部品モジュールの製造方法、に関する。The present invention provides a step of preparing a core layer having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed;
Roughening the surface of the first wiring pattern;
Disposing a bonding material including a thermosetting resin and solder particles dispersed in the thermosetting resin on at least a portion covering the land of the first wiring pattern after the roughening;
Preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface;
First heating the core layer on which the electronic component is mounted, joining the terminal to the land with the solder, and semi-curing the thermosetting resin;
Laminating the prepreg on the core layer so that the electronic component mounted on the component mounting surface is surrounded by the prepreg;
In a reduced pressure atmosphere, the laminate of the core layer and the prepreg is pressurized in the laminating direction and second heated to seal the electronic component with a cured product of the prepreg and the thermosetting And a step of further proceeding the curing of the resin.
本発明によれば、部品搭載面の配線パターンの表面を粗化した後に、コア層に電子部品を実装することから、粗化処理の際に、はんだ接合部にマイクロクラックが発生することを防止できる。また、リフロー後のはんだ接合部を被覆している熱硬化性樹脂は、半硬化状態であるため、コア層とプリプレグとの積層体を加熱する際に軟化し、流動可能な状態となる。よって、電子部品とコア層との間にボイドが発生している場合でも、減圧雰囲気中で積層体を加圧すると、ボイドが半硬化状態の熱硬化性樹脂中を移動して、外部に放出される。また、リフロー時に、はんだ接合部を被覆する熱硬化性樹脂を完全に硬化させる必要がなく、リフロー後にアフターキュアさせる必要もないため、電子部品モジュールの生産性が向上する。
本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成および内容の両方に関し、本願の他の目的および特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。According to the present invention, since the electronic component is mounted on the core layer after the surface of the wiring pattern on the component mounting surface is roughened, it is possible to prevent the occurrence of micro cracks in the solder joint during the roughening process. it can. Moreover, since the thermosetting resin which coat | covers the solder joint part after reflow is a semi-hardened state, when heating the laminated body of a core layer and a prepreg, it will be in the state which can be softened and flowed. Therefore, even when a void is generated between the electronic component and the core layer, if the laminate is pressurized in a reduced-pressure atmosphere, the void moves through the semi-cured thermosetting resin and is released to the outside. Is done. In addition, it is not necessary to completely cure the thermosetting resin that covers the solder joint portion during reflow, and it is not necessary to perform after-curing after reflow, so that the productivity of the electronic component module is improved.
While the novel features of the invention are set forth in the appended claims, the invention will be better understood by reference to the following detailed description, taken in conjunction with the other objects and features of the present application, both in terms of construction and content. Will be understood.
まず、電子部品モジュールの構造について説明する。
本発明の製造方法により製造される電子部品モジュールは、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層とを具備する。なかでも部品内蔵基板と称される電子部品モジュールは、ベースとなるコア層を中心に、複数の配線パターン(金属箔)を積層した構造を有する。隣り合う配線パターンの間には、プリプレグを熱硬化させた硬化物の樹脂層が配置されている。樹脂層は、互いに隣接する配線パターン同士を貼り合わせる機能を有する。コア層の配線パターンには、チップ部品などの電子部品が実装されているので、樹脂層は電子部品を封止する機能も有する。電子部品の端子と配線パターンのランドとの接続には、はんだを用いることが一般的である。従って、電子部品モジュールの製造の際には、電子部品を配線パターンに実装するための加熱や、配線パターン同士を貼り合わせるための加熱が繰り返される。First, the structure of the electronic component module will be described.
An electronic component module manufactured by the manufacturing method of the present invention includes a core layer having a component mounting surface on which a metal foil wiring pattern is formed, an electronic component mounted on the component mounting surface, and a resin that seals the electronic component A layer. In particular, an electronic component module called a component-embedded substrate has a structure in which a plurality of wiring patterns (metal foils) are stacked around a core layer serving as a base. Between the adjacent wiring patterns, a cured resin layer obtained by thermally curing the prepreg is disposed. The resin layer has a function of bonding wiring patterns adjacent to each other. Since an electronic component such as a chip component is mounted on the wiring pattern of the core layer, the resin layer also has a function of sealing the electronic component. In general, solder is used for connection between the terminal of the electronic component and the land of the wiring pattern. Therefore, when manufacturing the electronic component module, heating for mounting the electronic component on the wiring pattern and heating for bonding the wiring patterns together are repeated.
コア層は、薄型の樹脂基板を有し、その一方または両方の面に配線パターン(第1配線パターン)が形成されている。配線パターンの形状は様々であり、電子部品の端子と接続される部分はランドと称される。このようなコア層は、樹脂基板に銅箔などの金属箔を貼り合わせた後、金属箔にパターニングを施すことにより形成される。 The core layer has a thin resin substrate, and a wiring pattern (first wiring pattern) is formed on one or both surfaces thereof. The shape of the wiring pattern varies, and the portion connected to the terminal of the electronic component is called a land. Such a core layer is formed by attaching a metal foil such as a copper foil to a resin substrate and then patterning the metal foil.
次に、本発明の電子部品モジュールの製造方法について説明する。
その製造方法は、(a)電子部品接続用のランドを含む第1配線パターンが形成された部品搭載面を有するコア層を準備する工程と、(b)前記第1配線パターンの表面を粗化する工程と、(c)前記粗化後の前記第1配線パターンの少なくとも前記ランドを覆う部分に、熱硬化性樹脂と前記熱硬化性樹脂に分散させたはんだ粒子とを含む接合材を配置する工程と、(d)端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、(e)前記電子部品を搭載した前記コア層を第1加熱して、前記はんだにより前記端子を前記ランドに接合するとともに、前記熱硬化性樹脂を半硬化させる工程と、(f)前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、(g)減圧雰囲気中で、前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、前記プリプレグの硬化物により前記電子部品を封止するとともに、前記熱硬化性樹脂の硬化を更に進行させる工程と、を含む。Next, the manufacturing method of the electronic component module of this invention is demonstrated.
The manufacturing method includes: (a) preparing a core layer having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed; and (b) roughening the surface of the first wiring pattern. And (c) a bonding material including a thermosetting resin and solder particles dispersed in the thermosetting resin is disposed on at least a portion covering the land of the first wiring pattern after the roughening. (D) preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface; A step of first heating the core layer on which the electronic component is mounted, joining the terminal to the land with the solder, and semi-curing the thermosetting resin; and (f) mounted on the component mounting surface. The electronic component A step of laminating the prepreg on the core layer so as to be surrounded by, and (g) pressurizing the laminated body of the core layer and the prepreg in a laminating direction in a reduced pressure atmosphere and second heating. The step of sealing the electronic component with the cured product of the prepreg and further curing of the thermosetting resin is included.
なお、前記積層体を加圧するとともに第2加熱する前に、プリプレグを介してコア層と対向するように、銅箔などの金属箔を配置してもよい。この場合、第2加熱の後、配線パターン間を接続するビアの形成(h)や、金属箔のパターニング(i)を行うことで、第2配線パターンを形成することができる。同様の操作を繰り返すことで、複数の配線パターンが積層された実装密度の高い部品内蔵基板を得ることができる。 In addition, before pressurizing the said laminated body and carrying out 2nd heating, you may arrange | position metal foil, such as copper foil, so that a core layer may be opposed via a prepreg. In this case, after the second heating, the second wiring pattern can be formed by forming vias for connecting the wiring patterns (h) or patterning (i) the metal foil. By repeating the same operation, it is possible to obtain a component-embedded substrate having a high mounting density in which a plurality of wiring patterns are stacked.
以下、図面を参照しながら、各工程について詳細に説明する。
図1〜3は、本発明の一実施形態に係る電子部品モジュールの製造方法の工程を示す説明図である。Hereafter, each process is demonstrated in detail, referring drawings.
1-3 is explanatory drawing which shows the process of the manufacturing method of the electronic component module which concerns on one Embodiment of this invention.
まず、電子部品接続用のランドを含む第1配線パターンが形成された部品搭載面を有するコア層(ベース配線層)を準備する(工程(a))。
図1(A)において、コア層1は、絶縁性の樹脂基板2と、樹脂基板2の上面2aに配置された第1配線パターン3と、樹脂基板2の下面2bに配置された配線パターン4とで構成されている。各配線パターンは、銅箔などの金属箔もしくは金属薄膜によって形成されている。コア層1の上面は、部品搭載面となっており、第1配線パターン3の一部は、電子部品の端子を接続するためのランド3aとなっている。ランド3aには、例えば、抵抗、コンデンサなど、両端に接続用端子が形成されたチップ型の小型電子部品や、下面に接続用端子となる金属バンプが形成された半導体を含む電子部品が実装される。First, a core layer (base wiring layer) having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed is prepared (step (a)).
In FIG. 1A, the
なお、配線パターン3、4には、実際に配線回路としての機能を有する部分以外に、パターニングの後にコア層1の表面に残置され、配線回路としての機能を有さない部分も含まれる。
Note that the
次に、配線パターン3、4の表面の粗化が行われる(工程(b))。
粗化処理は、後の工程で、プリプレグと各配線パターンとの密着性を向上させるために行われる。粗化処理により、各配線パターンの表面に微細な凹凸が形成され、プリプレグに含まれる熱硬化性樹脂と配線パターンとの密着性が向上する。粗化処理の方法は、特に限定されないが、金属表面を化学的に浸食する作用を有する処理液(強酸性溶液や強アルカリ性溶液)にコア層を浸漬することで行うことができる。処理液により粗化された配線パターンの表面3b、4bは、黒色またはこれに近い色彩に変化することから、粗化処理は黒化処理とも称される(図1(B)参照)。なお、粗化処理の方法としては、処理液を用いる湿式の黒化処理の外に、プラズマ処理などを行ってもよい。Next, the surface of the
The roughening treatment is performed in a later step in order to improve the adhesion between the prepreg and each wiring pattern. By the roughening treatment, fine irregularities are formed on the surface of each wiring pattern, and the adhesion between the thermosetting resin contained in the prepreg and the wiring pattern is improved. The method of the roughening treatment is not particularly limited, but can be performed by immersing the core layer in a treatment solution (strongly acidic solution or strongly alkaline solution) having an action of chemically eroding the metal surface. Since the
このように、コア層1に電子部品が実装されていない状態で、配線パターンの粗化処理を行うことにより、コア層1に電子部品を実装した後に粗化処理を実施する場合に発生する不具合を回避することができる。すなわち、電子部品の端子と配線パターンのランドとの接合部(はんだ接合部)の表面が処理液により浸食されることを回避できる。よって、はんだ接合部におけるマイクロクラックなどの欠陥が起りにくくなる。
As described above, a problem occurs when the roughening process is performed after the electronic component is mounted on the
次に、図1(C)に示すように、粗化後の配線パターンの少なくともランド3aを覆う部分に、熱硬化性樹脂と熱硬化性樹脂に分散させたはんだ粒子とを含む接合材を配置する(工程(c))。
接合材6をコア層1の表面に配置する方法としては、スクリーン印刷法、ディスペンサによる塗布する方法、予めフィルム状に成形された接合材を部品搭載面に貼り付ける方法などを挙げることができる。ただし、接合材6を配置する部位の形状や範囲に応じて、各種の方法を選択することができる。Next, as shown in FIG. 1C, a bonding material including a thermosetting resin and solder particles dispersed in the thermosetting resin is disposed on at least a portion covering the
Examples of the method of arranging the
接合材6は、少なくともランド3aを覆う部分に配置されるが、ランド3aの表面のみならず、第1配線パターン3が全体的に覆われるように配置してもよい。例えば、樹脂基板2の上面において第1配線パターン3が形成された全範囲に接合材6を配置してもよい。この場合、フィルム状に成形された接合材6を部品搭載面に貼り付ける方法が便利である。
The
熱硬化性樹脂と熱硬化性樹脂に分散させたはんだ粒子とを含む接合材6としては、いわゆる熱硬化性のクリームはんだを用いることができる。接合材6に含まれる熱硬化性樹脂は、はんだ粒子の表面の酸化膜を除去する活性作用を有する成分を含むことが望ましい。このような活性作用を有する成分としては、例えば有機酸、ハロゲン化水素酸塩などのように、フラックスに用いられる成分が挙げられる。熱硬化性樹脂の主成分としては、エポキシ樹脂、アクリレート樹脂、ポリイミド、ポリウレタン、フェノール樹脂、不飽和ポリエステル樹脂などが用いられる。熱硬化性樹脂は、硬化剤、硬化促進剤などを含んでもよい。硬化剤としては、酸無水物、脂肪族または芳香族アミン、イミダゾールまたはその誘導体などが好ましく用いられ、硬化促進剤としては、ジシアンジアミドなどを例示できる。熱硬化性樹脂の組成は、電子部品をコア層1に実装した後に半硬化状態になるように、はんだ接合の際の第1加熱の温度や、第1加熱の時間に応じて設計される。
As the
はんだ粒子としては、特に限定されないが、後で行うプリプレグをコア層1に貼り合わせるための加熱工程において、溶融しない組成を有することが好ましい。例えば、Sn−Ag−Cu合金のように融点220℃程度のはんだを用いることができる。ただし、これに限られず、例えば、Sn−Bi合金のような低融点のはんだを用いることもできる。
Although it does not specifically limit as a solder particle, In the heating process for bonding the prepreg performed later to the
次に、端子7aを有する電子部品7を準備し、図2(D)に示すように、端子7aを、接合材6を介してランド3aに着地させて、電子部品7を部品搭載面に搭載する(工程(d))。図2(D)では、電子部品7としてチップ部品を搭載しているが、これに限定されない。
Next, an
電子部品7の搭載には、様々な電子部品搭載装置を用いることができる。一般的に、電子部品搭載装置は、吸引ノズルを備えた搭載ヘッドを有し、搭載ヘッドは3次元方向に自在に移動可能となっている。電子部品7は、テープフィーダなどにより、電子部品搭載装置の部品供給部に供給される。部品供給部では、搭載ヘッドが電子部品7をピックアップし、コア層1の部品搭載面の上方に移動させる。そして、電子部品7の端子7bと、第1配線パターン3のランド3aとの位置合わせが自動的に行われる。引き続き、端子7bが、接合材6を介してランド3aに着地するように、電子部品7の搭載が行われる。
Various electronic component mounting apparatuses can be used for mounting the
これにより、電子部品7は、粘着性の接合材6を介してベース配線層1によって保持される。このとき、図2(D)に示すように、コア層1の上面と電子部品7の下面との間には、隙間17が形成されていてもよい。
Thereby, the
次に、電子部品7を搭載したコア層1を加熱(第1加熱)して、接合材6に含まれているはんだにより、電子部品7の端子7aをランド3aに接合する。その際、接合材6に含まれる熱硬化性樹脂は、半硬化の状態になるまで硬化させる(工程(d))。
Next, the
第1加熱では、接合材6に含まれているはんだ粒子をリフローさせる必要があり、はんだの融点よりも高い温度で加熱する必要がある。第1加熱により、はんだ粒子は溶融し、熱硬化性樹脂の粘度は低下する。溶融はんだは、粘度の低下した熱硬化性樹脂中を流動して、電子部品7の端子7aとランド3aとの間に移動し、端子7aとランド3aの表面に濡れ広がる。その後、冷却すると、はんだが固化し、図2(E)に示すように、電子部品7の端子7aと配線パターン3のランド3aとの間に、フィレット状のはんだ接合部6xが形成される。一方、熱硬化性樹脂は、半硬化状態となって、電子部品7とコア層1との間の隙間に充填され、その一部は、はんだ接合部6xを覆って、樹脂補強部6yを形成する。樹脂補強部6yは、はんだ接合部6xを保護するとともに、はんだ接合部6xによる電子部品7のコア層1への接合を補強する役割を果たす。
In the first heating, it is necessary to reflow the solder particles contained in the
熱硬化性樹脂の硬化反応は徐々に進行するが、はんだの溶融と固化は迅速に進行するため、はんだ接合部6xが形成された段階で、熱硬化性樹脂を半硬化の状態にすることは容易である。ここで、半硬化の状態とは、例えば、熱硬化性樹脂の硬化反応率が10〜70%である状態をいう。硬化反応率は、示差走査熱量計(DSC)によって、第1加熱に供する前の熱硬化性樹脂と、第1加熱後に常温まで冷却された半硬化状態の熱硬化性樹脂の熱量をそれぞれ測定することにより、以下の手法で求めることができる。 Although the curing reaction of the thermosetting resin progresses gradually, the melting and solidification of the solder proceeds rapidly, so that when the solder joint 6x is formed, the thermosetting resin cannot be brought into a semi-cured state. Easy. Here, the semi-cured state refers to, for example, a state in which the curing reaction rate of the thermosetting resin is 10 to 70%. The curing reaction rate is measured by a differential scanning calorimeter (DSC) for the heat amounts of the thermosetting resin before the first heating and the semi-cured thermosetting resin cooled to room temperature after the first heating. Therefore, it can be obtained by the following method.
第1加熱に供する前の熱硬化性樹脂の熱量をQ1、第1加熱後の半硬化状態の熱硬化性樹脂の熱量をQ2とするとき、Q1とQ2との差(Q1−Q2)は、反応済みの硬化反応の熱量に対応している。よって、この差を熱量Q1で除した比率R(R=(Q1−Q2)/Q1)を百分率で示した値が硬化反応率となる。熱硬化性樹脂の硬化反応がほとんど進行していない場合には、Q1とQ2とはほぼ等しくなるため、硬化反応率は0%となる。一方、硬化反応が完全に進行した後では、Q2は0となることから、硬化反応率は100%となる。熱硬化性樹脂の硬化反応の進行度合いは、熱硬化性樹脂に配合されている硬化剤の種類や量、加熱条件のプロファイルなどに依存する。 When the heat quantity of the thermosetting resin before being subjected to the first heating is Q1, and the heat quantity of the thermosetting resin in the semi-cured state after the first heating is Q2, the difference between Q1 and Q2 (Q1-Q2) is Corresponds to the amount of heat of the cured curing reaction. Therefore, a value indicating the ratio R (R = (Q1-Q2) / Q1) obtained by dividing this difference by the heat quantity Q1 is a curing reaction rate. When the curing reaction of the thermosetting resin has hardly progressed, Q1 and Q2 are substantially equal, and the curing reaction rate is 0%. On the other hand, after the curing reaction has completely progressed, Q2 becomes 0, so that the curing reaction rate becomes 100%. The degree of progress of the curing reaction of the thermosetting resin depends on the type and amount of the curing agent blended in the thermosetting resin, the heating condition profile, and the like.
半硬化状態の熱硬化性樹脂は、冷却前には溶融状態または柔軟性を有する状態であっても、常温まで冷却すると、流動性を有さない固形物になり、樹脂補強部6yとして機能する。よって、第1加熱の前に、コア層1の上面と電子部品7の下面との間に隙間17が形成されていると、その隙間17が原因となって、樹脂補強部6yに囲まれた状態のボイド8が形成されやすい。ただし、このようなボイド8は、後の工程において、外部に放出される。
Even if the semi-cured thermosetting resin is in a molten state or a flexible state before cooling, it becomes a solid having no fluidity when cooled to room temperature, and functions as a
樹脂補強部6yが形成されることにより、電子部品7をコア層1に保持するはんだ接合部6xが保護され、はんだ接合部6xによる電子部品7の保持力が補強される。また、後の工程で、樹脂補強部6yが溶融してプリプレグと混和し、一体化されるため、電子部品7およびはんだ接合部6xのより確実な封止が可能となる。すなわち、樹脂補強部6yは、最終的には、電子部品7とコア層1との間を封止する役割を果たす。
By forming the
次に、図2(F)に示すように、部品搭載面に実装された電子部品7が囲われるように、コア層1にプリプレグ9を積層する(工程(f))。
Next, as shown in FIG. 2F, a
プリプレグ9を積層配置する際には、できるだけ電子部品7とプリプレグ9との間に隙間が生じないように配置することが望ましい。また、プリプレグ9は、電子部品7のみならず、第1配線パターン3が全体的に封止されるように配置することが望ましい。
When the
図2(F)では、樹脂基板2の上面および電子部品7に密着するように、かつ電子部品7を囲むように、電子部品7に対応する開口部9aを有するプリプレグ9が配置されている。更に、コア層1を両面から挟み込むように、一対のプリプレグ10a、10bが配置され、プリプレグ10a、10bのコア層1の側とは反対側の面には、金属箔11a、11bがそれぞれ貼り付けられている。このような構成とすることで、コア層1の両面を完全にプリプレグに由来する樹脂層で封止することができる。また、後の工程において、各金属箔11には、それぞれ所望の配線パターンを形成することができる。
In FIG. 2F, a
次に、減圧雰囲気中で、コア層1とプリプレグ9、10a、10bとの積層体を、積層方向に加圧するとともに、加熱(第2加熱)する。これにより、プリプレグ9、10aにより、電子部品7が封止され、かつ接合材6に由来する半硬化状態の樹脂補強部6yの硬化が更に進行する(工程(g))。減圧雰囲気の圧力は、例えば13.3kPa(100Torr)以下であればよい。
Next, the laminated body of the
積層体の加熱は、一般的なプレス装置により、例えば30kgf/cm2程度の圧力で行えばよい。このとき、第2加熱の温度は、プリプレグに含まれている熱硬化性樹脂の硬化反応と、樹脂補強部6yの硬化反応が進行する温度であればよい。ただし、はんだ接合部6xにズレが生じないように、はんだの溶融温度未満に設定することが好ましい。例えば、はんだの融点が220℃程度である場合、第2加熱の温度は、150〜200℃程度とすることができる。The laminated body may be heated with a general press device at a pressure of about 30 kgf / cm 2 , for example. At this time, the temperature of the second heating may be a temperature at which the curing reaction of the thermosetting resin contained in the prepreg and the curing reaction of the
第2加熱により、図3(G)に示すように、プリプレグ9、10aに含まれる熱硬化性樹脂および樹脂補強部6yを構成する熱硬化性樹脂が軟化し、これらの接触界面が相互に融着して一体化し、部品内蔵基板14が形成される。このとき、第1配線パターン3および電子部品7は、隣接するプリプレグと密着する。そして、プリプレグ9、10aに含まれる熱硬化性樹脂と、樹脂補強部6yを構成する熱硬化性樹脂の硬化反応が進行し、樹脂層12が形成される。図3(G)では、樹脂補強部6yに由来する樹脂層部分とプリプレグに由来する樹脂層部分との界面を破線で示している。
同様に、コア層1の下面の配線パターン4と隣接するプリプレグ10bは、配線パターン4と密着した樹脂層13を形成する。As shown in FIG. 3G, the second heating softens the thermosetting resin included in the
Similarly, the
配線パターン3、4の表面には、粗化処理により微細な凹凸が形成されていることから、配線パターン3、4と樹脂層12との良好な密着性が達成される。また、電子部品7とコア層1との間において、樹脂補強部6yに囲まれた状態のボイド8が存在する場合には、積層方向に印加される圧力と、減圧雰囲気の効果により、ボイド8が外部に押し出される。従って、ボイドに由来する接合不良等を防止することができる。
Since fine irregularities are formed on the surfaces of the
すなわち、工程(g)では、プリプレグ9、10a、10bにより配線パターン3、4および電子部品7を封止するだけでなく、半硬化状態の樹脂補強部6yを流動させて、はんだ接合部付近のボイドを除去することができる。これにより、より良好な状態の封止を実現することができる。そして、半硬化状態の樹脂補強部6yの硬化と、プリプレグ9、10a、10bに含まれる熱硬化性樹脂の硬化とを、同じ工程で行うことから、アフターキュアを省くことが可能になり、電子部品モジュールの生産性も高められている。
That is, in the step (g), not only the
次に、図3(H)に示すように、得られた部品内蔵基板14に、これを厚さ方向に貫通するビアホールを形成し、ホールの内面にメッキ層15を形成する。これにより、コア層1の第1配線パターン3と、基板14の両面にそれぞれ配置されている金属箔11a、11bとを接続する層間配線が形成される。
Next, as shown in FIG. 3H, via holes are formed in the obtained component-embedded
ビアホールの形成には、例えば、コンフォーマル工法を用いることができる。まず、フォトリソグラフィ等により、ビアホール形成部の表面に存在する金属箔のみをエッチングにより除去する。次に、金属箔が除去された箇所に、レーザを照射すると、残存している周囲の金属箔がコンフォーマルマスクとなり、金属箔が除去された箇所にビアホールを形成することができる。レーザ加工には、炭酸ガスレーザ、YAGレーザ等を用いることができる。 For example, a conformal method can be used for forming the via hole. First, only the metal foil present on the surface of the via hole forming portion is removed by etching by photolithography or the like. Next, when the portion where the metal foil is removed is irradiated with a laser, the remaining surrounding metal foil becomes a conformal mask, and a via hole can be formed in the portion where the metal foil is removed. For the laser processing, a carbon dioxide laser, a YAG laser, or the like can be used.
次に、レーザ加工ではスミア(樹脂の残渣)が発生するため、ビアホール内のデスミア処理を行う。デスミア処理の薬品としては、例えば、酸化剤水溶液等を用いることができる。具体的には、過マンガン酸カリウムや過マンガン酸ナトリウムのアルカリ水溶液、クロム酸や重クロム酸ナトリウムの硫酸水溶液等を用いることができる。これらの薬品で処理する前に、アルカリ膨潤液を用いてビアホール内の前処理を行っても良い。 Next, since smear (resin residue) is generated in laser processing, desmear processing in the via hole is performed. As the chemical for desmear treatment, for example, an oxidizing agent aqueous solution or the like can be used. Specifically, an alkaline aqueous solution of potassium permanganate or sodium permanganate, an aqueous sulfuric acid solution of chromic acid or sodium dichromate, or the like can be used. Prior to treatment with these chemicals, pretreatment in the via hole may be performed using an alkali swelling liquid.
デスミア処理後、所定の中和液で中和した後、デスミアしたビアホールの内面にメッキ層15を形成し、導通処理を施す。このとき、蒸着、スパッタリング、イオンプレーティング等の乾式工法による処理を施してもよいが、無電解メッキ、電解メッキ等の湿式工法による処理が、量産性等も考慮すると好ましい。
After the desmear process, after neutralizing with a predetermined neutralizing solution, a
その後、図3(I)に示すように、一方の金属箔11aにパターニングを施すことにより、第2の配線パターンが形成される。当然、他方の金属箔11bにもパターニングを施してもよく、その場合は第3の配線パターンが形成される。このように形成された第2および第3の配線パターンは、さらに電子部品を実装するための対象となる。同様の操作を更に繰り返すことで、より多くの配線パターンが積層された実装密度の高い電子部品モジュールを得ることができる。
Thereafter, as shown in FIG. 3I, the second wiring pattern is formed by patterning one of the metal foils 11a. Naturally, the
本発明は、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層とを具備する電子部品モジュール、なかでも複数の配線パターンを積層した部品内蔵基板の製造分野において有用である。
本発明を現時点での好ましい実施態様に関して説明したが、そのような開示を限定的に解釈してはならない。種々の変形および改変は、上記開示を読むことによって本発明に属する技術分野における当業者には間違いなく明らかになるであろう。したがって、添付の請求の範囲は、本発明の真の精神および範囲から逸脱することなく、すべての変形および改変を包含する、と解釈されるべきものである。The present invention relates to an electronic component module comprising a core layer having a component mounting surface on which a metal foil wiring pattern is formed, an electronic component mounted on the component mounting surface, and a resin layer for sealing the electronic component. However, it is useful in the field of manufacturing a component built-in board in which a plurality of wiring patterns are laminated.
While this invention has been described in terms of the presently preferred embodiments, such disclosure should not be construed as limiting. Various changes and modifications will no doubt become apparent to those skilled in the art to which the present invention pertains after reading the above disclosure. Accordingly, the appended claims should be construed to include all variations and modifications without departing from the true spirit and scope of this invention.
Claims (6)
前記第1配線パターンの表面を粗化する工程と、
前記粗化後の前記第1配線パターンの少なくとも前記ランドを覆う部分に、熱硬化性樹脂と前記熱硬化性樹脂に分散させたはんだ粒子とを含む接合材を配置する工程と、
端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、
前記電子部品を搭載した前記コア層を第1加熱して、前記はんだにより前記端子を前記ランドに接合するとともに、前記熱硬化性樹脂を半硬化させる工程と、
前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、
減圧雰囲気中で、前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、前記プリプレグの硬化物により前記電子部品を封止するとともに、前記熱硬化性樹脂の硬化を更に進行させる工程と、を含む、電子部品モジュールの製造方法。Preparing a core layer having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed;
Roughening the surface of the first wiring pattern;
Disposing a bonding material including a thermosetting resin and solder particles dispersed in the thermosetting resin on at least a portion covering the land of the first wiring pattern after the roughening;
Preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface;
First heating the core layer on which the electronic component is mounted, joining the terminal to the land with the solder, and semi-curing the thermosetting resin;
Laminating the prepreg on the core layer so that the electronic component mounted on the component mounting surface is surrounded by the prepreg;
In a reduced pressure atmosphere, the laminate of the core layer and the prepreg is pressurized in the laminating direction and second heated to seal the electronic component with a cured product of the prepreg and the thermosetting A step of further curing the resin, and a method for producing an electronic component module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013535826A JPWO2013046500A1 (en) | 2011-09-27 | 2012-06-06 | Manufacturing method of electronic component module |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211340 | 2011-09-27 | ||
JP2011211340 | 2011-09-27 | ||
JP2013535826A JPWO2013046500A1 (en) | 2011-09-27 | 2012-06-06 | Manufacturing method of electronic component module |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2013046500A1 true JPWO2013046500A1 (en) | 2015-03-26 |
Family
ID=47994596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013535826A Pending JPWO2013046500A1 (en) | 2011-09-27 | 2012-06-06 | Manufacturing method of electronic component module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2013046500A1 (en) |
WO (1) | WO2013046500A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150262927A1 (en) * | 2014-02-13 | 2015-09-17 | ADL Engineering Inc. | Electronic package, package carrier, and methods of manufacturing electronic package and package carrier |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324621A (en) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | Substrate incorporating component and its manufacturing method |
JP2009141246A (en) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | Method of manufacturing printed circuit board incorporating components |
JP2009200376A (en) * | 2008-02-25 | 2009-09-03 | Panasonic Corp | Method for manufacturing electronic component module |
-
2012
- 2012-06-06 JP JP2013535826A patent/JPWO2013046500A1/en active Pending
- 2012-06-06 WO PCT/JP2012/003707 patent/WO2013046500A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324621A (en) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | Substrate incorporating component and its manufacturing method |
JP2009141246A (en) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | Method of manufacturing printed circuit board incorporating components |
JP2009200376A (en) * | 2008-02-25 | 2009-09-03 | Panasonic Corp | Method for manufacturing electronic component module |
Also Published As
Publication number | Publication date |
---|---|
WO2013046500A1 (en) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8418358B2 (en) | Wiring board with built-in component and method for manufacturing wiring board with built-in component | |
US10327340B2 (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP2000165050A (en) | Multilayered laminated substrate having high density interconnections and its manufacture | |
WO2003067656A1 (en) | Semiconductor chip mounting board, its manufacturing method, and semiconductor module | |
KR101484366B1 (en) | Method of manufacturing circuit board, and method of manufacturing electronic device | |
JP5536852B2 (en) | Method for manufacturing multilayer printed circuit board | |
CN105960099B (en) | Three laminar substrate manufacturing methods | |
JP2012015562A (en) | Method of manufacturing circuit board | |
JP2004327510A (en) | Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same | |
JP2009110992A (en) | Part built-in printed wiring board, and manufacturing method of part built-in printed wiring board | |
JP2008300819A (en) | Printed circuit board and method for manufacturing the same | |
JP4788754B2 (en) | Component built-in wiring board and method for manufacturing component built-in wiring board | |
JP5581828B2 (en) | Multilayer circuit board and substrate manufacturing method | |
WO2013046500A1 (en) | Method for manufacturing electronic component module | |
JP2013191620A (en) | Component built-in substrate manufacturing method and component built-in substrate | |
JP6107021B2 (en) | Wiring board manufacturing method | |
JP2012074487A (en) | Method of manufacturing semiconductor package | |
JP2004055777A (en) | Method for manufacturing compound multilayer wiring board | |
JP2010278379A (en) | Wiring board and method of manufacturing the same | |
TWI816844B (en) | Method for manufacturing multilayer printed circuit board and multilayer printed circuit board | |
JP2003298213A (en) | Printed wiring board and manufacturing thereof | |
TWI489919B (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
JP4905338B2 (en) | Manufacturing method of printed circuit board with built-in components | |
JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture | |
JP2014007182A (en) | Manufacturing method of laminated circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150811 |