JPWO2011016512A1 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Download PDF

Info

Publication number
JPWO2011016512A1
JPWO2011016512A1 JP2011525927A JP2011525927A JPWO2011016512A1 JP WO2011016512 A1 JPWO2011016512 A1 JP WO2011016512A1 JP 2011525927 A JP2011525927 A JP 2011525927A JP 2011525927 A JP2011525927 A JP 2011525927A JP WO2011016512 A1 JPWO2011016512 A1 JP WO2011016512A1
Authority
JP
Japan
Prior art keywords
conductive layer
gas
substrate
tungsten
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011525927A
Other languages
Japanese (ja)
Other versions
JP5518866B2 (en
Inventor
雅通 原田
雅通 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011525927A priority Critical patent/JP5518866B2/en
Publication of JPWO2011016512A1 publication Critical patent/JPWO2011016512A1/en
Application granted granted Critical
Publication of JP5518866B2 publication Critical patent/JP5518866B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

絶縁層(32)に設けられたビアホール(33)から露出する導電層上にタングステンからなる薄膜が選択的に成膜する成膜処理に先立って、導電層の表面をエッチングする前処理が施される。この導電層が窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンのいずれか1つからなるときには、水素ガスと窒素ガスとからなるエッチングガスが用いられる。また、導電層がタングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドのいずれか1つからなるときには、フッ素ガスとアルゴンガスとからなるエッチングガスが用いられる。Prior to the film formation process in which a thin film made of tungsten is selectively formed on the conductive layer exposed from the via hole (33) provided in the insulating layer (32), a pretreatment for etching the surface of the conductive layer is performed. The When this conductive layer is made of any one of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride, an etching gas made of hydrogen gas and nitrogen gas is used. Further, when the conductive layer is made of any one of tungsten, titanium, tantalum, vanadium, titanium tungsten, nickel, cobalt, titanium silicide, tungsten silicide, tantalum silicide, cobalt silicide, and nickel silicide, fluorine gas and argon gas An etching gas consisting of

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。本発明は、特に、半導体装置上の所望の領域にのみ選択的にタングステンを成膜する技術である、選択化学気相成長法(選択CVD法)を用いて半導体装置を製造する方法及びその半導体装置の製造装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus. The present invention particularly relates to a method of manufacturing a semiconductor device using a selective chemical vapor deposition method (selective CVD method), which is a technique for selectively forming a tungsten film only in a desired region on the semiconductor device, and the semiconductor. The present invention relates to a device manufacturing apparatus.

半導体装置は、シリコン等の半導体材料からなる基板を具備する。半導体装置において、能動素子や受動素子などの複数の構成要素が絶縁膜に挟まれるように基板上に積層されている。そしてこれらの構成要素を電気的に互いに接続するために、上記構成要素をむすぶように多数の貫通孔が前記絶縁膜に形成されている。具体的には、基板に設けられたトランジスタやメモリーセルといった能動素子と同基板に積層された多層配線との間には、能動素子及び多層配線を電気的に接続するためのコンタクトホールが形成されている。また、多層配線構造における配線間の絶縁層には、配線を互いに電気的に接続するためのビアホールが形成されている。このビアホール内には、コストでの製造が要求されるDRAMにおいてはアルミニウム(Al)が埋め込まれることが多い。また、ロジック動作等の高速性能が要求されるデバイスにおいては銅(Cu)が、ビアホール内に埋め込まれることが多い。この埋め込まれた金属材料が上記能動素子と配線との間、あるいは多層配線構造における配線間の電気的な接続を図る配線として機能している。一般的には、タングステンは、熱に対する高い安定性を有するため、埋め込み配線材料として用いられている。   The semiconductor device includes a substrate made of a semiconductor material such as silicon. In a semiconductor device, a plurality of components such as active elements and passive elements are stacked on a substrate so as to be sandwiched between insulating films. In order to electrically connect these constituent elements to each other, a large number of through holes are formed in the insulating film so as to surround the constituent elements. Specifically, a contact hole for electrically connecting the active element and the multilayer wiring is formed between the active element such as a transistor or a memory cell provided on the substrate and the multilayer wiring stacked on the substrate. ing. In addition, via holes for electrically connecting the wirings are formed in the insulating layer between the wirings in the multilayer wiring structure. In the via hole, aluminum (Al) is often embedded in a DRAM that is required to be manufactured at low cost. Further, in a device that requires high-speed performance such as logic operation, copper (Cu) is often embedded in a via hole. The embedded metal material functions as a wiring for achieving an electrical connection between the active element and the wiring or between the wirings in the multilayer wiring structure. Generally, tungsten is used as a buried wiring material because it has high stability to heat.

こうした配線の形成方法としては、従来からブランケットCVD法が広く用いられている。このブランケットCVD法は、上記コンタクトホール若しくはビアホールが形成された絶縁層の全表面上に配線材料を成長させるためのグルー層として窒化チタン(TiN)膜を成膜する工程と、このグルー層の全表面上に配線材料、例えばタングステンからなる薄膜を形成する工程と、不要な部位の配線材料を除去する工程とを含む。このようにブランケットCVD法では、絶縁層の全表面上にタングステンの薄膜が形成されるため、上記コンタクトホール及びビアホールの開口部周縁にタングステン膜が成長する。それにより、上記各ホールの開口面積が狭められる、いわゆるオーバーハングが生じることとなる。オーバーハングの発生によりこれらホールの内部に進入可能なタングステンの量が制限されるため、ホールの埋め込みが不十分となる場合がある。ホールの埋め込み不良は、ホールの直径が小さくなるほど、特に40nm以下であるときに顕著になる。加えて、上記ブランケットCVD法では、成膜後の配線材料の除去工程が必須であり、その分だけ半導体装置の製造工数が増加する。加えて、この除去された材料の分だけ同半導体装置の製造に係る費用も嵩むことともなる。   A blanket CVD method has been widely used as a method for forming such wiring. In this blanket CVD method, a titanium nitride (TiN) film is formed as a glue layer for growing a wiring material on the entire surface of the insulating layer in which the contact hole or via hole is formed, and the entire glue layer is formed. The method includes a step of forming a thin film made of a wiring material such as tungsten on the surface, and a step of removing the wiring material at unnecessary portions. As described above, in the blanket CVD method, a tungsten thin film is formed on the entire surface of the insulating layer, so that a tungsten film grows on the periphery of the opening of the contact hole and the via hole. This causes a so-called overhang in which the opening area of each hole is narrowed. Since the amount of tungsten that can enter these holes is limited due to the occurrence of overhang, the filling of the holes may be insufficient. The hole embedding defect becomes conspicuous as the hole diameter becomes smaller, particularly when the hole diameter is 40 nm or less. In addition, in the blanket CVD method, a step of removing the wiring material after film formation is essential, and the number of manufacturing steps of the semiconductor device increases accordingly. In addition, the cost for manufacturing the semiconductor device is increased by the amount of the removed material.

そこで近年では、選択CVD法が実施されるようになっている(例えば特許文献1)。選択CVD法は、上記コンタクトホールあるいはビアホールのように、配線材料からなる薄膜の形成が必要な部位にのみ薄膜を形成する技術である。その部位とは、他の部位よりも導電性の高い部位である。この選択CVD法によれば、半導体装置の製造に係る工数の削減と同製造に係る費用の低減との両立が可能である。   Therefore, in recent years, the selective CVD method has been implemented (for example, Patent Document 1). The selective CVD method is a technique in which a thin film is formed only at a site where a thin film made of a wiring material is necessary, such as the contact hole or via hole. The part is a part having higher conductivity than other parts. According to this selective CVD method, it is possible to achieve both reduction in man-hours for manufacturing a semiconductor device and reduction in costs for the manufacturing.

特開平10−229054号公報Japanese Patent Laid-Open No. 10-229054

こうした選択CVD法による成膜処理の対象となる基板は、ホールを形成するための装置へ搬送される。そして、上記コンタクトホール又はビアホールが形成された基板は、ホールを形成するための装置から上記成膜処理を実行する装置へ搬送される。こうした搬送中においては真空中にある基板が一旦大気中へと搬出されるために、同基板の表面が大気中の各種酸化源に曝されることとなる。そのため、ホール底面である導体表面が大気中に露出する。その導体表面が大気中の酸化源により酸化され、絶縁性を有した酸化物がホール底面に成長することとなる。この結果、その導体表面の導電性が損なわれることになる。そのうえ上述のように、選択CVD法とは、そもそも成膜処理の対象となる基板において他の部位よりも導電性が高い部位に選択的に薄膜を形成する技術である。そのため、このようにして導電性を損なったホール底面に対してこうした特性を有する選択CVD法を用いて選択的な成膜が試みられたところで、そのホール底面に対しては十分な選択成長が実現され難い。   The substrate that is the target of film formation by the selective CVD method is transferred to an apparatus for forming holes. Then, the substrate on which the contact hole or via hole is formed is transferred from the apparatus for forming the hole to the apparatus for performing the film forming process. During such transport, the substrate in vacuum is once transported to the atmosphere, so that the surface of the substrate is exposed to various oxidizing sources in the air. Therefore, the conductor surface that is the bottom surface of the hole is exposed to the atmosphere. The conductor surface is oxidized by an oxidizing source in the atmosphere, and an insulating oxide grows on the bottom surface of the hole. As a result, the conductivity of the conductor surface is impaired. In addition, as described above, the selective CVD method is a technique in which a thin film is selectively formed in a portion having higher conductivity than other portions in the substrate to be subjected to film formation processing. Therefore, when selective film formation was attempted using the selective CVD method having such characteristics with respect to the bottom surface of the hole thus losing conductivity, sufficient selective growth was realized on the bottom surface of the hole. It is hard to be done.

なお、導体表面に形成された酸化物そのものを除去する方法としては、フッ酸(HF)等の薬液中に導体表面を浸漬させる方法が知られている。しかしながら導体表面を単にフッ酸中に浸漬させるこの種の方法では、導体表面に形成された酸化物が除去されると同時に基板あるいは同基板上に成膜された他の導体膜が薬液中の水分との反応により腐食される虞がある。   As a method for removing the oxide itself formed on the conductor surface, a method of immersing the conductor surface in a chemical solution such as hydrofluoric acid (HF) is known. However, in this type of method in which the conductor surface is simply immersed in hydrofluoric acid, the oxide formed on the conductor surface is removed, and at the same time, the substrate or another conductor film formed on the same substrate is subjected to moisture in the chemical solution. There is a risk of corrosion due to the reaction.

本発明の目的は、選択CVD法によるタングステンの薄膜形成に際し、良好な選択性で所望の領域のみに薄膜を形成することの可能な半導体装置の製造装置及び半導体装置の製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method capable of forming a thin film only in a desired region with good selectivity when forming a tungsten thin film by a selective CVD method. is there.

本発明の一態様において、半導体装置の製造方法が提供される。その製造方法は、絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜処理を実行する工程と、該成膜処理に先立って、前記貫通孔の底部としての前記導電層の表面に前処理を施す工程とを備える。前記導電層が窒化チタン、窒化タンタル、窒化バナジウム、及び窒化タングステンからなる群から選択されたいずれか1つの金属窒化物である。前記前処理を施す工程が、水素ガスと窒素ガスとからなるエッチングガスを用いたプラズマに前記基板を曝して前記導電層の表面をエッチングする工程を含む
本発明の別の態様において、半導体装置の製造方法が提供される。その製造方法は、絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜処理を実行する工程と、該成膜処理に先立って、前記貫通孔の底部としての前記導電層の表面に前処理を施す工程とを備える。前記導電層がタングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドからなる群から選択されたいずれか1つの金属である。前記前処理を施す工程が、フッ素ガスとアルゴンガスとからなるエッチングガスを用いたプラズマに前記基板を曝して前記導電層の表面をエッチングする工程を含む。
In one embodiment of the present invention, a method for manufacturing a semiconductor device is provided. In the manufacturing method, the substrate covered with the insulating film is exposed to tungsten hexafluoride gas and monosilane gas so that the conductive layer is exposed from the through hole provided in the insulating film. A film forming process for selectively forming a thin film made of tungsten on the conductive layer; and prior to the film forming process, a pretreatment is performed on the surface of the conductive layer as the bottom of the through hole. A process of applying. The conductive layer is any one metal nitride selected from the group consisting of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride. In another aspect of the present invention, the step of performing the pretreatment includes a step of etching the surface of the conductive layer by exposing the substrate to plasma using an etching gas composed of hydrogen gas and nitrogen gas. A manufacturing method is provided. In the manufacturing method, the substrate covered with the insulating film is exposed to tungsten hexafluoride gas and monosilane gas so that the conductive layer is exposed from the through hole provided in the insulating film. A film forming process for selectively forming a thin film made of tungsten on the conductive layer; and prior to the film forming process, a pretreatment is performed on the surface of the conductive layer as the bottom of the through hole. A process of applying. The conductive layer is any one metal selected from the group consisting of tungsten, titanium, tantalum, vanadium, titanium tungsten, nickel, cobalt, titanium silicide, tungsten silicide, tantalum silicide, cobalt silicide, and nickel silicide. The step of performing the pretreatment includes a step of etching the surface of the conductive layer by exposing the substrate to plasma using an etching gas composed of fluorine gas and argon gas.

本発明の更に別の態様において、半導体装置の製造装置が提供される。製造装置は、絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜部と、前記成膜部が成膜処理を実行する前に前記貫通孔の底部としての前記導電層の表面に前処理を施す前処理部とを具備する。前記導電層が窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンからなる群から選択されたいずれか1つの金属窒化物である。前記前処理部が、水素ガスと窒素ガスとからなるエッチングガスを用いたプラズマに前記基板を曝すことにより前記導電層の表面をエッチングする。   In still another aspect of the present invention, a semiconductor device manufacturing apparatus is provided. The manufacturing apparatus is exposed through the through hole by exposing the substrate covered with the insulating film to the tungsten hexafluoride gas and the monosilane gas in such a manner that the conductive layer is exposed from the through hole provided in the insulating film. A film forming unit that selectively forms a thin film made of tungsten on the conductive layer, and a pretreatment is performed on the surface of the conductive layer as the bottom of the through hole before the film forming unit performs a film forming process. And a pre-processing unit to be applied. The conductive layer is any one metal nitride selected from the group consisting of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride. The pretreatment unit etches the surface of the conductive layer by exposing the substrate to plasma using an etching gas composed of hydrogen gas and nitrogen gas.

本発明の更に別の態様において、半導体装置の製造装置が提供される。その製造装置は、絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜部と、前記成膜部が成膜処理を実行する前に前記貫通孔の底部としての前記導電層の表面に前処理を施す前処理部とを具備する。前記導電層がタングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドからなる群から選択されたいずれか1つの金属である。前記前処理部が、フッ素ガスとアルゴンガスからなるエッチングガスを用いたプラズマに前記基板を曝すことにより前記導電層の表面をエッチングする。   In still another aspect of the present invention, a semiconductor device manufacturing apparatus is provided. The manufacturing apparatus is exposed through the through hole by exposing the substrate covered with the insulating film to the tungsten hexafluoride gas and the monosilane gas in such a manner that the conductive layer is exposed from the through hole provided in the insulating film. A film forming section for selectively forming a thin film made of tungsten on the conductive layer; and a pretreatment on the surface of the conductive layer as a bottom of the through hole before the film forming section performs a film forming process. And a pre-processing unit for applying. The conductive layer is any one metal selected from the group consisting of tungsten, titanium, tantalum, vanadium, titanium tungsten, nickel, cobalt, titanium silicide, tungsten silicide, tantalum silicide, cobalt silicide, and nickel silicide. The pretreatment unit etches the surface of the conductive layer by exposing the substrate to plasma using an etching gas composed of fluorine gas and argon gas.

本発明の一実施の形態に係る半導体装置の製造装置を示す上面図。The top view which shows the manufacturing apparatus of the semiconductor device which concerns on one embodiment of this invention. 図1の製造装置に設けられる成膜チャンバを示す部分断面図。FIG. 2 is a partial cross-sectional view showing a film forming chamber provided in the manufacturing apparatus of FIG. 1. (a)〜(f)は、同製造装置を用いて製造される半導体装置の製造工程の一部を示す模式図。(A)-(f) is a schematic diagram which shows a part of manufacturing process of the semiconductor device manufactured using the manufacturing apparatus.

[第1の実施の形態]
以下、本発明の一実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置について、図1〜図3を参照して説明する。
[First Embodiment]
A semiconductor device manufacturing method and a semiconductor device manufacturing apparatus according to an embodiment of the present invention will be described below with reference to FIGS.

まず、本実施の形態の半導体装置の製造方法及び製造装置の概要について図1を参照して説明する。
図1は、半導体装置における基板上の所定の領域にのみ配線材料であるタングステンの薄膜を形成する製造装置全体を示す。この図1に示されるように、半導体装置の製造装置は、真空搬送チャンバとしてのトランスファチャンバ15、一対の搬入・搬出口11a,11b、前処理部としての一対の前処理チャンバ12a,12b、成膜部としての一対の成膜チャンバ13a,13b、及び熱処理チャンバ14を備える。トランスファチャンバ15は、製造装置の中央に配置されている。一対の搬入・搬出口11a,11b、一対の前処理チャンバ12a,12b、一対の成膜チャンバ13a,13b、及び熱処理チャンバ14は、トランスファチャンバ15を中心に環状に配置され、図1の下方から上方に向かって順に配置されている。
First, the outline of the semiconductor device manufacturing method and the manufacturing apparatus according to the present embodiment will be described with reference to FIG.
FIG. 1 shows an entire manufacturing apparatus for forming a thin film of tungsten as a wiring material only in a predetermined region on a substrate in a semiconductor device. As shown in FIG. 1, a semiconductor device manufacturing apparatus includes a transfer chamber 15 as a vacuum transfer chamber, a pair of loading / unloading ports 11a and 11b, a pair of pretreatment chambers 12a and 12b as a pretreatment unit, A pair of film forming chambers 13a and 13b as a film part and a heat treatment chamber 14 are provided. The transfer chamber 15 is disposed in the center of the manufacturing apparatus. The pair of loading / unloading ports 11a and 11b, the pair of pretreatment chambers 12a and 12b, the pair of film forming chambers 13a and 13b, and the heat treatment chamber 14 are arranged in an annular shape around the transfer chamber 15, and are viewed from below in FIG. It arranges in order toward the upper part.

搬入・搬出口11a,11bは、互いに隣り合って設けられ、タングステン薄膜の形成処理に用いられる基板をこの製造装置内に導入する、あるいはタングステン薄膜の形成処理が施された基板を製造装置から取り出すために使用される。前処理部としての前処理チャンバ12a,12bは、それぞれ搬入・搬出口11a,11bと隣接して設けられ、基板にタングステン薄膜を形成する前の処理として、基板表面の清浄化を行う。   The loading / unloading ports 11a and 11b are provided adjacent to each other, and a substrate used for the tungsten thin film forming process is introduced into the manufacturing apparatus, or the substrate subjected to the tungsten thin film forming process is taken out from the manufacturing apparatus. Used for. Pre-processing chambers 12a and 12b as pre-processing units are provided adjacent to the loading / unloading ports 11a and 11b, respectively, and clean the substrate surface as a process before forming a tungsten thin film on the substrate.

各前処理チャンバ12a,12bは、そのチャンバ内にエッチングガスを供給する図示しないガス供給部と、そのエッチングガスを用いてチャンバ内にプラズマを発生させる図示しないプラズマ発生源とを搭載している。各前処理チャンバ12a,12bは、基板表面の清浄化に際して実行されるエッチングに用いられるエッチングガスのガス種がタングステン薄膜の下地に応じて切り替わるようにガス供給部を駆動する。また、各前処理チャンバ12a,12bは、こうしたエッチングガスが供給される状態で上記プラズマ発生源を駆動する。そして、各前処理チャンバ12a,12bは、タングステン薄膜の下地に応じたプラズマをそのチャンバ内に発生させて上述の清浄化をタングステン薄膜の下地に対して実行する。なお上記プラズマ発生源としては、容量結合プラズマ源、誘導結合プラズマ源、マイクロ波プラズマ源等、エッチングガスをプラズマ化するプラズマ源であれば各種のプラズマ源が利用可能である。   Each of the pretreatment chambers 12a and 12b includes a gas supply unit (not shown) that supplies an etching gas into the chamber and a plasma generation source (not shown) that generates plasma in the chamber using the etching gas. Each of the pretreatment chambers 12a and 12b drives the gas supply unit so that the gas type of the etching gas used for the etching performed when cleaning the substrate surface is switched according to the base of the tungsten thin film. The pretreatment chambers 12a and 12b drive the plasma generation source in a state where such an etching gas is supplied. Each of the pretreatment chambers 12a and 12b generates a plasma corresponding to the tungsten thin film base in the chamber to perform the above-described cleaning on the tungsten thin film base. As the plasma generation source, various plasma sources can be used as long as they are plasma sources that convert the etching gas into plasma, such as capacitively coupled plasma sources, inductively coupled plasma sources, and microwave plasma sources.

また、成膜チャンバ13a,13bは、それぞれ前処理チャンバ12a,12bと隣接して設けられ、基板に上記タングステン薄膜を形成する成膜処理を実行する。熱処理チャンバ14は、成膜チャンバ13a,13bの間に設けられ、上記前処理の終了した基板に所定の熱を加える処理を実行する。   The film forming chambers 13a and 13b are provided adjacent to the preprocessing chambers 12a and 12b, respectively, and execute a film forming process for forming the tungsten thin film on the substrate. The heat treatment chamber 14 is provided between the film forming chambers 13a and 13b, and executes a process of applying predetermined heat to the substrate on which the pretreatment has been completed.

また、トランスファチャンバ15は、2つの搬入・搬出口11a,11b及び5つのチャンバ12a,12b,13a,13b,14間で基板が移動する際の通路として機能する。   The transfer chamber 15 functions as a passage when the substrate moves between the two loading / unloading ports 11a and 11b and the five chambers 12a, 12b, 13a, 13b, and 14.

このように構成された製造装置を用いて半導体装置を製造する際にはまず、成膜処理の対象となる基板が搬入・搬出口11a,11bから当該製造装置内に導入される。この基板は、例えば能動素子が形成された面上に設けられた絶縁膜に、配線を形成するためのコンタクトホールが設けられた基板、あるいは多層配線を構成するビアホールが設けられた基板を含む。このように、基板は、導電性の高い部位(コンタクトホール又はビアホールの底部)とそれよりも導電性の低い部位(絶縁膜)とを表面に有する。これら2つの搬入・搬出口11a,11bは、導入された基板に対して同じ機能を有するため、以下では、これらのうち搬入・搬出口11aから基板が導入された場合について説明する。   When a semiconductor device is manufactured using the manufacturing apparatus configured as described above, first, a substrate to be subjected to a film forming process is introduced into the manufacturing apparatus through the loading / unloading ports 11a and 11b. This substrate includes, for example, a substrate in which a contact hole for forming a wiring is provided in an insulating film provided on a surface on which an active element is formed, or a substrate in which a via hole constituting a multilayer wiring is provided. As described above, the substrate has a portion with high conductivity (the bottom of the contact hole or via hole) and a portion with low conductivity (insulating film) on the surface. Since these two loading / unloading ports 11a and 11b have the same function with respect to the introduced substrate, a case where a substrate is introduced from the loading / unloading port 11a will be described below.

搬入・搬出口11aに導入された基板は、まずトランスファチャンバ15を介して前処理チャンバ12aへと搬送される。この前処理チャンバ12a内で行われる前処理の一例としては、絶縁層に設けられたコンタクトホールの底部に当たるシリサイド層、あるいはビアホールの底部としての配線層に対して、大気中の酸素と反応して形成された酸化物層を除去する処理が挙げられる。この前処理チャンバ12aにおいて前処理の施された基板は、再びトランスファチャンバ15を介して熱処理チャンバ14へと搬送される。同熱処理チャンバ14では、タングステンからなる薄膜とその接続先である下地との界面における低抵抗化を図るため、前処理チャンバ12aが実行する前処理により露出した下地に対して熱処理が実行される。そして、この熱処理が完了すると、熱処理の施された基板は、再びトランスファチャンバ15を介して成膜チャンバ13aへと搬送される。この成膜チャンバ13a内で実行される成膜処理では、基板に設けられた上記コンタクトホール又はビアホール、すなわち基板における他の部位よりも導電性が高い部位上に選択的にタングステン薄膜を形成する選択CVD法が用いられる。そして、この成膜処理が終了すると、基板はトランスファチャンバ15を介して搬入・搬出口11aへと搬送されて、この搬入・搬出口11aから半導体装置の製造装置外へ搬出される。   The substrate introduced into the carry-in / carry-out port 11a is first transported to the pretreatment chamber 12a via the transfer chamber 15. As an example of the pre-processing performed in the pre-processing chamber 12a, the silicide layer corresponding to the bottom of the contact hole provided in the insulating layer or the wiring layer as the bottom of the via hole reacts with oxygen in the atmosphere. The process which removes the formed oxide layer is mentioned. The substrate that has been pretreated in the pretreatment chamber 12a is transferred again to the heat treatment chamber 14 via the transfer chamber 15. In the heat treatment chamber 14, in order to reduce the resistance at the interface between the thin film made of tungsten and the substrate to which the thin film is connected, heat treatment is performed on the substrate exposed by the pretreatment performed by the pretreatment chamber 12a. When the heat treatment is completed, the heat-treated substrate is transferred again to the film forming chamber 13a through the transfer chamber 15. In the film forming process executed in the film forming chamber 13a, the tungsten thin film is selectively formed on the contact hole or via hole provided on the substrate, that is, on a portion having higher conductivity than other portions on the substrate. A CVD method is used. When the film forming process is completed, the substrate is transferred to the loading / unloading port 11a through the transfer chamber 15, and is carried out of the semiconductor device manufacturing apparatus from the loading / unloading port 11a.

なお、搬入・搬出口11bから当該半導体装置の製造装置に搬入された基板も上記搬入・搬出口11aから搬入された基板と同様、前処理チャンバ12bにおける前処理、熱処理チャンバ14における熱処理、及び成膜チャンバ13bにおける成膜処理が順に施された後、搬入・搬出口11bから搬出される。この間、これら搬入・搬出口11b及び各種チャンバ12b,13b,14間を移動する際には、これも搬入・搬出口11aから搬出された基板と同様、トランスファチャンバ15を介して搬送される。すなわち、当該半導体装置の製造装置は、同装置に搬入された基板が上記前処理チャンバ12a,12b、熱処理チャンバ14、及び成膜チャンバ13a,13bのそれぞれに搬送される際に、同基板が必ずトランスファチャンバ15を介するように構成されている。そのため、一旦当該半導体装置の製造装置に搬入された基板は、同装置から搬出されるまでの間大気に曝されることはない。   The substrate carried into the semiconductor device manufacturing apparatus from the carry-in / carry-out port 11b is the same as the substrate carried from the carry-in / carry-out port 11a, and the pretreatment in the pretreatment chamber 12b, the heat treatment in the heat treatment chamber 14, and the growth process. After the film forming process in the film chamber 13b is sequentially performed, the film is unloaded from the loading / unloading port 11b. During this time, when moving between the carry-in / carry-out port 11b and the various chambers 12b, 13b, 14, this is also carried through the transfer chamber 15 in the same manner as the substrate carried out from the carry-in / carry-out port 11a. That is, in the semiconductor device manufacturing apparatus, when the substrate carried into the device is transferred to each of the pretreatment chambers 12a and 12b, the heat treatment chamber 14, and the film formation chambers 13a and 13b, the substrate is always transferred. It is configured to pass through the transfer chamber 15. Therefore, the substrate once loaded into the semiconductor device manufacturing apparatus is not exposed to the atmosphere until it is unloaded from the apparatus.

次に、こうした半導体装置の製造装置が備える成膜チャンバ13a,13bの構成、及び各成膜チャンバ13a,13bにて実行される成膜処理の詳細について、図2を参照して説明する。   Next, the configuration of the film forming chambers 13a and 13b included in the semiconductor device manufacturing apparatus and the details of the film forming process executed in each of the film forming chambers 13a and 13b will be described with reference to FIG.

図2は、上記各成膜チャンバ13a,13bの一部断面構造を示したものである。同図2に示されるように、当該各成膜チャンバ13a,13bは真空槽21を備え、同真空槽21内には、成膜処理の対象となる基板Sが載置される基板ステージ22が設けられている。また真空槽21には、成膜処理時に真空槽21に供給される原料ガスである六フッ化タングステン(WF)ガス及びモノシラン(SiH)ガスの供給口である原料ガスポートP1が設けられている。真空槽21内において、この原料ガスポートP1から離間してその下方には、原料ガスポートP1から供給されたガスを真空槽21内に均一に拡散させるためのシャワーヘッド23が設けられている。FIG. 2 shows a partial cross-sectional structure of each of the film forming chambers 13a and 13b. As shown in FIG. 2, each of the film forming chambers 13a and 13b includes a vacuum chamber 21, and a substrate stage 22 on which a substrate S to be subjected to a film forming process is placed. Is provided. The vacuum chamber 21 is provided with a source gas port P1 which is a supply port for tungsten hexafluoride (WF 6 ) gas and monosilane (SiH 4 ) gas which are source gases supplied to the vacuum chamber 21 during the film forming process. ing. In the vacuum chamber 21, a shower head 23 for uniformly diffusing the gas supplied from the source gas port P 1 into the vacuum chamber 21 is provided below and spaced from the source gas port P 1.

原料ガスポートP1の上側には、共通配管40が連結されている。共通配管40は、モノシランガスを真空槽21に導入する第1配管41と六フッ化タングステンガスを真空槽21に導入する第3配管43とが合流する配管である。これら第1及び第3配管41,43には、それぞれを流通するガスの流量を調量する流量制御部MFC1,MFC3が設けられている。そして、これら流量制御部MFC1,MFC3が流量制御を実行することにより、成膜処理及びクリーニング処置に係る各種工程に応じて所望のガス供給が実現される。ちなみに、ここでいうクリーニング処理とは、成膜処理により真空槽21の内壁及び同真空槽21内の部材、例えば基板ステージ22に付着したタングステン薄膜をクリーニングガスとしてのフッ素ガスによって除去する処理のことである。   A common pipe 40 is connected to the upper side of the source gas port P1. The common pipe 40 is a pipe where a first pipe 41 that introduces monosilane gas into the vacuum chamber 21 and a third pipe 43 that introduces tungsten hexafluoride gas into the vacuum chamber 21 merge. The first and third pipes 41 and 43 are provided with flow control units MFC1 and MFC3 for adjusting the flow rate of the gas flowing through each of the first and third pipes 41 and 43. The flow rate control units MFC1 and MFC3 execute the flow rate control, thereby realizing a desired gas supply in accordance with various processes related to the film forming process and the cleaning treatment. Incidentally, the cleaning process here refers to a process of removing the inner wall of the vacuum chamber 21 and the members in the vacuum chamber 21 by the film formation process, for example, a tungsten thin film attached to the substrate stage 22 with a fluorine gas as a cleaning gas. It is.

上述した第1配管41の途中には、不活性ガスであるアルゴン(Ar)ガスをこの第1配管41へ導入するための第2配管42が上記流量制御部MFC1の下流から分岐するように連結されている。また、上述した第3配管43の途中についてはこれも、不活性ガスであるアルゴンガスを第3配管43へ導入するための第4配管44が上記流量制御部MFC3の下流から分岐するように連結されている。これら第2配管42、及び第4配管44には、それぞれを流通するアルゴンガスの流量を調量する流量制御部MFC2,MFC4が設けられている。そして、これら流量制御部MFC2,MFC4が流量制御を実行することにより、成膜処理及びクリーニング処理に係る各種工程に応じて不活性ガスがそれに対応する配管を通して真空槽21内に導入される。   In the middle of the first pipe 41 described above, a second pipe 42 for introducing argon (Ar) gas, which is an inert gas, into the first pipe 41 is connected so as to branch from the downstream side of the flow rate control unit MFC1. Has been. Further, in the middle of the third pipe 43 described above, this is also connected so that the fourth pipe 44 for introducing the argon gas, which is an inert gas, into the third pipe 43 branches from the downstream side of the flow rate control unit MFC3. Has been. The second pipe 42 and the fourth pipe 44 are provided with flow rate control units MFC2 and MFC4 that regulate the flow rate of the argon gas flowing therethrough. And when these flow control parts MFC2 and MFC4 perform flow control, an inert gas is introduced into the vacuum chamber 21 through corresponding piping according to various processes related to the film forming process and the cleaning process.

また、上記基板ステージ22には、高周波電源24が電気的に接続されている。高周波電源24は、上述した各種流量制御部MFC1,MFC2,MFC3,MFC4を介して導入されたガスをプラズマ化させる高周波電場を真空槽21内に印加する。さらに、同真空槽21には、上記原料ガスを用いた成膜処理と交互に繰り返し実行されるクリーニング処理に際してクリーニングガスを導入するクリーニングガスポートP2が設けられている。このクリーニングガスポートP2には、流量制御部MFC5を備えて、クリーニングガスであるフッ素(F)ガスと、不活性ガスであるアルゴンガスとを同時に真空槽21に供給する第5配管45が接続されている。Further, a high frequency power supply 24 is electrically connected to the substrate stage 22. The high-frequency power source 24 applies a high-frequency electric field in the vacuum chamber 21 that causes the gas introduced through the various flow rate control units MFC1, MFC2, MFC3, and MFC4 to be converted into plasma. Further, the vacuum chamber 21 is provided with a cleaning gas port P2 for introducing a cleaning gas during a cleaning process that is alternately and repeatedly performed with the film forming process using the source gas. The cleaning gas port P2 is provided with a flow rate control unit MFC5 and connected to a fifth pipe 45 for supplying fluorine (F 2 ) gas as a cleaning gas and argon gas as an inert gas to the vacuum chamber 21 at the same time. Has been.

加えて、同真空槽21には、排気ポートP3を介してターボポンプ25が連結されている。このターボポンプ25の駆動により、成膜処理あるいはクリーニング処理の各種工程に応じた圧力が真空槽21内に形成される。なお、真空槽21、上記各種ガスが流通する配管40〜45、及び基板Sの載置される基板ステージ22には、同真空槽21の内壁、配管40〜45、及び基板Sの温度を所定の温度に維持する図示しない温調機構がそれぞれ設けられている。   In addition, a turbo pump 25 is connected to the vacuum chamber 21 via an exhaust port P3. By driving the turbo pump 25, pressures corresponding to various processes of the film forming process or the cleaning process are formed in the vacuum chamber 21. Note that the temperature of the inner wall of the vacuum chamber 21, the piping 40 to 45, and the substrate S is set to a predetermined value for the vacuum chamber 21, the piping 40 to 45 through which the various gases flow, and the substrate stage 22 on which the substrate S is placed. A temperature control mechanism (not shown) for maintaining the temperature is provided.

前述しようように、基板Sは、各搬入・搬出口11a,11b(図1)から当該半導体装置の製造装置に搬入された後、前処理チャンバ12a,12b(図1)にて成膜処理の前処理が施される。基板Sは、熱処理チャンバ14(図1)において熱処理を施された後、成膜チャンバ13a,13bに搬入される。そして、基板Sは、同成膜チャンバ13a,13b内の基板ステージ22に載置され、同基板ステージ22に設けられた温調機構により所定の温度に加熱される。その後、選択CVD法による成膜が実行される。即ち、流量制御部MFC1,MFC2にてそれぞれ流量が制御された六フッ化タングステンガス及びモノシランガスがシャワーヘッド23から真空槽21へ均一に拡散される。以下の反応式で例示される六フッ化タングステンのモノシランによる還元反応が基板S上において相対的に導電性の高い部位上にて進行する。
・2WF + 3SiH → 2W + 3SiF + 3H
あるいは、
・WF + 2SiH → W +2SiHF + 3H
なお、上記基板Sにおいて相対的に導電性の高い部位とは、この選択CVD法が利用される製造工程に応じて異なるものである。例えば上述する選択CVD法がコンタクト配線の形成工程に利用される場合、その成膜対象となる基板表面はコンタクトホールを有する絶縁膜で覆われている。能動素子として同基板の表面に形成された例えばMOSトランジスタ等の不純物拡散領域を覆うシリサイド層がこのコンタクトホールから露出している。こうした構成の成膜対象に対して上記選択CVD法による成膜が実行される場合、このコンタクトホール底部としてのシリサイド層が基板Sにおける導電性の高い部位にあたる。この部位に選択的にタングステン薄膜が形成されることとなる。この他、上述する選択CVD法がビア配線の形成工程に利用される場合、その成膜対象となる基板表面はビアホールを有する絶縁膜で覆われている。下層配線の一部がこのビアホールから露出している。こうした構成の成膜対象に対して上記選択CVD法による成膜処理が実行される場合、このビアホールの底部としての配線が上記基板Sにおける導電性の高い部位にあたり、この部位にタングステン薄膜が形成されることとなる。
As described above, the substrate S is loaded into the semiconductor device manufacturing apparatus from the loading / unloading ports 11a and 11b (FIG. 1), and then subjected to film formation in the pretreatment chambers 12a and 12b (FIG. 1). Pre-processing is performed. The substrate S is subjected to heat treatment in the heat treatment chamber 14 (FIG. 1), and then carried into the film forming chambers 13a and 13b. The substrate S is placed on the substrate stage 22 in the film forming chambers 13a and 13b, and is heated to a predetermined temperature by a temperature control mechanism provided on the substrate stage 22. Thereafter, film formation by selective CVD is performed. That is, tungsten hexafluoride gas and monosilane gas whose flow rates are controlled by the flow rate control units MFC1 and MFC2, respectively, are uniformly diffused from the shower head 23 to the vacuum chamber 21. A reduction reaction of tungsten hexafluoride by monosilane exemplified by the following reaction formula proceeds on a relatively highly conductive portion on the substrate S.
・ 2WF 6 + 3SiH 4 → 2W + 3SiF 4 + 3H 2
Or
WF 6 + 2SiH 4 → W + 2SiHF 3 + 3H 2
Note that the portion having relatively high conductivity in the substrate S differs depending on the manufacturing process in which the selective CVD method is used. For example, when the selective CVD method described above is used in a contact wiring formation process, the surface of the substrate to be formed is covered with an insulating film having a contact hole. A silicide layer covering an impurity diffusion region such as a MOS transistor formed on the surface of the substrate as an active element is exposed from the contact hole. When film formation by the selective CVD method is performed on a film formation target having such a configuration, the silicide layer as the bottom of the contact hole corresponds to a highly conductive portion of the substrate S. A tungsten thin film is selectively formed at this portion. In addition, when the selective CVD method described above is used in a via wiring formation process, the substrate surface to be formed is covered with an insulating film having via holes. A part of the lower layer wiring is exposed from this via hole. When the film formation process by the selective CVD method is performed on the film formation target having such a configuration, the wiring as the bottom of the via hole corresponds to a highly conductive part in the substrate S, and a tungsten thin film is formed in this part. The Rukoto.

上述するようにして、こうした成膜処理が複数回実行されると、すなわち、複数枚の基板Sに対して成膜処理が実行されると、クリーニングガスを用いたクリーニング処理が実行される。即ち、第5配管45からクリーニングガスであるフッ素ガスと不活性ガスであるアルゴンガスとが真空槽21に供給され、この状態から高周波電源24による高周波電場が真空槽21内に生起される。このとき、真空槽21の内壁等の部材に付着したタングステン薄膜が、フッ素ガスを用いたプラズマと反応することによりフッ化物、例えば六フッ化タングステン、トリフルオロシラン(SiHF)、テトラフルオロシラン(SiF)、あるいはフッ化水素(HF)等が生成される。これらフッ化物がフッ素ガスと同時に供給されたアルゴンガスにより真空槽21内から除去されることとなる。As described above, when such a film forming process is executed a plurality of times, that is, when a film forming process is executed for a plurality of substrates S, a cleaning process using a cleaning gas is executed. That is, fluorine gas as a cleaning gas and argon gas as an inert gas are supplied from the fifth pipe 45 to the vacuum chamber 21, and a high-frequency electric field from the high-frequency power source 24 is generated in the vacuum chamber 21 from this state. At this time, the tungsten thin film attached to the member such as the inner wall of the vacuum chamber 21 reacts with the plasma using fluorine gas, whereby fluoride, for example, tungsten hexafluoride, trifluorosilane (SiHF 3 ), tetrafluorosilane ( SiF 4 ), hydrogen fluoride (HF), or the like is generated. These fluorides are removed from the vacuum chamber 21 by the argon gas supplied simultaneously with the fluorine gas.

ところで、上記選択CVD法による成膜処理の対象となる基板Sは、ホールの形成処理を実行する製造装置へ搬送される。その製造装置内で、コンタクトホール又はビアホールが基板Sに形成される。そして、基板Sは、こうしたホールの形成処理を実行する製造装置から上記成膜処理を実行する製造装置へ搬送される。成膜処理によって、コンタクトホール又はビアホール内にタングステン薄膜が形成される。このようにして搬送される基板Sは、真空雰囲気に維持された製造装置間を搬送される際に一旦大気中に搬出される。このため、基板Sの表面は、大気中に存在する例えば酸素や水等の酸化源に対し曝されることとなる。そのため上記コンタクトホールあるいはビアホールを介して露出した導電層の表面は、上記酸化源により酸化される。なお、導電層は、能動素子の電極を構成するシリサイド層又はビア配線の下地をなす金属層を含む。導電層の表面に成長した絶縁性を有する酸化物により同表面の導電性が損われる。一方、上述のように、成膜処理にて用いられる選択CVD法とは、同処理の対象となる基板においてその導電性が他の部位よりも高い部位に選択的に薄膜を形成する技術である。そのため、このようにその表面の導電性が損なわれた導電層に対してこうした特性を有する選択CVD法を用いて選択的な成膜が試みされたとしても成膜処理の選択性が十分に担保され難くなる。その結果、所望とされる部位以外の部位にも薄膜が成長して選択性の破れが免れ得ないこととなる。   By the way, the substrate S to be subjected to the film formation process by the selective CVD method is transported to a manufacturing apparatus that performs a hole formation process. Contact holes or via holes are formed in the substrate S in the manufacturing apparatus. Then, the substrate S is transferred from the manufacturing apparatus that performs the hole forming process to the manufacturing apparatus that performs the film forming process. A tungsten thin film is formed in the contact hole or the via hole by the film forming process. The substrate S thus transported is once carried out into the atmosphere when being transported between manufacturing apparatuses maintained in a vacuum atmosphere. For this reason, the surface of the substrate S is exposed to an oxidizing source such as oxygen or water existing in the atmosphere. Therefore, the surface of the conductive layer exposed through the contact hole or via hole is oxidized by the oxidation source. The conductive layer includes a silicide layer that constitutes an electrode of the active element or a metal layer that forms the base of the via wiring. The conductivity of the surface is impaired by the insulating oxide grown on the surface of the conductive layer. On the other hand, as described above, the selective CVD method used in the film forming process is a technique for selectively forming a thin film in a part where the conductivity is higher than other parts in the substrate to be processed. . Therefore, even if selective film formation is attempted using a selective CVD method having such characteristics for a conductive layer whose surface conductivity is impaired in this way, the selectivity of the film formation process is sufficiently secured. It becomes difficult to be done. As a result, the thin film grows at a site other than the desired site, and the selectivity cannot be avoided.

そこで本実施の形態に係る半導体装置の製造方法及び製造装置では、成膜処理に先立って実行される前処理にて上記導電層表面に成長した酸化物を除去することにより、導電層表面の導電性が回復される。   Therefore, in the method and apparatus for manufacturing a semiconductor device according to this embodiment, the oxide grown on the surface of the conductive layer is removed by pre-processing that is performed prior to the film-forming process, so that the conductivity of the surface of the conductive layer is reduced. Sex is restored.

以下に、本実施の形態に係る半導体装置の備える前処理チャンバ12a,12bにて実行される前処理について図3(a)〜図3(f)を参照して説明する。前処理は、特にビアホールを介して露出した導電層を構成する材料が、窒化チタン(TiN)、窒化タンタル(TaN)、窒化バナジウム(VN)、及び窒化タングステン(WN)からなる群から選択されたいずれか1つである場合に実行される処理である。また、前処理の前後の処理である上記コンタクトホールあるいはビアホールの形成処理及び成膜処理についても図3図3(a)〜図3(f)を参照して説明する。   Hereinafter, pre-processing executed in the pre-processing chambers 12a and 12b included in the semiconductor device according to the present embodiment will be described with reference to FIGS. 3 (a) to 3 (f). In the pretreatment, the material constituting the conductive layer exposed through the via hole was selected from the group consisting of titanium nitride (TiN), tantalum nitride (TaN), vanadium nitride (VN), and tungsten nitride (WN). This is a process executed when any one of them. Further, the contact hole or via hole forming process and the film forming process, which are processes before and after the pre-process, will be described with reference to FIGS. 3A to 3F.

同図3(a)に示されるように、ビアホールの形成処理に利用される基材31は、その表面に下地配線を有したシリコン基板である。導電層がその下地配線の表面上に形成されている。導電層は、窒化チタン、窒化タンタル、窒化バナジウム、及び窒化タングステンからなる群から選択されたいずれか1つからなる金属窒化物である。ビアホールの形成処理においては、まずこうした基材31の表面に対して、例えばシリコン酸化膜やシリコン窒化膜からなる絶縁層32が積層されて、これにより導電層と絶縁層32とが順に積層された構造をなす基板Sが形成される。   As shown in FIG. 3A, the base material 31 used in the via hole forming process is a silicon substrate having a base wiring on its surface. A conductive layer is formed on the surface of the underlying wiring. The conductive layer is a metal nitride made of any one selected from the group consisting of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride. In the via hole forming process, first, an insulating layer 32 made of, for example, a silicon oxide film or a silicon nitride film is laminated on the surface of the base material 31, thereby laminating the conductive layer and the insulating layer 32 in order. A substrate S having a structure is formed.

こうした基板Sは、同基板Sの導電層に対応して絶縁層32に貫通孔を形成する処理を実行する半導体装置の製造装置に搬入される。同装置内にて基板Sに対し貫通孔としてのビアホール33の形成処理が実行される(図3(b))。その後、当該基板Sはこの製造装置から搬出される。そして、基板Sは、本実施の形態に係る半導体装置の製造装置まで輸送され、同装置内に搬入される。同装置は、ビアホール33内に選択的にタングステン薄膜を形成する。   Such a substrate S is carried into a semiconductor device manufacturing apparatus that executes a process of forming a through hole in the insulating layer 32 corresponding to the conductive layer of the substrate S. In the same apparatus, a process for forming a via hole 33 as a through hole is performed on the substrate S (FIG. 3B). Thereafter, the substrate S is unloaded from the manufacturing apparatus. Then, the substrate S is transported to the semiconductor device manufacturing apparatus according to the present embodiment and carried into the apparatus. The apparatus selectively forms a tungsten thin film in the via hole 33.

このとき、基板Sは大気中を輸送されるため、同基板Sの導電層はビアホール33を介して大気に露出することとなる。つまり、上記導電層の表面が大気中に存在する例えば酸素等の各種酸化源に曝露される。そのため、導電層の表面上には、こうした酸化源と導電層の構成元素との反応生成物である酸化物が成長することによって、酸化物層34が形成される(図3(c))。そして、酸化物層34を有した状態の基板Sは、本実施の形態に係る半導体装置の製造装置に各搬入・搬出口11a,11b(図1)を介して搬入され、その後、トランスファチャンバ15を介して各前処理チャンバ12a,12bに搬送される。   At this time, since the substrate S is transported in the atmosphere, the conductive layer of the substrate S is exposed to the atmosphere through the via hole 33. That is, the surface of the conductive layer is exposed to various oxidation sources such as oxygen existing in the atmosphere. Therefore, an oxide layer 34 is formed on the surface of the conductive layer by growing an oxide which is a reaction product of such an oxidation source and a constituent element of the conductive layer (FIG. 3C). Then, the substrate S having the oxide layer 34 is loaded into the semiconductor device manufacturing apparatus according to the present embodiment via the loading / unloading ports 11 a and 11 b (FIG. 1), and then the transfer chamber 15. Are transferred to the pretreatment chambers 12a and 12b.

次いで各前処理チャンバ12a,12bでは、水素ガス(H)と窒素ガス(N)とがエッチングガスとして選択されて、こうしたエッチングガスを用いたプラズマ35がチャンバ12a,12b内に生成される。そして上述の基板Sがこうしたプラズマ35に曝されることにより、基板Sの導電層上に成長した酸化物層34が除去される(図3(d))。この際、上述の構成材料(TiN、TaN、VN、WN)からなる下地配線の表面に対し水素ガス及び窒素ガスからなるプラズマ35が適用される。これにより、水素ガスによる化学的なエッチング作用が行われるのは当然ながら、窒素ガスによる物理的なエッチング作用も行われる。また、下地配線の表面における組成を維持することも可能である。それゆえ上述の導電層の腐食が抑えられて下地配線に関しその電気的及び化学的な機能劣化が抑制されたかたちで、同下地配線の表面に形成された酸化物を効果的に除去することが可能となる。Next, in each of the pretreatment chambers 12a and 12b, hydrogen gas (H 2 ) and nitrogen gas (N 2 ) are selected as etching gases, and a plasma 35 using these etching gases is generated in the chambers 12a and 12b. . Then, when the above-described substrate S is exposed to such plasma 35, the oxide layer 34 grown on the conductive layer of the substrate S is removed (FIG. 3D). At this time, the plasma 35 made of hydrogen gas and nitrogen gas is applied to the surface of the underlying wiring made of the above-described constituent materials (TiN, TaN, VN, WN). Thereby, the chemical etching action by hydrogen gas is naturally performed, and the physical etching action by nitrogen gas is also performed. It is also possible to maintain the composition on the surface of the underlying wiring. Therefore, it is possible to effectively remove the oxide formed on the surface of the underlying wiring in such a manner that the corrosion of the conductive layer is suppressed and the electrical and chemical functional deterioration of the underlying wiring is suppressed. It becomes possible.

この前処理としてのエッチング処理の条件は、以下のように設定される。水素ガスの流量が50〜200sccm(84.5x10−3〜338x10−3Pa・m/s)、窒素ガスの流量が同じく50〜200sccm(84.5x10−3〜338x10−3Pa・m/s)、これら水素ガスの流量と窒素ガスの流量との比が0.5〜2、前処理チャンバ12a,12b内の圧力が0.5〜100Pa、同じく前処理チャンバ12a,12bの内壁の温度が70〜120℃、基板Sの温度が150〜400℃、及び高周波のパワー(電力密度)が20〜500W/φ200mmの範囲内で設定される。この電力密度は、単位面積当たりの電力を表す。この場合、直径200mmの円の面積に対して20〜500Wの電力が供給されることを意味する。またこれら条件は、水素ガスと窒素ガスの流量がともに100sccm(169x10−3Pa・m/s)、前処理チャンバ12a,12b内の圧力が1Pa、同前処理チャンバ12a,12bの温度が80℃、基板Sの温度が350℃、及び高周波パワー(電力密度)が50W/φ200mに設定されると好ましい。そして、この条件下で前処理が、上記酸化物層34の厚みに応じて、15〜60秒間程度実行される。The conditions for the etching treatment as the pretreatment are set as follows. The flow rate of hydrogen gas 50~200sccm (84.5x10 -3 ~338x10 -3 Pa · m 3 / s), the flow rate of nitrogen gas is also 50~200sccm (84.5x10 -3 ~338x10 -3 Pa · m 3 / s) The ratio of the flow rate of hydrogen gas to the flow rate of nitrogen gas is 0.5-2, the pressure in the pretreatment chambers 12a, 12b is 0.5-100 Pa, and the temperature of the inner walls of the pretreatment chambers 12a, 12b Is set within a range of 70 to 120 ° C., a temperature of the substrate S of 150 to 400 ° C., and a high frequency power (power density) of 20 to 500 W / φ200 mm. This power density represents the power per unit area. In this case, it means that power of 20 to 500 W is supplied to the area of a circle having a diameter of 200 mm. These conditions are that the flow rates of hydrogen gas and nitrogen gas are both 100 sccm (169 × 10 −3 Pa · m 3 / s), the pressure in the pretreatment chambers 12 a and 12 b is 1 Pa, and the temperature of the pretreatment chambers 12 a and 12 b is 80 Preferably, the temperature of the substrate S is set to 350 ° C., and the high frequency power (power density) is set to 50 W / φ200 m. Under this condition, the pretreatment is performed for about 15 to 60 seconds depending on the thickness of the oxide layer 34.

こうして導電層表面に成長した酸化物層34が除去された基板Sは、トランスファチャンバ15(図1)を介して熱処理チャンバ14へと搬送される。同熱処理チャンバ14内で基板Sに体して熱処理が施される。その後、基板Sは再びトランスファチャンバ15を介して成膜チャンバ13a,13bに搬送された後、同基板Sに対して六フッ化タングステンガスとモノシランガスとを含む原料ガス36が供給される(図3(e))。そして、基板Sにおける他の部位よりも導電性が高い部位上、すなわち、ビアホール33から露出した導電層上に選択的にタングステン薄膜37が形成される(図3(f))。   The substrate S from which the oxide layer 34 grown on the surface of the conductive layer is removed is transferred to the heat treatment chamber 14 through the transfer chamber 15 (FIG. 1). The substrate S is subjected to heat treatment in the heat treatment chamber 14. Thereafter, the substrate S is again transferred to the film forming chambers 13a and 13b through the transfer chamber 15, and then a source gas 36 containing tungsten hexafluoride gas and monosilane gas is supplied to the substrate S (FIG. 3). (E)). Then, a tungsten thin film 37 is selectively formed on a portion of the substrate S having higher conductivity than other portions, that is, on the conductive layer exposed from the via hole 33 (FIG. 3F).

このように、本実施の形態では、選択CVD法による成膜処理の前工程である前処理にて、基板Sの導電層表面に成長した酸化物層34がエッチングガスのプラズマ35により除去される。そのため、半導体装置の製造装置間の搬送に際し損なわれた導電層表面の導電性を回復することができ、ひいては、成膜処理の選択性を向上させることができるようになる。しかも、上記エッチングガスのプラズマ35により酸化物層34を除去する際に基板Sの温度は350℃に維持されている。このため、こうしたエッチング処理による反応生成物を気化させることができ、エッチング速度を担保できることは当然ながら、導電層表面を反応生成物による汚染のない、清浄な状態に保つことも可能となる。加えて、こうした前処理の実行時には、前処理チャンバ12a,12bの内壁の温度が80℃に維持されている。このため、上記反応生成物が前処理チャンバ12a,12bの内壁に付着することを抑制することができる。そのため、こうした残留生成物が何らかの要因で前処理チャンバ12a,12bの内壁から剥離して清浄化された導電層に付着すること、及び前処理チャンバ12a,12b内の電気的なインピーダンスが変化してインピーダンス整合の不良が生じることを抑制できるようになる。   As described above, in the present embodiment, the oxide layer 34 grown on the surface of the conductive layer of the substrate S is removed by the etching gas plasma 35 in the pretreatment which is a pretreatment process of the film forming treatment by the selective CVD method. . As a result, the conductivity of the surface of the conductive layer, which has been lost during the transfer between the semiconductor device manufacturing apparatuses, can be recovered, and as a result, the selectivity of the film formation process can be improved. Moreover, the temperature of the substrate S is maintained at 350 ° C. when the oxide layer 34 is removed by the plasma 35 of the etching gas. For this reason, the reaction product by such an etching process can be vaporized and the etching rate can be secured, and naturally the surface of the conductive layer can be kept clean and free from contamination by the reaction product. In addition, the temperature of the inner walls of the pretreatment chambers 12a and 12b is maintained at 80 ° C. during the execution of such pretreatment. For this reason, it can suppress that the said reaction product adheres to the inner wall of pre-processing chamber 12a, 12b. For this reason, these residual products are peeled off from the inner walls of the pretreatment chambers 12a and 12b for some reason and adhere to the cleaned conductive layer, and the electrical impedance in the pretreatment chambers 12a and 12b changes. The occurrence of poor impedance matching can be suppressed.

以上説明したように、本実施の形態に係る半導体装置の製造方法及び製造装置によれば、以下に列挙する効果を奏することができる。
(1)基板Sにおいて、絶縁膜に設けられたビアホール33から窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンのいずれか1つからなる導電層が露出している。その基板Sに対し、成膜処理に先行して、水素ガスと窒素ガスとからなるエッチングガスのプラズマ35により導電層表面をエッチングする前処理が実行される。これにより、導電層の表面に成長した酸化物層34を除去することができ、導電層表面の導電性を回復することが可能となる。よって、こうした前処理の後に成膜処理を行うことにより、基板Sにおける他の部位よりも導電性が高い導電層に対し選択的にタングステン薄膜を形成することができる。すなわち、選択性よく所望の位置のみにタングステン薄膜を形成することができるようになる。
As described above, according to the method and apparatus for manufacturing a semiconductor device according to the present embodiment, the following effects can be obtained.
(1) In the substrate S, a conductive layer made of any one of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride is exposed from the via hole 33 provided in the insulating film. Prior to the film forming process, a pre-process for etching the surface of the conductive layer is performed on the substrate S by using an etching gas plasma 35 composed of hydrogen gas and nitrogen gas. As a result, the oxide layer 34 grown on the surface of the conductive layer can be removed, and the conductivity of the surface of the conductive layer can be recovered. Therefore, by performing a film formation process after such a pretreatment, a tungsten thin film can be selectively formed with respect to a conductive layer having higher conductivity than other portions of the substrate S. That is, the tungsten thin film can be formed only at a desired position with high selectivity.

(2)当該半導体装置の製造装置は、一対の成膜チャンバ13a,13b、一対の前処理チャンバ12a,12b、一対の成膜チャンバ13a,13b、及びトランスファチャンバ15を備える。各成膜チャンバ13a,13bは、成膜処理を実行する。各前処理チャンバ12a,12bは、前処理を実行する。成膜チャンバ13a,13bは、成膜チャンバ13a,13bと前処理チャンバ12a,12bとに連結されている。トランスファチャンバ15は、各前処理チャンバ12a,12bで前処理の施された基板Sを対応する成膜チャンバ13a,13bに搬送する。これにより、上記前処理チャンバ12a,12bで前処理の施された基板Sを成膜チャンバ13a,13bまで大気に曝すことなく搬送することができるようになる。すなわち、前処理によって一旦酸化膜が除去された導電層表面が、成膜処理以前に再度酸化されることを回避することが可能となる。   (2) The semiconductor device manufacturing apparatus includes a pair of film forming chambers 13a and 13b, a pair of pretreatment chambers 12a and 12b, a pair of film forming chambers 13a and 13b, and a transfer chamber 15. Each film forming chamber 13a, 13b performs a film forming process. Each pretreatment chamber 12a, 12b performs pretreatment. The film forming chambers 13a and 13b are connected to the film forming chambers 13a and 13b and the pretreatment chambers 12a and 12b. The transfer chamber 15 conveys the substrate S that has been pretreated in the pretreatment chambers 12a and 12b to the corresponding film formation chambers 13a and 13b. As a result, the substrate S pretreated in the pretreatment chambers 12a and 12b can be transferred to the film forming chambers 13a and 13b without being exposed to the atmosphere. That is, it is possible to avoid that the surface of the conductive layer from which the oxide film has been removed by the pretreatment is oxidized again before the film formation treatment.

(3)導電層表面をエッチング処理する前処理時には、基板Sの温度が350℃に維持される。これにより、エッチング処理時に導電層表面上の酸化物とエッチングガスのプラズマとが反応して生じる反応生成物を気化させることが可能となる。よって、導電層表面上にこうした反応生成物が付着することを抑制でき、同反応生成物によってエッチング処理速度が低下されること、及びエッチングした導電層表面が汚染されることを抑制することも可能となる。   (3) The temperature of the substrate S is maintained at 350 ° C. during the pretreatment for etching the surface of the conductive layer. As a result, it is possible to vaporize a reaction product generated by the reaction between the oxide on the surface of the conductive layer and the plasma of the etching gas during the etching process. Therefore, it is possible to suppress the deposition of such reaction products on the surface of the conductive layer, and it is also possible to suppress the etching process speed from being reduced by the reaction product and the contamination of the etched conductive layer surface. It becomes.

(4)前処理チャンバ12a,12bの内壁の温度が80℃に維持される。これにより、前処理チャンバ12a,12bの内壁に上記反応生成物が付着することを抑制でき、ひいては、導電層表面の汚染や、インピーダンス整合不良に起因した高周波電場の生起不良を抑制するこができるようになる。
[第2の実施の形態]
上記第1の実施の形態では、導電層が窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンのいずれか一つにより形成される。
(4) The temperature of the inner walls of the pretreatment chambers 12a and 12b is maintained at 80 ° C. Thereby, it can suppress that the said reaction product adheres to the inner wall of pre-processing chamber 12a, 12b, and can suppress the generation | occurrence | production defect of the high frequency electric field resulting from the contamination of the conductive layer surface and an impedance matching defect by extension. It becomes like this.
[Second Embodiment]
In the first embodiment, the conductive layer is formed of any one of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride.

これに代わり、この第2の実施の形態では、上記導電層が、タングステン(W)、チタン(Ti)、タンタル(Ta)、バナジウム(V)、チタンタングステン(TiW)、ニッケル(Ni)、コバルト(Co)、チタンシリサイド(TiSi)、タングステンシリサイド(WSi)、タンタルシリサイド(TaSi)、コバルトシリサイド(CoSi)、及びニッケルシリサイド(NiSi)からなる群から選択されたいずれか一つの金属から形成される。この場合に実行される前処理について、これも図3を参照して以下に説明する。ただし、この図3に示される処理のうち、図3(d)に示される処理のみが本実施の形態に特有のものであることから、同図3(d)に係る処理、すなわち前処理についてのみ説明する。なお、本実施の形態における前処理は第1の実施の形態で述べたビアホールに限らずコンタクトホールにも適用可能である。Instead, in the second embodiment, the conductive layer is made of tungsten (W), titanium (Ti), tantalum (Ta), vanadium (V), titanium tungsten (TiW), nickel (Ni), cobalt. Any one selected from the group consisting of (Co), titanium silicide (TiSi x ), tungsten silicide (WSi x ), tantalum silicide (TaSi x ), cobalt silicide (CoSi x ), and nickel silicide (NiSi x ). Formed from metal. The preprocessing executed in this case will be described below with reference to FIG. However, among the processes shown in FIG. 3, only the process shown in FIG. 3 (d) is specific to the present embodiment, so the process according to FIG. Only explained. The pretreatment in this embodiment can be applied not only to the via hole described in the first embodiment but also to a contact hole.

同図3(d)に示されるように、上述のようにして導電層の表面に酸化物層34が成長した基板Sは、前処理チャンバ12a,12bに搬送される。この各前処理チャンバ12a,12b内では、フッ素(F)ガスとアルゴン(Ar)ガスとがエッチングガスとして選択されて、こうしたエッチングガスを用いたプラズマ35がチャンバ12a,12b内に生成される。そして上記基板Sがこうしたプラズマ35に曝されることにより、基板Sの導電層上に成長した酸化物層34が除去される。この際、上述の構成材料(W、Ti、TiW、Ta、V、NiCo、TiSi、WSi、TaSi、CoSi、NiSi)からなる下地配線の表面に対しフッ素ガス及びアルゴンガスからなるプラズマ35が適用される。そのため、フッ素ガスによる化学的なエッチング作用は当然ながら、アルゴンガスによる物理的なエッチング作用も可能となる。それゆえ上述の導電層の腐食が抑えられて下地配線に関しその電気的及び化学的な機能劣化が抑制されたかたちで、同下地配線の表面に形成された酸化物を効果的に除去することが可能となる。As shown in FIG. 3D, the substrate S on which the oxide layer 34 has grown on the surface of the conductive layer as described above is transferred to the pretreatment chambers 12a and 12b. In each of the pretreatment chambers 12a and 12b, fluorine (F 2 ) gas and argon (Ar) gas are selected as etching gases, and plasma 35 using such etching gas is generated in the chambers 12a and 12b. . When the substrate S is exposed to the plasma 35, the oxide layer 34 grown on the conductive layer of the substrate S is removed. At this time, the plasma 35 made of fluorine gas and argon gas is applied to the surface of the underlying wiring made of the above-described constituent materials (W, Ti, TiW, Ta, V, NiCo, TiSi x , WSi, TaSi, CoSi x , NiSi x ). Applies. Therefore, the chemical etching action by fluorine gas naturally enables the physical etching action by argon gas. Therefore, it is possible to effectively remove the oxide formed on the surface of the underlying wiring in such a manner that the corrosion of the conductive layer is suppressed and the electrical and chemical functional deterioration of the underlying wiring is suppressed. It becomes possible.

この前処理としてのエッチング処理の条件は、以下のように設定される。上記エッチングガス35のフッ素ガス含有率が5〜20%、エッチングガスの流量が50〜200sccm(84.5x10−3〜338x10−3Pa・m/s)、各前処理チャンバ12a,12b内の圧力が0.5〜100Pa、同じく各前処理チャンバ12a,12bの内壁の温度が70〜120℃、基板Sの温度が150〜400℃、及び高周波のパワー(電力密度)が20〜500W/φ200mmの範囲内で設定される。またこれら条件は、エッチングガスのフッ素ガス含有率が5%、エッチングガスの流量が100sccm(169x10−3Pa・m/s)、各前処理チャンバ12a,12b内の圧力が1Pa、各同前処理チャンバ12a,12bの温度が80℃、基板Sの温度が350℃、及び高周波パワーが50W/φ200mに設定される。この条件下で前処理が20秒間実行されると好ましい。なお、こうした条件にて例えばタングステンからなる導電層をエッチングしたときのエッチングレートは、約0.1nm/secであるのに対して、この導電層上に形成された酸化物層34のエッチングレートは約0.15nm/secとなる。つまり、上記条件とは、導電層に対するエッチングよりも酸化物層34に対するエッチングがより進行しやすいエッチング条件でもある。The conditions for the etching treatment as the pretreatment are set as follows. The fluorine gas content of the etching gas 35 is 5 to 20%, the flow rate of the etching gas is 50 to 200 sccm (84.5 × 10 −3 to 338 × 10 −3 Pa · m 3 / s), and the pretreatment chambers 12 a and 12 b The pressure is 0.5 to 100 Pa, the temperature of the inner walls of the pretreatment chambers 12 a and 12 b is 70 to 120 ° C., the temperature of the substrate S is 150 to 400 ° C., and the high frequency power (power density) is 20 to 500 W / φ200 mm. It is set within the range. These conditions are that the fluorine gas content of the etching gas is 5%, the flow rate of the etching gas is 100 sccm (169 × 10 −3 Pa · m 3 / s), the pressure in each of the pretreatment chambers 12a and 12b is 1 Pa, The temperatures of the processing chambers 12a and 12b are set to 80 ° C., the temperature of the substrate S is set to 350 ° C., and the high frequency power is set to 50 W / φ200 m. It is preferable that the pretreatment is performed for 20 seconds under these conditions. Note that the etching rate when a conductive layer made of tungsten, for example, is etched under such conditions is about 0.1 nm / sec, whereas the etching rate of the oxide layer 34 formed on this conductive layer is About 0.15 nm / sec. That is, the above conditions are also etching conditions in which etching on the oxide layer 34 is more likely to proceed than etching on the conductive layer.

以上説明した第2の実施の形態では、上述した第1の実施の形態によって得られる(2)〜(5)に準じた効果が得られるとともに、(1)の効果の代わりに以下の効果を奏することができる。   In the second embodiment described above, the effects according to (2) to (5) obtained by the first embodiment described above can be obtained, and the following effect can be obtained instead of the effect of (1). Can play.

(1´)基板Sにおいて、絶縁層32に設けられたビアホール33やコンタクトホール等の貫通孔から導電層が露出している。導電層は、タングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドのいずれか1つからなる。その基板Sに対し、成膜処理に先行して、フッ素ガスとアルゴンガスとからなるエッチングガスのプラズマ35により導電層表面をエッチングする前処理が実行される。これにより、導電層の表面に成長した酸化物層34を除去することができ、導電層表面の導電性を回復することが可能となる。よって、こうした前処理の後に成膜処理を行うことにより、基板Sにおける他の部位よりも導電性が高い導電層に対し選択的にタングステン薄膜を形成することができる。すなわち、選択性よく所望の位置にのみタングステン薄膜を形成することができるようになる。
[他の実施の形態]
なお、上記各実施の形態は、以下のように変更されてもよい。
(1 ′) In the substrate S, the conductive layer is exposed from through holes such as via holes 33 and contact holes provided in the insulating layer 32. The conductive layer is made of any one of tungsten, titanium, tantalum, vanadium, titanium tungsten, nickel, cobalt, titanium silicide, tungsten silicide, tantalum silicide, cobalt silicide, and nickel silicide. Prior to the film formation process, a pre-process for etching the surface of the conductive layer is performed on the substrate S by using an etching gas plasma 35 composed of fluorine gas and argon gas. As a result, the oxide layer 34 grown on the surface of the conductive layer can be removed, and the conductivity of the surface of the conductive layer can be recovered. Therefore, by performing a film formation process after such a pretreatment, a tungsten thin film can be selectively formed with respect to a conductive layer having higher conductivity than other portions of the substrate S. That is, the tungsten thin film can be formed only at a desired position with high selectivity.
[Other embodiments]
In addition, each said embodiment may be changed as follows.

・上記各実施の形態では、複数回の成膜処理を実行した後に、すなわち、複数枚の基板Sに対して同成膜処理を実行した後に、成膜チャンバ13a,13b内を清浄化するクリーニング処理が実行される。これに限らず、成膜処理を実行する毎に、すなわち、1枚の基板Sに対して成膜処理を実行する毎に上記クリーニング処理が実行されてもよい。   In each of the above embodiments, after performing the film forming process a plurality of times, that is, after performing the film forming process on the plurality of substrates S, cleaning for cleaning the film forming chambers 13a and 13b is performed. Processing is executed. However, the cleaning process may be executed every time the film forming process is executed, that is, every time the film forming process is executed on one substrate S.

・上記各実施の形態では、クリーニングガスとしてフッ素ガスが用いられている。これに限らず、六フッ化ケイ素(SiF)、三フッ化窒素(NF)ガス、又は三フッ化塩素(ClF)が上記クリーニングガスとして用いられてもよい。In each of the above embodiments, fluorine gas is used as the cleaning gas. Not limited to this, silicon hexafluoride (SiF 6 ), nitrogen trifluoride (NF 3 ) gas, or chlorine trifluoride (ClF 3 ) may be used as the cleaning gas.

・上記各実施の形態では、前処理時には前処理チャンバ12a,12bの内壁の温度が70〜120℃、特に80℃に維持される。これに限らず、同処理時の前処理チャンバ12a,12bの内壁の温度は70℃以下であってもよい。この場合でも、上記項目(1)若しくは(1´)、(2)、(3)に準ずる効果を得ることが可能である。   In each of the above embodiments, the temperature of the inner walls of the pretreatment chambers 12a and 12b is maintained at 70 to 120 ° C., particularly 80 ° C. during the pretreatment. However, the temperature of the inner walls of the pretreatment chambers 12a and 12b during the process may be 70 ° C. or less. Even in this case, it is possible to obtain the effect according to the item (1) or (1 ′), (2), (3).

・上記各実施の形態では、前処理時には基板Sの温度が150〜400℃、特に350℃に維持される。これに限らず、同処理時の基板の温度は150℃以下であってもよい。この場合でも、上記項目(1)若しくは(1´)、(2)、(4)に準ずる効果を得ることが可能である。   In each of the above embodiments, the temperature of the substrate S is maintained at 150 to 400 ° C., particularly 350 ° C., during the pretreatment. However, the temperature of the substrate during the processing may be 150 ° C. or lower. Even in this case, it is possible to obtain the effect according to the item (1) or (1 ′), (2), (4).

・本実施の形態に係る半導体装置の製造装置は、前処理チャンバ12a,12bと成膜チャンバ13a,13bとが共通するトランスファチャンバ15に連結されて共通する真空系をなす構成である。これに限らず、例えば前処理チャンバ12a,12bと成膜チャンバ13a,13bとが不活性ガスからなる雰囲気を介した異なる真空系であって、半導体装置の製造装置は、これらの間で搬送される基板がその不活性ガスの雰囲気を介して搬送される構成であってもよい。つまり前処理チャンバ12a,12bから成膜チャンバ13a,13bへ基板が搬送される際にその基板の導電層の表面で酸化膜が成長し難い構成であれば、こうした半導体装置の製造装置により上記項目(1)若しくは(1´)、(2)〜(5)に準じた効果を得ることができる。   The semiconductor device manufacturing apparatus according to the present embodiment has a configuration in which the pretreatment chambers 12a and 12b and the film formation chambers 13a and 13b are connected to a common transfer chamber 15 to form a common vacuum system. For example, the pretreatment chambers 12a and 12b and the film forming chambers 13a and 13b are different vacuum systems through an atmosphere made of an inert gas, and the semiconductor device manufacturing apparatus is transported between them. The substrate may be transported through the inert gas atmosphere. In other words, if the oxide film is difficult to grow on the surface of the conductive layer of the substrate when the substrate is transferred from the pretreatment chambers 12a and 12b to the film forming chambers 13a and 13b, the above item is determined by such a semiconductor device manufacturing apparatus. The effects according to (1) or (1 ′) and (2) to (5) can be obtained.

・本実施の形態に係る半導体装置の製造装置は、搬入・搬出口11a,11b、前処理チャンバ12a,12b、及び成膜チャンバ13a,13bをそれぞれ2つずつ備える構成とした。これに限らずこれら搬入・搬出口、前処理チャンバ、成膜チャンバは1つずつであってもよい。また、半導体装置の製造装置を構成する各種チャンバ、及び搬入・搬出口の数は任意に変更することが可能である。   The semiconductor device manufacturing apparatus according to the present embodiment is configured to include two loading / unloading ports 11a and 11b, two pretreatment chambers 12a and 12b, and two film formation chambers 13a and 13b. However, the number of loading / unloading ports, the pretreatment chamber, and the film forming chamber may be one each. In addition, the number of various chambers and loading / unloading ports constituting the semiconductor device manufacturing apparatus can be arbitrarily changed.

Claims (9)

絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜処理を実行する工程と、
該成膜処理に先立って、前記貫通孔の底部としての前記導電層の表面に前処理を施す工程とを備える半導体装置の製造方法であって、
前記導電層が窒化チタン、窒化タンタル、窒化バナジウム、及び窒化タングステンからなる群から選択されたいずれか1つの金属窒化物であり、前記前処理を施す工程が、水素ガスと窒素ガスとからなるエッチングガスを用いたプラズマに前記基板を曝して前記導電層の表面をエッチングする工程を含む
ことを特徴とする半導体装置の製造方法。
On the conductive layer exposed through the through hole, the substrate covered with the insulating film is exposed to tungsten hexafluoride gas and monosilane gas so that the conductive layer is exposed from the through hole provided in the insulating film. Performing a film forming process for selectively forming a thin film made of tungsten on
Prior to the film forming process, a method of manufacturing a semiconductor device comprising a step of pre-processing the surface of the conductive layer as the bottom of the through hole,
The conductive layer is any one metal nitride selected from the group consisting of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride, and the step of performing the pretreatment includes etching comprising hydrogen gas and nitrogen gas A method for manufacturing a semiconductor device, comprising: exposing the substrate to plasma using a gas to etch a surface of the conductive layer.
絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜処理を実行する工程と、
該成膜処理に先立って、前記貫通孔の底部としての前記導電層の表面に前処理を施す工程とを備える半導体装置の製造方法であって、
前記導電層がタングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドからなる群から選択されたいずれか1つの金属であり、前記前処理を施す工程が、フッ素ガスとアルゴンガスとからなるエッチングガスを用いたプラズマに前記基板を曝して前記導電層の表面をエッチングする工程を含む
ことを特徴とする半導体装置の製造方法。
On the conductive layer exposed through the through hole, the substrate covered with the insulating film is exposed to tungsten hexafluoride gas and monosilane gas so that the conductive layer is exposed from the through hole provided in the insulating film. Performing a film forming process for selectively forming a thin film made of tungsten on
Prior to the film forming process, a method of manufacturing a semiconductor device comprising a step of pre-processing the surface of the conductive layer as the bottom of the through hole,
The conductive layer is any one metal selected from the group consisting of tungsten, titanium, tantalum, vanadium, titanium tungsten, nickel, cobalt, titanium silicide, tungsten silicide, tantalum silicide, cobalt silicide, and nickel silicide, The method of manufacturing a semiconductor device, wherein the pre-processing step includes a step of etching the surface of the conductive layer by exposing the substrate to plasma using an etching gas composed of fluorine gas and argon gas.
前記前処理を施す工程は、前記基板の温度を150℃以上、且つ400℃以下に維持する工程を含む
請求項1又は2に記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the step of performing the pretreatment includes a step of maintaining the temperature of the substrate at 150 ° C. or higher and 400 ° C. or lower.
前記前処理を施す工程は、前記基板が収容される前処理チャンバの温度を70℃以上、且つ120℃以下に維持する工程を含む
請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
4. The semiconductor device according to claim 1, wherein the step of performing the pretreatment includes a step of maintaining a temperature of a pretreatment chamber in which the substrate is accommodated at 70 ° C. or more and 120 ° C. or less. Production method.
絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜部と、
前記成膜部が成膜処理を実行する前に前記貫通孔の底部としての前記導電層の表面に前処理を施す前処理部とを具備する半導体装置の製造装置であって、
前記導電層が窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンからなる群から選択されたいずれか1つの金属窒化物であり、
前記前処理部が、水素ガスと窒素ガスとからなるエッチングガスを用いたプラズマに前記基板を曝すことにより前記導電層の表面をエッチングする
ことを特徴とする半導体装置の製造装置。
On the conductive layer exposed through the through hole, the substrate covered with the insulating film is exposed to tungsten hexafluoride gas and monosilane gas so that the conductive layer is exposed from the through hole provided in the insulating film. A film forming unit for selectively forming a thin film made of tungsten;
A semiconductor device manufacturing apparatus comprising: a pre-processing unit that performs pre-processing on a surface of the conductive layer as a bottom of the through hole before the film-forming unit performs a film forming process;
The conductive layer is any one metal nitride selected from the group consisting of titanium nitride, tantalum nitride, vanadium nitride, and tungsten nitride;
The semiconductor device manufacturing apparatus, wherein the pretreatment unit etches the surface of the conductive layer by exposing the substrate to plasma using an etching gas composed of hydrogen gas and nitrogen gas.
絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜部と、
前記成膜部が成膜処理を実行する前に前記貫通孔の底部としての前記導電層の表面に前処理を施す前処理部と、
を具備する半導体装置の製造装置であって、
前記導電層がタングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドからなる群から選択されたいずれか1つの金属であり、
前記前処理部が、フッ素ガスとアルゴンガスからなるエッチングガスを用いたプラズマに前記基板を曝すことにより前記導電層の表面をエッチングする
ことを特徴とする半導体装置の製造装置。
On the conductive layer exposed through the through hole, the substrate covered with the insulating film is exposed to tungsten hexafluoride gas and monosilane gas so that the conductive layer is exposed from the through hole provided in the insulating film. A film forming unit for selectively forming a thin film made of tungsten;
A pre-processing unit that pre-processes the surface of the conductive layer as the bottom of the through hole before the film-forming unit performs a film-forming process;
A semiconductor device manufacturing apparatus comprising:
The conductive layer is any one metal selected from the group consisting of tungsten, titanium, tantalum, vanadium, titanium tungsten, nickel, cobalt, titanium silicide, tungsten silicide, tantalum silicide, cobalt silicide, and nickel silicide;
The apparatus for manufacturing a semiconductor device, wherein the pretreatment unit etches the surface of the conductive layer by exposing the substrate to plasma using an etching gas comprising fluorine gas and argon gas.
前記成膜部が、前記基板を収容する第1の収容室を有するとともに、その内部に前記六フッ化タングステンガスと前記モノシランガスとを用いる成膜チャンバであり、
前記前処理部が、前記基板を収容する第2の収容室を有するとともに、その内部に前記エッチングガスを用いたプラズマを生成する前処理チャンバであり、
前記第1の収容室と前記第2の収容室とに連結された真空搬送チャンバを具備し、
前記真空搬送チャンバが、前記前処理チャンバにおいて前記前処理が施された前記基板を前記成膜チャンバへ搬送する
ことを特徴とする請求項5又は6に記載の半導体装置の製造装置。
The film formation unit has a first storage chamber that stores the substrate, and a film formation chamber that uses the tungsten hexafluoride gas and the monosilane gas therein.
The pretreatment unit has a second accommodation chamber that accommodates the substrate, and a pretreatment chamber that generates plasma using the etching gas therein.
A vacuum transfer chamber connected to the first storage chamber and the second storage chamber;
The apparatus for manufacturing a semiconductor device according to claim 5, wherein the vacuum transfer chamber transfers the substrate that has been subjected to the pretreatment in the pretreatment chamber to the film formation chamber.
請求項5〜7のいずれか一項に記載の半導体装置の製造装置において、
前記前処理部が、前記基板の温度を150℃以上、且つ400℃以下に維持する温調機構を更に備える
ことを特徴とする半導体装置の製造装置。
In the manufacturing apparatus of the semiconductor device as described in any one of Claims 5-7,
The said pre-processing part is further provided with the temperature control mechanism which maintains the temperature of the said board | substrate at 150 degreeC or more and 400 degrees C or less. The manufacturing apparatus of the semiconductor device characterized by the above-mentioned.
請求項7又は8に記載の半導体装置の製造装置において、
前記前処理部が、前記前処理チャンバの内壁の温度を70℃以上、且つ120℃以下に維持する温調機構を更に備える
ことを特徴とする半導体装置の製造装置。
In the manufacturing apparatus of the semiconductor device according to claim 7 or 8,
The semiconductor device manufacturing apparatus, wherein the pretreatment unit further includes a temperature adjustment mechanism that maintains the temperature of the inner wall of the pretreatment chamber at 70 ° C. or more and 120 ° C. or less.
JP2011525927A 2009-08-06 2010-08-05 Manufacturing method of semiconductor device Active JP5518866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011525927A JP5518866B2 (en) 2009-08-06 2010-08-05 Manufacturing method of semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009183801 2009-08-06
JP2009183801 2009-08-06
PCT/JP2010/063275 WO2011016512A1 (en) 2009-08-06 2010-08-05 Process for production of semiconductor device, and apparatus for production of semiconductor device
JP2011525927A JP5518866B2 (en) 2009-08-06 2010-08-05 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2011016512A1 true JPWO2011016512A1 (en) 2013-01-10
JP5518866B2 JP5518866B2 (en) 2014-06-11

Family

ID=43544407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525927A Active JP5518866B2 (en) 2009-08-06 2010-08-05 Manufacturing method of semiconductor device

Country Status (3)

Country Link
JP (1) JP5518866B2 (en)
TW (1) TW201117298A (en)
WO (1) WO2011016512A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797298A (en) * 2018-08-03 2020-02-14 群创光电股份有限公司 Electronic device and preparation method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279446A (en) * 1988-09-16 1990-03-20 Hitachi Ltd Method of filling through-hole with metal
JPH02139932A (en) * 1988-11-21 1990-05-29 Toshiba Corp Manufacture of semiconductor device
JPH04370928A (en) * 1991-06-20 1992-12-24 Nec Kansai Ltd Semiconductor manufacturing device
JPH1116859A (en) * 1997-05-01 1999-01-22 Ulvac Japan Ltd Selective cvd method

Also Published As

Publication number Publication date
JP5518866B2 (en) 2014-06-11
WO2011016512A1 (en) 2011-02-10
TW201117298A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US5478780A (en) Method and apparatus for producing conductive layers or structures for VLSI circuits
KR20190101497A (en) Enhanced cobalt resistance and gap filling performance by ruthenium doping
JP3374322B2 (en) Method for continuously forming titanium film and titanium nitride film
KR101349993B1 (en) Method for Forming NiSi Film, Method for Forming Silicide Film, Method for Forming Metal Film for Use in Silicide-Annealing, Apparatus for Vacuum Processing and Film-Forming Apparatus
US20090004848A1 (en) Method for fabricating interconnection in semiconductor device
JP2008244298A (en) Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
JP5389924B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JP5518866B2 (en) Manufacturing method of semiconductor device
JP4798688B2 (en) Manufacturing method of semiconductor device
JP5925476B2 (en) Method for forming tungsten compound film
TWI609095B (en) Methods for manganese nitride integration
JP2009130288A (en) Thin-film forming method
KR102118580B1 (en) Chemical vapor deposition (cvd) of ruthenium films and applications for same
US6579793B2 (en) Method of achieving high adhesion of CVD copper thin films on TaN Substrates
US20210125864A1 (en) Method of forming interconnect for semiconductor device
KR100609049B1 (en) Method for forming metal interconnection of semiconductor device
US20230323543A1 (en) Integrated cleaning and selective molybdenum deposition processes
JP3767429B2 (en) Method for continuously forming titanium film and titanium nitride film and cluster tool apparatus
WO2011013812A1 (en) Semiconductor device production apparatus and semiconductor device production method
TWI427704B (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JPH1187272A (en) Manufacture of semiconductor device
CN108475638B (en) Method for forming Cu film

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5518866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250