JPWO2011001779A1 - Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof - Google Patents

Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof Download PDF

Info

Publication number
JPWO2011001779A1
JPWO2011001779A1 JP2011520843A JP2011520843A JPWO2011001779A1 JP WO2011001779 A1 JPWO2011001779 A1 JP WO2011001779A1 JP 2011520843 A JP2011520843 A JP 2011520843A JP 2011520843 A JP2011520843 A JP 2011520843A JP WO2011001779 A1 JPWO2011001779 A1 JP WO2011001779A1
Authority
JP
Japan
Prior art keywords
frequency power
etching
manufacturing
silicon
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011520843A
Other languages
Japanese (ja)
Other versions
JP5749166B2 (en
Inventor
昌浩 笹倉
昌浩 笹倉
山本 孝
孝 山本
野沢 善幸
善幸 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Priority to JP2011520843A priority Critical patent/JP5749166B2/en
Publication of JPWO2011001779A1 publication Critical patent/JPWO2011001779A1/en
Application granted granted Critical
Publication of JP5749166B2 publication Critical patent/JP5749166B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00531Dry etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0112Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本発明の1つのシリコン構造体の製造方法は、第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1工程と、前述の第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2工程とを交互に繰り返し行うことによって、シリコン領域を含む被処理物におけるそのシリコン領域をエッチングする工程とを有している。その結果、地球温暖化への影響を軽減したシリコンの異方性ドライエッチングによる、高い垂直性とともに良好な側壁形状を有するシリコン構造体が得られる。One method of manufacturing a silicon structure according to the present invention includes a first step of converting a first iodine fluoride into an etching gas by applying a first high-frequency power, and the above-described first high-frequency power. By alternately repeating the second step of converting the second iodine fluoride into plasma using the second high-frequency power by applying a low second high-frequency power, the silicon region in the object to be processed including the silicon region And a step of etching. As a result, a silicon structure having a good sidewall shape with high perpendicularity can be obtained by anisotropic dry etching of silicon with reduced influence on global warming.

Description

本発明は、シリコン構造体の製造方法及びその製造装置並びにその製造プログラムに関するものである。   The present invention relates to a method of manufacturing a silicon structure, a manufacturing apparatus thereof, and a manufacturing program thereof.

シリコンを用いたMEMS(Micro Electro Mechanical Systems)デバイスが適用される技術分野は日進月歩で拡大しており、近年では、その技術がマイクロタービンやセンサーのみならず情報通信分野や医療分野へも適用されている。このMEMS技術を支える主要な要素技術の一つがシリコンの異方性ドライエッチングであり、この要素技術の発展がMEMS技術の発展を支えているといえる。   The technical field to which MEMS (Micro Electro Mechanical Systems) devices using silicon are applied is steadily expanding, and in recent years, the technology has been applied not only to micro turbines and sensors but also to information communication field and medical field. Yes. One of the main elemental technologies that support this MEMS technology is anisotropic dry etching of silicon, and it can be said that the development of this elemental technology supports the development of MEMS technology.

従来、幾つか存在するシリコンの異方性ドライエッチングプロセスの中で、本願出願人を含む複数の企業がこれまで提案してきた代表的なプロセスは、エッチング工程と保護膜形成工程とが繰り返し行われるプロセスである(例えば、特許文献1)。このプロセスのエッチング工程では、エッチングガスとして、主として六フッ化硫黄(SF)が用いられてきた。また、このプロセスの保護膜形成工程では、保護膜形成ガスとして、有機系の堆積膜を形成する、主としてフッ化炭素(特に、C)が用いられてきた。Conventionally, among several existing anisotropic dry etching processes for silicon, a typical process proposed by a plurality of companies including the applicant of the present application is an etching process and a protective film forming process that are repeatedly performed. Process (for example, Patent Document 1). In the etching process of this process, sulfur hexafluoride (SF 6 ) has been mainly used as an etching gas. Further, in the protective film forming step of this process, carbon fluoride (especially C 4 F 8 ) that forms an organic deposition film has been used as the protective film forming gas.

特開2002−239014号公報JP 2002-239014 A

近年、シリコンの異方性ドライエッチングの技術は飛躍的に進歩してきたが、その一方で、これまでそのプロセスを実施するために産業界で使用されてきた温室効果ガスの影響が懸念され始めている。例えば、上述の六フッ化硫黄(SF)やCに代表されるフッ化炭素は、いわゆる地球温暖化係数(GWP)が非常に高いため、このガスに代替するガスを見出し、市場に送り出すことは、地球環境を考える上でも急務であるといえる。しかしながら、六フッ化硫黄(SF)やフッ化炭素は、これまでシリコンの異方性ドライエッチング技術を支える基幹ガスとして用いられてきたため、市場の要求に耐えうる代替ガスを見出すことは容易ではない。In recent years, the technology of anisotropic dry etching of silicon has progressed dramatically, but on the other hand, the influence of greenhouse gases that have been used in the industry to carry out the process has begun to be concerned. . For example, fluorocarbons represented by the above-mentioned sulfur hexafluoride (SF 6 ) and C 4 F 8 have a very high so-called global warming potential (GWP). It is an urgent task to think about the global environment. However, since sulfur hexafluoride (SF 6 ) and fluorocarbon have been used as the main gas that supports anisotropic dry etching technology for silicon, it is not easy to find an alternative gas that can withstand market demands. Absent.

本発明は、六フッ化硫黄(SF)やフッ化炭素に代わる温暖化係数の低いガスを用いて高い垂直性と良好な側壁形状を達成する、シリコンの異方性ドライエッチング技術の発展に大いに貢献するものである。The present invention is directed to the development of anisotropic dry etching technology for silicon that achieves high verticality and good sidewall shape by using a gas with a low global warming potential instead of sulfur hexafluoride (SF 6 ) or fluorocarbon. It contributes greatly.

発明者らは、六フッ化硫黄(SF)及びフッ化炭素の代替ガスを選定するにあたり、六フッ化硫黄(SF)のプラズマ化によるシリコンのエッチング特性及びフッ化炭素のプラズマ化によるシリコン上に形成される保護膜の特性の調査分析を行った。加えて、発明者らは、特に各種デバイスの性能に直接影響する、シリコン構造体の異方性及び側壁の形状に着目し、数多くの代替ガスの候補について鋭意研究を行った。その結果、発明者らは、地球温暖化係数(GWP)が殆ど無視できるほどに小さいガスが、条件によってはそのガス単体であっても、上述のエッチング工程と保護膜形成工程とが繰り返し行われるプロセスに適用し得ることを見出した。We, sulfur hexafluoride (SF 6) and Upon selecting the alternative gas fluorocarbon, silicon by etching characteristics and fluorinated plasma of carbon of silicon by plasma of sulfur hexafluoride (SF 6) Investigation and analysis of the characteristics of the protective film formed on the top were conducted. In addition, the inventors have conducted extensive research on a number of alternative gas candidates, particularly focusing on the anisotropy of the silicon structure and the shape of the sidewalls, which directly affect the performance of various devices. As a result, the inventors repeatedly perform the etching process and the protective film forming process described above even when a gas having a global warming potential (GWP) that is almost negligible is a single gas depending on conditions. We found that it can be applied to the process.

具体的には、未だ詳しいメカニズムは判明していないが、上述のガスを採用した場合、プラズマ化させる際に印加する電力を特定の範囲に設定することによって、被処理物(例えば、シリコン基板)の表面上に何らかの堆積物が形成され易いことが確認された。そこで発明者らは、上述の印加電力の差による堆積物の態様の変化を積極的に利用することにより、六フッ化硫黄(SF)のみならず、地球温暖化係数(GWP)の高い保護膜形成のためのフッ化炭素ガスを使用することなく、シリコンの異方性エッチングが可能となることを見出した。本発明は上述の視点により創出された。Specifically, although the detailed mechanism has not yet been clarified, when the above-described gas is employed, the object to be processed (for example, a silicon substrate) is set by setting the power applied in the plasma to a specific range. It was confirmed that some deposits were likely to be formed on the surface. Accordingly, the inventors actively utilize the above-described change in the form of the deposit due to the difference in applied power, thereby protecting not only sulfur hexafluoride (SF 6 ) but also a high global warming potential (GWP). It has been found that anisotropic etching of silicon can be performed without using a fluorocarbon gas for film formation. The present invention was created from the above viewpoint.

本発明の1つのシリコン構造体の製造方法は、第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1工程と、前述の第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2工程とを交互に繰り返し行うことによって、シリコン領域を含む被処理物におけるそのシリコン領域をエッチングする工程を有している。   One method of manufacturing a silicon structure according to the present invention includes a first step of converting a first iodine fluoride into an etching gas by applying a first high-frequency power, and the above-described first high-frequency power. By alternately and repeatedly performing a second step of converting the second iodine fluoride into a plasma using a protective film forming gas by applying a low second high frequency power, the silicon region in the object to be processed including the silicon region An etching step.

このシリコン構造体の製造方法によれば、第1のフッ化ヨウ素が六フッ化硫黄(SF)に代わって用いられるだけでなく、従来保護膜形成ガスとして用いられてきたCに代表されるフッ化炭素ガスも使用されない。その結果、第1のフッ化ヨウ素がプラズマ化されるエッチング工程と第2のフッ化ヨウ素がプラズマ化される保護膜形成工程とが交互に繰り返し行われるプロセスにより、高い垂直性と良好な側壁形状を有するシリコン構造体が得られる。According to this silicon structure manufacturing method, not only the first iodine fluoride is used in place of sulfur hexafluoride (SF 6 ) but also C 4 F 8 that has been used as a protective film forming gas in the past. A representative fluorocarbon gas is also not used. As a result, the etching process in which the first iodine fluoride is turned into plasma and the protective film forming process in which the second iodine fluoride is turned into plasma are alternately repeated, thereby achieving high verticality and good sidewall shape. A silicon structure having

また、本発明のもう1つのシリコン構造体の製造方法は、誘電結合型プラズマエッチング装置を用いて誘導コイル(以下、単にコイルとも言う。)に第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1工程と、その誘導コイルに前述の第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2工程とを交互に繰り返し行うとともに、前述の第1工程の間、シリコン領域を含む被処理物が載置されるステージ電極に高周波電力を印加することによって、そのシリコン領域をエッチングする工程を有している。   In another silicon structure manufacturing method of the present invention, the first high-frequency power is applied to an induction coil (hereinafter also simply referred to as a coil) using a dielectric coupled plasma etching apparatus. A first step of converting iodine fluoride into a plasma using an etching gas, and applying a second high-frequency power lower than the first high-frequency power to the induction coil to thereby convert the second iodine fluoride into a protective film forming gas And alternately performing the second step of converting to plasma as described above, and applying high frequency power to the stage electrode on which the object to be processed including the silicon region is placed during the first step described above, An etching step.

このシリコン構造体の製造方法によれば、第1のフッ化ヨウ素が六フッ化硫黄(SF)に代わって用いられるだけでなく、従来保護膜形成ガスとして用いられてきたCに代表されるフッ化炭素ガスも使用されない。その結果、第1のフッ化ヨウ素が誘電結合型プラズマエッチング装置によってプラズマ化されるエッチング工程とその装置によって第2のフッ化ヨウ素がプラズマ化される保護膜形成工程とが交互に繰り返し行われるプロセスにより、高い垂直性と良好な側壁形状を有するシリコン構造体が得られる。According to this silicon structure manufacturing method, not only the first iodine fluoride is used in place of sulfur hexafluoride (SF 6 ) but also C 4 F 8 that has been used as a protective film forming gas in the past. A representative fluorocarbon gas is also not used. As a result, an etching process in which the first iodine fluoride is turned into plasma by a dielectric coupled plasma etching apparatus and a protective film forming process in which the second iodine fluoride is turned into plasma by the apparatus are repeatedly performed alternately. As a result, a silicon structure having high verticality and good sidewall shape can be obtained.

また、本発明の1つのシリコン構造体の製造プログラムは、第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1ステップと、前述の第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2ステップとを交互に繰り返し行うことによって、シリコン領域を含む被処理物におけるそのシリコン領域をエッチングするステップを有している。   Also, the manufacturing program of one silicon structure of the present invention includes a first step of converting the first iodine fluoride into plasma by applying the first high-frequency power, and the first high-frequency power described above. By alternately performing a second step of converting the second iodine fluoride into a plasma as a protective film forming gas by applying a lower second high frequency power, the silicon in the workpiece including the silicon region is obtained. Etching the region.

このシリコン構造体の製造プログラムによれば、第1のフッ化ヨウ素が六フッ化硫黄(SF)に代わって用いられるだけでなく、従来保護膜形成ガスとして用いられてきたCに代表されるフッ化炭素ガスも使用されない。その結果、第1のフッ化ヨウ素がプラズマ化されるエッチングステップと第2のフッ化ヨウ素がプラズマ化される保護膜形成ステップとが交互に繰り返し行われることにより、高い垂直性と良好な側壁形状を有するシリコン構造体が得られる。According to this silicon structure manufacturing program, not only the first iodine fluoride is used in place of sulfur hexafluoride (SF 6 ) but also C 4 F 8 that has been used as a protective film forming gas. A representative fluorocarbon gas is also not used. As a result, the etching step in which the first iodine fluoride is turned into plasma and the protective film forming step in which the second iodine fluoride is turned into plasma are alternately repeated, thereby achieving high verticality and good sidewall shape. A silicon structure having

また、本発明のもう1つのシリコン構造体の製造プログラムは、誘電結合型プラズマエッチング装置を用いて誘導コイルに第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1ステップと、その誘導コイルに前述の第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2ステップとを交互に繰り返し行うとともに、前述の第1ステップの間、シリコン領域を含む被処理物が載置されるステージ電極に高周波電力を印加することによって、そのシリコン領域をエッチングするステップを有している。   In addition, another silicon structure manufacturing program of the present invention uses a dielectric coupled plasma etching apparatus to apply a first high-frequency power to an induction coil, thereby converting the first iodine fluoride into an etching gas into a plasma. And a second step of applying a second high-frequency power lower than the first high-frequency power to the induction coil to convert the second iodine fluoride into a plasma as a protective film forming gas. During the first step, the silicon region is etched by applying high-frequency power to the stage electrode on which the workpiece including the silicon region is placed.

このシリコン構造体の製造プログラムによれば、第1のフッ化ヨウ素が六フッ化硫黄(SF)に代わって用いられるだけでなく、従来保護膜形成ガスとして用いられてきたCに代表されるフッ化炭素ガスも使用されない。その結果、第1のフッ化ヨウ素が誘電結合型プラズマエッチング装置によってプラズマ化されるエッチングステップとその装置によって第2のフッ化ヨウ素がプラズマ化される保護膜形成ステップとが交互に繰り返し行われることにより、高い垂直性と良好な側壁形状を有するシリコン構造体が得られる。According to this silicon structure manufacturing program, not only the first iodine fluoride is used in place of sulfur hexafluoride (SF 6 ) but also C 4 F 8 that has been used as a protective film forming gas. A representative fluorocarbon gas is also not used. As a result, an etching step in which the first iodine fluoride is turned into plasma by the dielectric coupling type plasma etching apparatus and a protective film forming step in which the second iodine fluoride is turned into plasma by the apparatus are alternately repeated. As a result, a silicon structure having high verticality and good sidewall shape can be obtained.

また、本発明の1つのシリコン構造体の製造装置は、上述のいずれかのシリコン構造体の製造プログラム又はそのいずれかのシリコン構造体の製造プログラムを記録した記録媒体によって制御される制御部を備えている。   In addition, a silicon structure manufacturing apparatus according to the present invention includes a control unit that is controlled by any one of the silicon structure manufacturing programs described above or a recording medium that records any one of the silicon structure manufacturing programs. ing.

本発明の製造方法、製造装置、又は製造プログラムによれば、第1のフッ化ヨウ素がプラズマ化されるエッチング工程と第2のフッ化ヨウ素がプラズマ化される保護膜形成工程とが交互に繰り返し行われることにより、高い垂直性と良好な側壁形状を有するシリコン構造体が得られる。また、フッ化ヨウ素は、地球温暖化係数(GWP)が高い六フッ化硫黄(SF)やフッ化炭素ガス(代表的には、C)と比較して殆ど無視できるほどに小さいガス(実質的に、GWPが0(ゼロ))であることから、地球温暖化抑制にも大きく貢献し得る。According to the manufacturing method, the manufacturing apparatus, or the manufacturing program of the present invention, the etching process in which the first iodine fluoride is turned into plasma and the protective film forming process in which the second iodine fluoride is turned into plasma are alternately repeated. By doing so, a silicon structure having high verticality and good sidewall shape can be obtained. In addition, iodine fluoride is almost negligible compared to sulfur hexafluoride (SF 6 ) and fluorocarbon gas (typically C 4 F 8 ), which have a high global warming potential (GWP). Since it is gas (substantially GWP is 0 (zero)), it can greatly contribute to the suppression of global warming.

本発明の1つの実施形態におけるシリコン構造体の製造装置の構成を示す断面図である。It is sectional drawing which shows the structure of the manufacturing apparatus of the silicon structure in one embodiment of this invention. 本発明の1つの実施形態における最終的なシリコン構造体の一部を示す模式図である。It is a schematic diagram which shows a part of final silicon structure in one embodiment of this invention. 本発明の1つの実施形態における保護膜形成工程における五フッ化ヨウ素(IF)ガスの流量及びエッチング工程における五フッ化ヨウ素(IF)ガスの流量の時間変化を示す図である。Is a graph showing a temporal change in the flow rate of iodine pentafluoride (IF 5) Gas in iodine pentafluoride (IF 5) gas flow rate and the etching step in the protective film formation step in one embodiment of the present invention. 本発明の1つの実施形態における保護膜形成工程における誘導コイル印加電力及びエッチング工程における誘導コイル印加電力の時間変化を示す図である。It is a figure which shows the time change of the induction coil application electric power in the protective film formation process in one Embodiment of this invention, and the induction coil application electric power in an etching process. 本発明の1つの実施形態における保護膜形成工程におけるステージ電極への印加電力及びエッチング工程におけるステージ電極への印加電力の時間変化を示す図である。It is a figure which shows the time change of the applied electric power to the stage electrode in the protective film formation process in one Embodiment of this invention, and the applied electric power to the stage electrode in an etching process. 本発明の1つの実施形態における保護膜形成工程におけるチャンバー内圧力及びエッチング工程におけるチャンバー内圧力の時間変化を示す図である。It is a figure which shows the time change of the chamber internal pressure in the protective film formation process in one Embodiment of this invention, and the chamber internal pressure in an etching process. 本発明の1つの実施形態におけるシリコン構造体の製造フローチャートである。It is a manufacture flowchart of a silicon structure in one embodiment of the present invention.

10 シリコン構造体
12 エッチングマスク
14 側壁
20 チャンバー
21 ステージ
22a,22b ガスボンベ
23a,23b ガス流量調整器
24 誘導コイル
25 第1高周波電源
26 第2高周波電源
27 真空ポンプ
28 排気流量調整器
29 制御部
60 コンピュータ
100 シリコン構造体の製造装置
DESCRIPTION OF SYMBOLS 10 Silicon structure 12 Etching mask 14 Side wall 20 Chamber 21 Stage 22a, 22b Gas cylinder 23a, 23b Gas flow regulator 24 Inductive coil 25 1st high frequency power supply 26 2nd high frequency power supply 27 Vacuum pump 28 Exhaust flow volume regulator 29 Control part 60 Computer 100 Silicon structure manufacturing equipment

つぎに、本発明の実施形態を、添付する図面に基づいて詳細に述べる。尚、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしもスケール通りに示されていない。また、各図面を見やすくするために、一部の符号が省略され得る。また、特に言及がない限り、以下の各種ガスの流量は、標準状態の流量を示す。   Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this description, common parts are denoted by common reference symbols throughout the drawings unless otherwise specified. In the drawings, the elements of the present embodiment are not necessarily shown to scale. Moreover, in order to make each drawing easy to see, some reference numerals may be omitted. Unless otherwise specified, the flow rates of the following various gases indicate the flow rates in the standard state.

図1は、本実施形態のシリコン構造体の製造装置100(以下、単に製造装置100ともいう)の装置構成の一例を示す断面図である。また、図2は、本実施形態の最終的なシリコン構造体の一部を示す模式図である。なお、本実施形態において、被処理物であるシリコン基板Wは単結晶シリコン基板であるが、これに限定されない。例えば、多結晶シリコン基板やアモルファスシリコン基板であっても本実施形態は適用され得る。同様に、多結晶シリコン層やアモルファスシリコン層を一部に有する被処理物(例えば、基板)に対しても本実施形態は適用され得る。   FIG. 1 is a cross-sectional view showing an example of a device configuration of a silicon structure manufacturing apparatus 100 (hereinafter also simply referred to as a manufacturing apparatus 100) according to the present embodiment. FIG. 2 is a schematic view showing a part of the final silicon structure of the present embodiment. In the present embodiment, the silicon substrate W that is an object to be processed is a single crystal silicon substrate, but is not limited to this. For example, the present embodiment can be applied even to a polycrystalline silicon substrate or an amorphous silicon substrate. Similarly, the present embodiment can be applied to an object to be processed (for example, a substrate) having a polycrystalline silicon layer or an amorphous silicon layer in part.

まず、図1に示すシリコン構造体の製造装置100の構成について説明する。エッチング対象となるシリコン基板W(以下、単に基板Wともいう。)は、チャンバー20の下部側に設けられたステージ21に載置される。チャンバー20には、エッチングガスである第1のフッ化ヨウ素ガス、及び保護膜形成ガスである第2のフッ化ヨウ素ガスから選ばれる少なくとも一種類のガスが、各ボンベ22a,22bからそれぞれガス流量調整器23a,23bを通して供給される。これらのガスは、第1高周波電源25により高周波電力を印加された誘導コイル24によりプラズマ化される。その後、第2高周波電源26を用いてステージ21に高周波電力が印加されることにより、これらの生成されたプラズマはシリコン基板Wに引き込まれる。ここで、本実施形態では、ステージ21に対してパルス状、換言すれば、印加のオン状態とオフ状態が所定間隔で繰り返し現れる状況で電力が印加される。また、このチャンバー20内を減圧し、かつプロセス後に生成されるガスを排気するため、チャンバー20には真空ポンプ27が排気流量調整器28を介して接続されている。なお、このチャンバー20からの排気流量は排気流量調整器28により変更される。上述のガス流量調整器23a,23b、第1高周波電源25、パルス状の印加が可能な第2高周波電源26、及び排気流量調整器28は、制御部29により制御される。また、チャンバー20内の圧力を計測する公知の圧力計は図示されていない。   First, the configuration of the silicon structure manufacturing apparatus 100 shown in FIG. 1 will be described. A silicon substrate W to be etched (hereinafter also simply referred to as a substrate W) is placed on a stage 21 provided on the lower side of the chamber 20. In the chamber 20, at least one gas selected from a first iodine fluoride gas that is an etching gas and a second iodine fluoride gas that is a protective film forming gas is supplied from each cylinder 22a and 22b, respectively. It is supplied through the regulators 23a and 23b. These gases are turned into plasma by the induction coil 24 to which high frequency power is applied by the first high frequency power source 25. Thereafter, high-frequency power is applied to the stage 21 using the second high-frequency power source 26, so that the generated plasma is drawn into the silicon substrate W. Here, in the present embodiment, the power is applied to the stage 21 in a pulse form, in other words, in a state where the ON state and the OFF state of the application repeatedly appear at predetermined intervals. Further, a vacuum pump 27 is connected to the chamber 20 via an exhaust flow rate regulator 28 in order to decompress the inside of the chamber 20 and exhaust a gas generated after the process. Note that the exhaust flow rate from the chamber 20 is changed by an exhaust flow rate regulator 28. The above-described gas flow rate regulators 23a and 23b, the first high frequency power source 25, the second high frequency power source 26 capable of applying pulses, and the exhaust flow rate regulator 28 are controlled by a control unit 29. A known pressure gauge for measuring the pressure in the chamber 20 is not shown.

次に、本実施形態のシリコン構造体10の製造工程について説明する。なお、本実施形態の最終的なシリコン構造体10は、幅が約50μmであって深さが約25μmのトレンチ構造を備えている。   Next, the manufacturing process of the silicon structure 10 of this embodiment will be described. Note that the final silicon structure 10 of this embodiment has a trench structure having a width of about 50 μm and a depth of about 25 μm.

図3Aは、本実施形態の保護膜形成工程における五フッ化ヨウ素(IF)ガスの流量及びエッチング工程における五フッ化ヨウ素(IF)ガスの流量の時間変化を示す図である。また、図3Bは、本実施形態の保護膜形成工程における誘導コイル印加電力及びエッチング工程における誘導コイル印加電力の時間変化を示す図である。また、図3Cは、本実施形態の保護膜形成工程におけるステージ電極への印加電力(基板印加電力とも言う)及びエッチング工程におけるステージ電極への印加電力の時間変化を示す図である。加えて、図3Dは、本実施形態の保護膜形成工程におけるチャンバー内圧力及びエッチング工程におけるチャンバー内圧力の時間変化を示す図である。なお、各図中における保護膜形成工程とエッチング工程とを判別し易くするために、保護膜形成工程期間を表す「D」と、エッチング工程期間を表す「E」が示されている。また、図3A乃至図3Dは、言うまでもなく、繰り返される保護膜形成工程又はエッチング工程の一部の時間帯のみを示している。Figure 3A is a diagram showing a time change of the flow rate of the embodiment of iodine pentafluoride in the protective film forming step pentafluoride in (IF 5) gas flow rate and the etching step (IF 5) gas. Moreover, FIG. 3B is a figure which shows the time change of the induction coil application electric power in the protective film formation process of this embodiment, and the induction coil application electric power in an etching process. FIG. 3C is a diagram showing temporal changes in power applied to the stage electrode (also referred to as substrate applied power) in the protective film forming step of the present embodiment and power applied to the stage electrode in the etching step. In addition, FIG. 3D is a diagram illustrating a change over time in the chamber internal pressure in the protective film forming step and the chamber internal pressure in the etching step of the present embodiment. In order to make it easy to distinguish between the protective film forming step and the etching step in each figure, “D” representing the protective film forming step period and “E” representing the etching step period are shown. 3A to 3D show only a part of the time zone of the repeated protective film forming process or etching process.

ここで、本実施形態のシリコンの異方性ドライエッチングは、保護膜形成ガスである第2のフッ化ヨウ素ガスが導入される保護膜形成工程とエッチングガスである第1のフッ化ヨウ素ガスが導入されるエッチング工程とを順次繰り返す方法を採用する。本実施形態の第1のフッ化ヨウ素ガスである保護膜形成ガスと第2のフッ化ヨウ素ガスであるエッチングガスは、ともに五フッ化ヨウ素(IF)である。なお、本実施形態では、公知のフォトリソグラフィー技術を用いてエッチングマスク12としてのレジスト膜のパターニングがなされたシリコン基板Wが用いられる。Here, the anisotropic dry etching of silicon according to the present embodiment includes a protective film forming step in which a second iodine fluoride gas that is a protective film forming gas is introduced, and a first iodine fluoride gas that is an etching gas. A method of sequentially repeating the introduced etching process is adopted. The protective film forming gas that is the first iodine fluoride gas and the etching gas that is the second iodine fluoride gas in this embodiment are both iodine pentafluoride (IF 5 ). In the present embodiment, a silicon substrate W on which a resist film is patterned as the etching mask 12 using a known photolithography technique is used.

本実施形態のシリコン構造体10の製造工程では、最初に、保護膜形成工程において、一単位処理時間である2秒間に、保護膜形成ガスが200sccm(200mL/min.ともいう。以下の各流量において同じ。)で供給され、チャンバー20内の圧力は8Paに制御される。誘導コイル24には、13.56MHzの高周波電力が600W(第2の高周波電力)印加されるが、ステージ21には電力が印加されない。一方、つづくエッチング工程では、一単位処理時間である9秒間に、エッチングガスが200sccmで供給され、チャンバー20内の圧力は15Paに制御される。誘導コイル24には13.56MHzの高周波電力が2600W(第1の高周波電力)印加されるとともに、ステージ21には13.56MHzの高周波電力が80W(便宜上、第3の高周波電力としても良い。)印加される。図3A乃至図3Dに示すように、上述の保護膜形成工程及びエッチング工程が、所定の時間(本実施形態では約10分間)、継続して繰り返されることにより、図2に示すシリコン構造体10が形成される。   In the manufacturing process of the silicon structure 10 of this embodiment, first, in the protective film forming process, the protective film forming gas is 200 sccm (also referred to as 200 mL / min.) For 2 seconds which is one unit processing time. The pressure in the chamber 20 is controlled to 8 Pa. Although high frequency power of 13.56 MHz is applied to the induction coil 24 by 600 W (second high frequency power), no power is applied to the stage 21. On the other hand, in the subsequent etching process, the etching gas is supplied at 200 sccm for 9 seconds, which is a unit processing time, and the pressure in the chamber 20 is controlled to 15 Pa. A high frequency power of 13.56 MHz (first high frequency power) is applied to the induction coil 24, and a high frequency power of 13.56 MHz is 80 W to the stage 21 (a third high frequency power may be used for convenience). Applied. As shown in FIGS. 3A to 3D, the above-described protective film forming step and etching step are continuously repeated for a predetermined time (about 10 minutes in the present embodiment), whereby the silicon structure 10 shown in FIG. Is formed.

なお、本実施形態の異方性ドライエッチング条件によるエッチング速度は、約2.5μm/min.(マイクロメートル/分)である。   Note that the etching rate under the anisotropic dry etching condition of this embodiment is about 2.5 μm / min. (Micrometers / minute).

上述のとおり、本実施形態では、保護膜形成工程及びエッチング工程において、地球温暖化係数(GWP)が殆ど無視できるほどに小さい五フッ化ヨウ素(IF)が用いられている。従って、上述のとおり、図2に示すトレンチ構造を有するシリコン構造体10の形成のために排出される温室効果ガスの総量は顕著に抑制される。As described above, in this embodiment, iodine pentafluoride (IF 5 ) that is so small that the global warming potential (GWP) is almost negligible is used in the protective film forming step and the etching step. Therefore, as described above, the total amount of greenhouse gases discharged for forming the silicon structure 10 having the trench structure shown in FIG. 2 is significantly suppressed.

未だ詳しいメカニズムは判明していないが、上述の五フッ化ヨウ素(IF)を採用した場合、誘導コイル24への印加電力を特定の範囲に設定することによって、被処理物(例えば、シリコン基板W)の表面上に何らかの堆積物が形成されることが発明者らの調査によって確認された。すなわち、上述の印加電力の差による堆積物の態様の変化を積極的に利用することにより、上述のように、五フッ化ヨウ素(IF)ガスのみを用いた場合であっても、保護膜形成工程とエッチング工程の両方を創り出すことが可能となる。具体的には、エッチング工程における誘導コイル24への印加電力よりも、保護膜形成工程における誘導コイル24への印加電力が低く設定される。Although the detailed mechanism has not yet been clarified, when the above-described iodine pentafluoride (IF 5 ) is adopted, the power to be applied to the induction coil 24 is set to a specific range, thereby to-be-processed object (for example, silicon substrate) The inventors' investigation confirmed that some deposits were formed on the surface of W). That is, by actively utilizing the above-described change in the form of the deposit due to the difference in applied power, as described above, even when only iodine pentafluoride (IF 5 ) gas is used, the protective film It is possible to create both a formation process and an etching process. Specifically, the applied power to the induction coil 24 in the protective film forming process is set lower than the applied power to the induction coil 24 in the etching process.

ここで、五フッ化ヨウ素(IF)ガスをエッチング工程でプラズマ化する場合、好ましいコイル印加電力は、1000W以上5000W以下である。このコイル印加電力が、1000W未満になれば、上述の堆積物によってエッチングが阻害されることにより、エッチングされたトレンチ等の構造の底面に残渣が生じる可能性が高くなる。一方、このコイル印加電力が、5000Wを超えると、エッチング装置に要する費用を含めてシリコン構造体の製造コストが上昇するためである。また、五フッ化ヨウ素(IF)ガスを保護膜形成工程においてプラズマ化する場合、好ましいコイル印加電力は、300W以上1000W未満である。このコイル印加電力が300W未満になれば、五フッ化ヨウ素(IF)ガスのプラズマ化が達成されない可能性が高まる。一方、このコイル印加電力が1000W以上になると、堆積物の生成よりもシリコンのエッチングに寄与してしまうためである。なお、発明者らによる分析の結果、現段階では、上述の何らかの堆積物は、I(ヨウ素)を含んだ何らかの物質であろうと考えられる。Here, when the iodine pentafluoride (IF 5 ) gas is turned into a plasma in the etching step, a preferable coil applied power is 1000 W or more and 5000 W or less. If the coil applied power is less than 1000 W, the etching is hindered by the above-described deposits, so that there is a high possibility that a residue will form on the bottom surface of the etched structure such as a trench. On the other hand, when the coil applied power exceeds 5000 W, the manufacturing cost of the silicon structure increases including the cost required for the etching apparatus. Further, iodine pentafluoride case of plasma in the protective film forming step (IF 5) Gas, preferably coil applied power is less than 300 W 1000W. If this coil applied power is less than 300 W, there is an increased possibility that plasma conversion of iodine pentafluoride (IF 5 ) gas will not be achieved. On the other hand, when the coil applied power is 1000 W or more, it contributes to the etching of silicon rather than the formation of deposits. As a result of the analysis by the inventors, it is considered that at this stage, any of the above-mentioned deposits may be any substance containing I (iodine).

ところで、上述の製造装置100に備えられている制御部29は、コンピュータ60に接続されている。コンピュータ60は、上述の異方性ドライエッチングプロセスを実行するためのシリコン構造体10の製造プログラムにより、上述のプロセスを監視し、又は統合的に制御する。以下に、具体的な製造フローチャートを示しながら、シリコン構造体10の製造プログラムを説明する。尚、本実施形態では、上述の製造プログラムがコンピュータ60内のハードディスクドライブ、又はコンピュータ60に設けられた光ディスクドライブ等に挿入される光ディスク等の公知の記録媒体に保存されているが、この製造プログラムの保存先はこれに限定されない。また、この製造プログラムは、ローカルエリアネットワークやインターネット回線等の公知の技術を介して上述の各プロセスを監視し、又は制御することもできる。   Incidentally, the control unit 29 provided in the above-described manufacturing apparatus 100 is connected to the computer 60. The computer 60 monitors or comprehensively controls the above process by a manufacturing program of the silicon structure 10 for executing the above anisotropic dry etching process. Hereinafter, a manufacturing program for the silicon structure 10 will be described with reference to a specific manufacturing flowchart. In this embodiment, the above-described manufacturing program is stored in a known recording medium such as an optical disk inserted into a hard disk drive in the computer 60 or an optical disk drive provided in the computer 60. The storage destination of is not limited to this. The manufacturing program can also monitor or control each of the processes described above via a known technique such as a local area network or an Internet line.

図4は、本実施形態のシリコン構造体10の製造フローチャートである。   FIG. 4 is a manufacturing flowchart of the silicon structure 10 of the present embodiment.

図4に示すとおり、本実施形態のシリコン構造体10の製造プログラムが実行されると、まず、ステップS101において、シリコン基板Wがチャンバー20内に搬送された後、チャンバー20内のガスが排気される。その後、ステップS102〜ステップS104において、チャンバー20内でシリコン基板Wが既述の条件により異方性ドライエッチングが行われる。   As shown in FIG. 4, when the manufacturing program for the silicon structure 10 of this embodiment is executed, first, in step S101, after the silicon substrate W is transferred into the chamber 20, the gas in the chamber 20 is exhausted. The Thereafter, in steps S102 to S104, anisotropic dry etching is performed on the silicon substrate W in the chamber 20 under the above-described conditions.

具体的には、まず、ステップS102において、本実施形態の保護膜形成工程を行うステップが実行される。次に、本実施形態のエッチング工程を行うステップが実行される(ステップS103)。   Specifically, first, in step S102, a step of performing the protective film forming process of the present embodiment is executed. Next, a step of performing the etching process of the present embodiment is executed (step S103).

その後、本実施形態のプログラムは、ステップS104に示すように、上述の保護膜形成工程を行うステップ(ステップS102)とエッチング工程を行うステップ(ステップS103)の各工程を当初設定されていた回数が繰り返して実行されたか否かを判断する。その結果、当初設定されていた回数が繰り返して実行された場合は、本実施形態のプログラムは異方性ドライエッチングを停止する(ステップS105)。他方、当初設定されていた回数が繰り返して実行されていない場合は、保護膜形成工程及びエッチング工程を再度行うステップが実行される(ステップS102,ステップS103)。   Thereafter, as shown in step S104, the program according to the present embodiment has the number of times that the respective steps of the step of performing the protective film forming step (step S102) and the step of performing the etching step (step S103) were initially set. It is determined whether or not it has been repeatedly executed. As a result, when the initially set number of times is repeatedly executed, the program of the present embodiment stops the anisotropic dry etching (step S105). On the other hand, when the initially set number of times is not repeatedly executed, a step of performing the protective film forming step and the etching step again is executed (steps S102 and S103).

異方性ドライエッチングが停止した後、本実施形態のプログラムは、ステップS105に示すように、シリコン基板Wが取り出される状態にし(ステップS106)、その後、本実施形態のプログラムが終了する。なお、このとき、チャンバー20が大気圧に回復した後にチャンバー内から直接基板Wが取り出されても良いが、チャンバー20に接続し得るローダー/アンローダー(図示されていない)装置を介して基板Wが取り出されてもよい。   After the anisotropic dry etching is stopped, the program of the present embodiment is brought into a state where the silicon substrate W is taken out as shown in Step S105 (Step S106), and then the program of the present embodiment is terminated. At this time, the substrate W may be directly taken out from the chamber after the chamber 20 is restored to the atmospheric pressure, but the substrate W is connected via a loader / unloader (not shown) device that can be connected to the chamber 20. May be removed.

本実施形態のシリコン構造体10の製造プログラムは、上述のとおり、エッチング工程及び保護膜形成工程における各条件等を統合的に制御する。本実施形態の製造プログラムが実行される結果、高い垂直性とともに良好な側壁形状を有するシリコン構造体が形成される。   As described above, the manufacturing program for the silicon structure 10 according to the present embodiment integrally controls each condition in the etching process and the protective film forming process. As a result of executing the manufacturing program according to the present embodiment, a silicon structure having a high sidewall and a good sidewall shape is formed.

ところで、上述の実施形態では、エッチングガス(第1のフッ化ヨウ素ガス)及び保護膜形成ガス(第2のフッ化ヨウ素ガス)のいずれも五フッ化ヨウ素(IF)が用いられているが、これに限定されない。五フッ化ヨウ素(IF)の代わりに三フッ化ヨウ素(IF)や七フッ化ヨウ素(IF)も上述の実施形態に適用され得る。また、エッチングガスと保護膜形成ガスとが同一のガスである必要はない。例えば、エッチングガスが五フッ化ヨウ素(IF)であって、保護膜形成ガスが三フッ化ヨウ素(IF)であっても、上述の実施形態の少なくとも一部の効果が奏される。加えて、複数種のフッ化ヨウ素ガスが混合されたエッチングガスや、複数種のフッ化ヨウ素ガスが混合された保護膜形成ガスも採用され得る。但し、プロセスの管理ないし排気ガスの管理の容易性の観点から言えば、エッチングガスと保護膜形成ガスとが同じであることが好ましい。In the above-described embodiment, iodine pentafluoride (IF 5 ) is used for both the etching gas (first iodine fluoride gas) and the protective film forming gas (second iodine fluoride gas). However, the present invention is not limited to this. Instead of iodine pentafluoride (IF 5 ), iodine trifluoride (IF 3 ) and iodine heptafluoride (IF 7 ) can also be applied to the above-described embodiments. Further, the etching gas and the protective film forming gas need not be the same gas. For example, even if the etching gas is iodine pentafluoride (IF 5 ) and the protective film forming gas is iodine trifluoride (IF 3 ), at least some of the effects of the above-described embodiment are achieved. In addition, an etching gas in which a plurality of types of iodine fluoride gas is mixed and a protective film forming gas in which a plurality of types of iodine fluoride gas are mixed can also be employed. However, from the viewpoint of ease of process management or exhaust gas management, the etching gas and the protective film forming gas are preferably the same.

また、上述の実施形態では、エッチングされる対象がトレンチであったが、これに限定されない。その対象がホールであっても、本発明と実質的に同様の効果が奏される。さらに、上述の実施形態では、開口幅が1種類(50μm)であったが、これに限定されない。仮に、開口幅が2種類以上であっても本発明を適用することができる。   In the above-described embodiment, the object to be etched is a trench, but is not limited to this. Even if the object is a hole, substantially the same effect as the present invention can be obtained. Furthermore, in the above-described embodiment, the opening width is one type (50 μm), but the present invention is not limited to this. Even if there are two or more opening widths, the present invention can be applied.

また、上述の実施形態では、まず保護膜形成工程が行われ、その後にエッチング工程が行われたが、この順序に限定されない。例えば、最初にエッチング工程が行われ、その後に保護膜形成工程が行われても上述の実施形態とほぼ同様の効果が奏される。但し、保護膜形成工程を最初に行うことにより、エッチングガスのプラズマに曝露される前にエッチングマスク上に保護膜が堆積することになるため、マスク選択比の向上に寄与しうる。また、本実施形態の異方性エッチングを停止する直前の工程がエッチング工程に限定されることもない。保護膜形成工程が異方性エッチングを停止する直前に実行されても本実施形態の効果と同様の効果が奏される。すなわち、図4で示すフローチャートに基づけば、ステップS102とステップS103とが繰り返された上で、最終工程としてステップS102が実行された後に、異方性エッチングが停止(ステップS105)するプログラムも本実施形態の1つの変形例として適用され得る。   In the above-described embodiment, the protective film forming step is first performed, and then the etching step is performed. However, the order is not limited. For example, even if an etching process is performed first and then a protective film formation process is performed, the same effects as those of the above-described embodiment are obtained. However, by performing the protective film formation step first, the protective film is deposited on the etching mask before being exposed to the plasma of the etching gas, which can contribute to improvement of the mask selectivity. Further, the process immediately before stopping the anisotropic etching of the present embodiment is not limited to the etching process. Even if the protective film forming step is executed immediately before the anisotropic etching is stopped, the same effect as that of the present embodiment can be obtained. That is, based on the flowchart shown in FIG. 4, the program in which anisotropic etching is stopped (step S105) after step S102 is executed as a final process after steps S102 and S103 are repeated is also implemented. It can be applied as one variant of form.

また、上述の実施形態では、エッチング工程においてのみ、ステージ電極へ高周波電力が印加されているが、これに限定されない。例えば、エッチング工程に加えて、保護膜形成工程においてもステージ電極に対して高周波電力が印加され得る。保護膜形成工程において高周波電力が印加されることにより、エッチングされた領域の底面の保護膜の形成を抑制する場合があるため、むしろエッチング速度の向上に寄与し得る。   In the above-described embodiment, high-frequency power is applied to the stage electrode only in the etching process, but the present invention is not limited to this. For example, in addition to the etching process, high-frequency power can be applied to the stage electrode also in the protective film forming process. Since high-frequency power is applied in the protective film forming step, formation of the protective film on the bottom surface of the etched region may be suppressed, which may rather contribute to an improvement in the etching rate.

さらに、プラズマ生成手段として上述の実施形態ではICP(Inductively Coupled Plasma)を用いたが、本発明はこれに限定されない。他の高密度プラズマ、例えば、CCP(Capacitive−Coupled Plasma)やECR(Electron−Cyclotron Resonance Plasma)を用いても上述の実施形態の効果と同様の効果が奏され得る。以上、述べたとおり、本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。   Furthermore, although ICP (Inductively Coupled Plasma) is used as the plasma generation means in the above-described embodiment, the present invention is not limited to this. The same effect as that of the above-described embodiment can be obtained even when other high-density plasma, for example, CCP (Capacitive-Coupled Plasma) or ECR (Electron-Cyclotron Resonance Plasma) is used. As described above, modifications that exist within the scope of the present invention are also included in the claims.

Claims (11)

第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1工程と、前記第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2工程とを交互に繰り返し行うことによって、シリコン領域を含む被処理物の前記シリコン領域をエッチングする工程を有する
シリコン構造体の製造方法。
A first step of converting the first high-frequency power into plasma using the first iodine fluoride as an etching gas; and a second step of applying a second high-frequency power lower than the first high-frequency power. A method of manufacturing a silicon structure, comprising: a step of etching the silicon region of an object to be processed including a silicon region by alternately and repeatedly performing a second step of converting it into plasma using iodine fluoride as a protective film forming gas.
誘電結合型プラズマエッチング装置を用いて誘導コイルに第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1工程と、前記誘導コイルに前記第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2工程とを交互に繰り返し行うとともに、前記第1工程の間、シリコン領域を含む被処理物が載置されるステージ電極に高周波電力を印加することによって、前記シリコン領域をエッチングする工程を有する
シリコン構造体の製造方法。
Applying a first high-frequency power to the induction coil using a inductively coupled plasma etching apparatus to form a plasma using a first iodine fluoride as an etching gas; and applying the first high-frequency power to the induction coil And applying a second high-frequency power lower than the second step of converting the second iodine fluoride into plasma using the protective film-forming gas alternately and including a silicon region during the first step. A method for manufacturing a silicon structure, comprising: a step of etching the silicon region by applying high-frequency power to a stage electrode on which a workpiece is placed.
前記第1のフッ化ヨウ素及び前記第2のフッ化ヨウ素が、五フッ化ヨウ素(IF)である
請求項1又は請求項2に記載のシリコン構造体の製造方法。
The method for manufacturing a silicon structure according to claim 1, wherein the first iodine fluoride and the second iodine fluoride are iodine pentafluoride (IF 5 ).
前記第1の高周波電力は、1000W以上5000W以下であり、前記第2の高周波電力は、300W以上1000W未満である
請求項1又は請求項2に記載のシリコン構造体の製造方法。
3. The method for manufacturing a silicon structure according to claim 1, wherein the first high-frequency power is 1000 W or more and 5000 W or less, and the second high-frequency power is 300 W or more and less than 1000 W. 4.
第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1ステップと、前記第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2ステップとを交互に繰り返し行うことによって、シリコン領域を含む被処理物の前記シリコン領域をエッチングするステップを有する
シリコン構造体の製造プログラム。
A first step of converting the first high-frequency power into plasma using the first iodine fluoride as an etching gas; and a second step of applying a second high-frequency power lower than the first high-frequency power. A silicon structure manufacturing program comprising: a step of etching the silicon region of an object to be processed including a silicon region by alternately and repeatedly performing a second step of converting to plasma using iodine fluoride as a protective film forming gas.
誘電結合型プラズマエッチング装置を用いて誘導コイルに第1の高周波電力を印加することにより第1のフッ化ヨウ素をエッチングガスとしてプラズマ化する第1ステップと、前記誘導コイルに前記第1の高周波電力よりも低い第2の高周波電力を印加することにより第2のフッ化ヨウ素を保護膜形成ガスとしてプラズマ化する第2ステップとを交互に繰り返し行うとともに、前記第1ステップの間、シリコン領域を含む被処理物が載置されるステージ電極に高周波電力を印加することによって、前記シリコン領域をエッチングするステップを有する
シリコン構造体の製造プログラム。
Applying a first high-frequency power to the induction coil using a inductively coupled plasma etching apparatus to form a plasma using a first iodine fluoride as an etching gas; and applying the first high-frequency power to the induction coil And applying a second high-frequency power lower than the second step of converting the second iodine fluoride into plasma using the protective film forming gas, and alternately including a silicon region during the first step. A program for manufacturing a silicon structure, comprising: a step of etching the silicon region by applying high-frequency power to a stage electrode on which an object to be processed is placed.
前記第1のフッ化ヨウ素及び前記第2のフッ化ヨウ素が、五フッ化ヨウ素(IF)である
請求項5又は請求項6に記載のシリコン構造体の製造プログラム。
The manufacturing program for a silicon structure according to claim 5 or 6, wherein the first iodine fluoride and the second iodine fluoride are iodine pentafluoride (IF 5 ).
前記第1の高周波電力は、1000W以上5000W以下であり、前記第2の高周波電力は、300W以上1000W未満である
請求項5又は請求項6に記載のシリコン構造体の製造プログラム。
7. The silicon structure manufacturing program according to claim 5, wherein the first high-frequency power is 1000 W or more and 5000 W or less, and the second high-frequency power is 300 W or more and less than 1000 W. 8.
請求項5又は請求項6に記載の製造プログラムを記録した記録媒体。   The recording medium which recorded the manufacturing program of Claim 5 or Claim 6. 請求項5又は請求項6に記載の製造プログラムにより制御される制御部を備えた
シリコン構造体の製造装置。
A silicon structure manufacturing apparatus comprising a control unit controlled by the manufacturing program according to claim 5.
請求項9に記載の記録媒体により制御される制御部を備えた
シリコン構造体の製造装置。
An apparatus for manufacturing a silicon structure, comprising a control unit controlled by the recording medium according to claim 9.
JP2011520843A 2009-07-01 2010-06-02 Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof Active JP5749166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011520843A JP5749166B2 (en) 2009-07-01 2010-06-02 Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009157061 2009-07-01
JP2009157061 2009-07-01
PCT/JP2010/059344 WO2011001779A1 (en) 2009-07-01 2010-06-02 Method for manufacturing silicon structure, device for manufacturing same, and program for manufacturing same
JP2011520843A JP5749166B2 (en) 2009-07-01 2010-06-02 Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof

Publications (2)

Publication Number Publication Date
JPWO2011001779A1 true JPWO2011001779A1 (en) 2012-12-13
JP5749166B2 JP5749166B2 (en) 2015-07-15

Family

ID=43410859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011520843A Active JP5749166B2 (en) 2009-07-01 2010-06-02 Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof

Country Status (3)

Country Link
JP (1) JP5749166B2 (en)
TW (1) TW201103088A (en)
WO (1) WO2011001779A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007350A (en) * 2012-06-27 2014-01-16 Nippon Dempa Kogyo Co Ltd Etching method and mems device
CN102737983B (en) * 2012-07-05 2015-06-17 中微半导体设备(上海)有限公司 Method for forming semiconductor structure
CN102737984B (en) * 2012-07-06 2015-08-05 中微半导体设备(上海)有限公司 The formation method of semiconductor structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4209774B2 (en) * 2001-09-28 2009-01-14 住友精密工業株式会社 Silicon substrate etching method and etching apparatus
JP2008177209A (en) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp Plasma etching method

Also Published As

Publication number Publication date
WO2011001779A1 (en) 2011-01-06
JP5749166B2 (en) 2015-07-15
TW201103088A (en) 2011-01-16

Similar Documents

Publication Publication Date Title
JP5308080B2 (en) Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof
KR20090091307A (en) Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
JP5982223B2 (en) Plasma processing method and plasma processing apparatus
KR102267521B1 (en) Method of Etching
JP5749166B2 (en) Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof
JP2012142495A (en) Plasma etching method and plasma etching apparatus
JP2010021442A (en) Plasma processing method and apparatus
JP2012204367A (en) Substrate processing method and storage medium
JP5203340B2 (en) Manufacturing method of semiconductor device
Nguyen et al. On the formation of black silicon in SF6-O2 plasma: The clear, oxidize, remove, and etch (CORE) sequence and black silicon on demand
JP5074009B2 (en) Method and apparatus for manufacturing etching mask for silicon structure having high aspect ratio opening and manufacturing program therefor
WO2011001778A1 (en) Method for manufacturing silicon structure, device for manufacturing same, and program for manufacturing same
JP5177997B2 (en) Silicon structure having high aspect ratio opening, manufacturing method thereof, manufacturing apparatus thereof, and manufacturing program thereof
JP2012174850A (en) Substrate processing method, and storage medium
JP5172417B2 (en) Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof
TWI841579B (en) Plasma processing method and plasma processing apparatus
JP5443937B2 (en) Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof
US8709952B2 (en) Etching method, etching apparatus, and computer-readable recording medium
JP5065726B2 (en) Dry etching method
JP5416540B2 (en) Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof
JP6183965B2 (en) Silicon oxide film, manufacturing method thereof, and silicon oxide film manufacturing apparatus
JP5284679B2 (en) Plasma etching method
JP2017143194A (en) Semiconductor element manufacturing method
JP4700922B2 (en) Manufacturing method of semiconductor device
JP6225005B2 (en) Laminated film and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140526

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150513

R150 Certificate of patent or registration of utility model

Ref document number: 5749166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250