JPWO2010122896A1 - データ伝送システム、データ伝送方法およびデータ送信装置 - Google Patents

データ伝送システム、データ伝送方法およびデータ送信装置 Download PDF

Info

Publication number
JPWO2010122896A1
JPWO2010122896A1 JP2011510279A JP2011510279A JPWO2010122896A1 JP WO2010122896 A1 JPWO2010122896 A1 JP WO2010122896A1 JP 2011510279 A JP2011510279 A JP 2011510279A JP 2011510279 A JP2011510279 A JP 2011510279A JP WO2010122896 A1 JPWO2010122896 A1 JP WO2010122896A1
Authority
JP
Japan
Prior art keywords
transmission
data
devices
ratio
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011510279A
Other languages
English (en)
Inventor
英治 中山
英治 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2010122896A1 publication Critical patent/JPWO2010122896A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/252—Store and forward routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

送信元のデバイスは、複数個のデバイスのうち１個以上の送信先のデバイスを選択して、選択した１個以上の送信先のデバイスへマルチポートスイッチ（７）とシリアルバス（５１〜５４）を通じてデータを送信する送信部（５）を備える。送信部（５）は、複数個の送信先のデバイスが選択された場合に、選択された複数個の送信先のデバイスの受信レートに基づいて、１周期内における、選択された複数個の送信先のデバイス間の送信されるデータ量の比率を決定する送信比率決定部（１２）を含む。送信先のデバイスは、送信元のデバイスからマルチポートスイッチ（７）とシリアルバス（５１〜５４）を通じてデータを受信する受信部（６）を備える。

Description

本発明は、データ伝送システム、データ伝送方法およびデータ送信装置に関し、特に複数のデバイスがシリアルバスを介してスイッチに接続されたデータ伝送システム、データ伝送方法およびデータ送信装置に関する。
近年、無線基地局では、通信データ量は飛躍的に増加している。それに伴い、無線基地局での処理を実行する基板内部のＣＰＵ(Central Processing Unit)、ＤＳＰ(Digital Signal Processor)、ＦＰＧＡ(Field Programmable Gate Array)などのデバイスでの信号処理量も増加している。その結果、これらのデバイス間での通信速度も増加している。
Ｓｅｒｉａｌ ＲａｐｉｄＩＯ（登録商標）は、このような基板内部の各種デバイスをシリアルバスを介してマルチポートスイッチと接続し、各デバイス間で最大１０Ｇｂｐｓの高速通信を可能にするための規格である（たとえば、RapidIOTM Interconnect Specification Part1:Input/Output Logical Specification Rev1.3（非特許文献１）を参照）。無線基地局のデバイスも、このＳｅｒｉａｌ ＲａｐｉｄＩＯ（登録商標）の規格に対応したものが実用化されつつある。
Ｓｅｒｉａｌ ＲａｐｉｄＩＯ（登録商標）では、２種類の転送帯域（レーン数）と、１レーンについての３種類の転送速度とが準備されている。転送データ速度は、１Ｇｂｐｓ、２Ｇｂｐｓ、または２．５Ｇｂｐｓであり、レーン数は、１レーンまたは４レーンである。２種類のレーン数と、１レーンについての３種類の転送速度とを組み合わせることによって、６種類の転送レート（送信レートまたは受信レート）が実現できる。
Ｓｅｒｉａｌ ＲａｐｉｄＩＯ（登録商標）では、マルチポートスイッチに複数のデバイスが接続されるスター型接続が可能である。スター型接続の場合には、送信元のデバイスの送信レートと送信先のデバイスの受信レートが異なる場合でも、マルチポートスイッチでバッファされることにより、データの伝送が可能である。
RapidIOTM Interconnect Specification Part1:Input/Output Logical Specification Rev1.3、２００５年６月、インターネット（URL: http://www.rapidio.org/zdata/specs/IO_logical.pdf)
しかしながら、従来のスター型接続の伝送システムでは、複数のデバイスへデータを送信する場合に、データの伝送レートが低くなる場合がある。
図８は、従来の伝送例を説明するための図である。
図８（ａ）に示すように、デバイス１は、デバイス２とデバイス３へデータを送信する。デバイス１の送信レートが２Ｇｂｐｓで、デバイス２の受信レートが１Ｇｂｐｓで、デバイス３の受信レートが１Ｇｂｐｓであるとする。
デバイス１は、まず、デバイス２へデータを送信する。デバイス１は、デバイス２へのデータの送信が終了した後、デバイス３へデータを送信する。デバイス１からは２Ｇｂｐｓでデータがマルチポートスイッチに送られるが、デバイス２およびデバイス３の受信レートは１Ｇｂｐｓであるため、マルチポートスイッチからは１Ｇｂｐｓでデータがデバイス２またはデバイス３へ出力される。つまり、送信元のデバイスの送信レートが２Ｇｂｐｓであるのにも係らず、この伝送システムでは、１Ｇｂｐｓの伝送レートしか実現できない。
それゆえに、本発明の目的は、複数個のデバイスへデータを効率良く送信することができるデータ伝送システム、データ伝送方法、およびデータ送信装置を提供することである。
上記課題を解決するために、本発明は、マルチポートスイッチと、マルチポートスイッチと複数のシリアルバスを介して接続される複数のデバイスとを備えたデータ伝送システムであって、送信元のデバイスは、複数個のデバイスのうちの１個以上の送信先のデバイスを選択して、選択した１個以上の送信先のデバイスへマルチポートスイッチとシリアルバスを通じてデータを送信する送信部を備え、送信部は、複数個の送信先のデバイスが選択された場合に、選択された複数個の送信先のデバイスの受信レートに基づいて、１周期内における、選択された複数個の送信先のデバイス間の送信されるデータ量の比率を決定する送信比率決定部を含み、送信先のデバイスは、送信元のデバイスからマルチポートスイッチとシリアルバスを通じてデータを受信する受信部を備える。
好ましくは、送信比率決定部は、１周期内において、選択された複数個の送信先のデバイス間の送信されるデータ量の比率が、選択された複数個の送信先のデバイス間の受信レートの比率と等しくなるように決定する。
好ましくは、送信部が送信するパケットの長さは、少なくとも１周期内において一定であり、送信比率決定部は、１周期内において、選択された複数個の送信先のデバイス間の送信されるパケットの個数の比率が、選択された複数個の送信先のデバイス間の受信レートの比率と等しくなるように決定する。
好ましくは、シリアルバスを通じた通信は、Ｓｅｒｉａｌ ＲａｐｉｄＩＯ（登録商標）規格に従う。
また、本発明は、マルチポートスイッチと、マルチポートスイッチと複数のシリアルバスを介して接続される複数のデバイスとを備えたデータ伝送システムにおけるデータ伝送方法であって、送信元のデバイスが、複数個のデバイスのうちの１個以上の送信先のデバイスを選択して、選択した１個以上の送信先のデバイスへマルチポートスイッチとシリアルバスを通じてデータを送信するステップを備え、送信するステップは、複数個の送信先のデバイスが選択された場合に、選択された複数個の送信先のデバイスの受信レートに基づいて、１周期内における、選択された複数個の送信先のデバイス間の送信されるデータ量の比率を決定するステップを含み、データ伝送方法は、さらに、送信先のデバイスが、送信元のデバイスからマルチポートスイッチとシリアルバスを通じてデータを受信するステップを備える。
また、本発明は、マルチポートスイッチおよびシリアルバスを通じて複数個のデバイスへデータを送信するデータ送信装置であって、複数個のデバイスの受信レートに基づいて、１周期内における、複数個のデバイス間の送信されるデータ量の比率を決定する送信比率決定部と、決定されたデータ量の比率に従って、複数個のデバイスへ送信するパケットを生成する生成部と、生成したパケットをシリアルバスへ出力する出力部とを備える。
以上のように、本発明のデータ伝送システム、データ伝送方法およびデータ送信装置によれば、複数個のデバイスへデータを効率良く送信することができる。
本発明の実施形態のデータ伝送システムの構成を表わす図である。 デバイス１〜４と、マルチポートスイッチ７の構成を表わす図である。 本発明の実施形態の伝送システムの動作手順を表わすフローチャートである。 第１の実施形態の伝送例を説明するための図である。 第１の実施形態の別の伝送例を説明するための図である。 第２の実施形態の伝送例を説明するための図である。 第２の実施形態の別の伝送例を説明するための図である。 従来のデータの伝送例を説明するための図である。
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
（データ伝送システム構成）
図１は、本発明の実施形態のデータ伝送システムの構成を表わす図である。
図１を参照して、このデータ伝送システムは、基板９０上に、複数のデバイス１〜４とマルチポートスイッチ７とが搭載されている。デバイス１は、マルチポートスイッチ７のポート６１とシリアルバス５１を通じて接続する。デバイス２は、マルチポートスイッチ７のポート６２とシリアルバス５２を通じて接続する。デバイス３は、マルチポートスイッチ７のポート６３とシリアルバス５３を通じて接続する。デバイス４は、マルチポートスイッチ７のポート６４とシリアルバス５４を通じて接続する。この伝送システムのシリアル通信は、Ｓｅｒｉａｌ ＲａｐｉｄＩＯ（登録商標）規格に従う。
（デバイスおよびマルチポートスイッチの構成）
図２は、デバイス１〜４と、マルチポートスイッチ７の構成を表わす図である。図２では、デバイス１のみについて内部の構成を示してあるが、デバイス２〜４もデバイス１と同様の構成を有する。
デバイス１は、送信部５と、受信部６と、データ記憶部２４とを備える。
データ記憶部２４は、データを記憶する。
送信部５は、データレートテーブル記憶部１４と、送信比率決定部１２と、データパケット生成部１０と、データパケット出力部８とを備える。
データレートテーブル記憶部１４は、他のデバイスの受信レートを定めたデータレートテーブルを記憶する。
送信比率決定部１２は、送信先のデバイスを選択する。送信比率決定部１２は、複数の送信先のデバイスが選択された場合に、データレートテーブルを参照して、選択された複数の送信先のデバイスの受信レートを特定し、特定した受信レートに基づいて、各デバイスへのデータパケットを１周期内でどのような比率で送信すべきかを決定する。具体的には、送信比率決定部１２は、１周期内において、選択された複数個の送信先のデバイス間の送信されるデータ量の比率が、選択された複数個の送信先のデバイス間の受信レートの比率と等しくなるように比率を決定する。
データパケット生成部１０は、データ記憶部２４から送信先のデバイス用のデータを読出して、ペイロード部分に読出したデータが含まれるデータパケットを生成する。データパケット生成部１０は、データパケットの宛先ＩＤを、送信比率決定部１２で決定された送信比率に従って変化させる。データパケットの長さは、少なくとも１周期内において一定であるものとする。データパケットの長さは、全周期で一定であってもよいし、１周期ごとに変化させてもよいし、任意の周期で変化させてもよい。
データパケット出力部８は、データパケット生成部１０で生成されたデータパケットをシリアルバス５１へ出力する。
受信部６は、データパケット入力部１６と、データパケット処理部１８とを備える。
データパケット入力部１６は、他のデバイスから出力されたデータパケットをマルチポートスイッチ７およびシリアルバス５１を通じて受取る。
データパケット処理部１８は、データパケット入力部１６で受取ったデータパケットを処理して、データパケットのペイロード部分に含まれるデータをデータ記憶部２４に書込む。
マルチポートスイッチ７は、バッファ２２と、通信部２０とを備える。
通信部２０は、送信元のデバイスから出力されたデータパケットを受信し、バッファ２２に出力する。また、通信部２０は、バッファ２２に蓄積されているデータパケットを送信先のデバイスへ出力する。
バッファ２２は、送信元のデバイスから出力されたデータパケットを蓄積し、送信先のデバイスが受信可能になったときに出力する。バッファ２２は、蓄積量がフルに達したときに、マルチポートスイッチ７に接続されているデバイス１〜４へ送信を待つように指示する信号を送る。
（動作）
図３は、本発明の実施形態の伝送システムの動作手順を表わすフローチャートである。
まず、送信比率決定部１２は、データの送信先のデバイスを選択する（ステップＳ１０１）。
次に、送信比率決定部１２は、複数の送信先のデバイスが選択された場合に（ステップＳ１０２でＹＥＳ）、データレートテーブル内の選択された複数の送信先のデバイスの受信レートに基づいて、各デバイスへのデータパケットを１周期内でどのような比率で送信すべきかを決定する（ステップＳ１０３）。
次に、データパケット生成部１０は、決定された送信比率に基づいて送信先のデバイスを指定したデータパケットを生成する（ステップＳ１０４）。
次に、データパケット出力部８は、生成されたデータパケットを出力する（ステップＳ１０５）。
すべてのデータを送信し終わるまで（ステップＳ１０６でＹＥＳ）、ステップ１０４およびＳ１０５の処理を繰り返す。
一方、１つの送信先のデバイスが選択された場合に（ステップＳ１０２でＮＯ）、データパケット生成部１０は、選択された送信先のデバイスを指定したデータパケットを生成する（ステップＳ１０７）。
次に、データパケット出力部８は、生成されたデータパケットを出力する（ステップＳ１０８）。
すべてのデータを送信し終わるまで（ステップＳ１０９でＹＥＳ）、ステップ１０７およびＳ１０８の処理を繰り返す。
電源オフされるまで（ステップＳ１１０でＹＥＳ）、ステップＳ１０１からの処理が繰り返される。
（伝送例１）
図４は、第１の実施形態の伝送例を説明するための図である。
図４（ａ）に示すように、デバイス１が、送信先のデバイスとしてデバイス２とデバイス３を選択したとする。デバイス１の送信レートが２Ｇｂｐｓで、デバイス２の受信レートが１Ｇｂｐｓで、デバイス３の受信レートが１Ｇｂｐｓであるとする。
図４（ｂ）に示すように、デバイス１から送信されたデータは、まず、マルチポートスイッチ７内のバッファ２２の領域Ａに蓄積され、その後、領域Ｂ、領域Ｃ、領域Ｄの順番で蓄積される。その後は、この順序で順次データが循環的に蓄積される。領域Ａ、領域Ｂ、領域Ｃ、領域Ｄのサイズは、すべて同一であり、Ｎ（ビット）であるとする。また、デバイス１から出力されるデータパケットは、すべて同一サイズで、Ｓ（ビット）であるとする。また、Ｎは、Ｓの整数倍であるとする。
デバイス１の送信比率決定部１２は、デバイス２の受信レートが１Ｇｂｐｓであり、デバイス３の受信レートが１Ｇｂｐｓであるから、１周期Ｔ内にデバイス２へのデータ量（つまり、パケット数）とデバイス３へのデータ量（つまり、パケット数）が１対１となるようにデータパケットの送信比率を決定する。
まず、デバイス１の送信部５は、１周期Ｔ内に、領域Ａに蓄積できる個数分だけデバイス２へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、領域Ｂに蓄積できる個数分だけデバイス３へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力する。つまり、デバイス１は、Ｎ／Ｓ個だけデバイス２へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、Ｎ／Ｓ個だけデバイス３へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力する。
次に、デバイス１の送信部５は、１周期Ｔ内に、領域Ｃに蓄積できる個数分だけデバイス２へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、領域Ｄに蓄積できる個数分だけデバイス３へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力する。つまり、デバイス１は、Ｎ／Ｓ個だけデバイス２へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、Ｎ／Ｓ個だけデバイス３へのデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力する。
一方、デバイス２の受信部６は、マルチポートスイッチ７のバッファ２２の領域Ａから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信し、その後、マルチポートスイッチ７のバッファ２２の領域Ｃから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信する。
デバイス２での受信と平行して、デバイス３の受信部６は、マルチポートスイッチ７のバッファ２２の領域Ｂから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信し、その後、マルチポートスイッチ７のバッファ２２の領域Ｄから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信する。
以下、同様にして上述の処理が繰り返される。
（伝送例２）
図５は、第１の実施形態の別の伝送例を説明するための図である。
図５（ａ）に示すように、デバイス１が、送信先のデバイスとしてデバイス２とデバイス３を選択したとする。デバイス１の送信レートが４Ｇｂｐｓで、デバイス２の受信レートが２Ｇｂｐｓで、デバイス３の受信レートが１Ｇｂｐｓであるとする。
図５（ｂ）に示すように、デバイス１から送信されたデータは、まず、マルチポートスイッチ７内のバッファ２２の領域Ａに蓄積され、その後、領域Ｂ、領域Ｃ、領域Ｄの順番で蓄積される。その後は、この順序で順次データが循環的に蓄積される。領域Ａ、領域Ｂ、領域Ｃ、領域Ｄのサイズは、すべて同一であり、Ｎ（ビット）であるとする。また、デバイス１から出力されるデータパケットは、すべて同一サイズで、Ｓ（ビット）であるとする。また、Ｎは、Ｓの整数倍であるとする。
デバイス１の送信比率決定部１２は、デバイス２の受信レートが２Ｇｂｐｓであり、デバイス３の受信レートが１Ｇｂｐｓであるから、１周期Ｔ内にデバイス２へのデータ量（つまり、パケット数）とデバイス３へのデータ量（つまり、パケット数）が２対１となるようにデータパケットの送信比率を決定する。
まず、デバイス１の送信部５は、１周期Ｔ内に、領域ＡおよびＢに蓄積できる個数分だけデバイス２へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、領域Ｃに蓄積できる個数分だけデバイス３へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力する。つまり、デバイス１は、２×Ｎ／Ｓ個だけデバイス２へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、Ｎ／Ｓ個だけデバイス３へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力する。
次に、デバイス１の送信部５は、１周期Ｔ内に、領域ＤおよびＡに蓄積できる個数分だけデバイス２へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、領域Ｂに蓄積できる個数分だけデバイス３へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力する。つまり、デバイス１は、２×Ｎ／Ｓ個だけデバイス２へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、Ｎ／Ｓ個だけデバイス３へのデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力する。
一方、デバイス２の受信部６は、マルチポートスイッチ７のバッファ２２の領域Ａから２Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信し、その後、マルチポートスイッチ７のバッファ２２の領域Ｂから２Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信し、その後、その後、マルチポートスイッチ７のバッファ２２の領域Ｄから２Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信する。
デバイス２での受信と平行して、デバイス３の受信部６は、マルチポートスイッチ７のバッファ２２の領域Ｃから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信し、その後、マルチポートスイッチ７のバッファ２２の領域Ｂから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信し、その後、マルチポートスイッチ７のバッファ２２の領域Ａから１Ｇｂｐｓで出力されるＮ／Ｓ個のデータパケットを受信する。
以下、同様にして上述の処理が繰り返される。
以上のように、本発明の実施形態の伝送システムによれば、送信先の複数のデバイスの受信レートに基づいて、１周期Ｔ内に各デバイス２への送信データ量（つまり、送信パケット数）を決定することによって、送信元のデバイスで、データパケットの出力が待たされる時間を少なくし、高い伝送効率を実現できる。
［第２の実施形態］
本発明の実施形態は、第１の実施形態と同一の送信比率であるが、第１の実施形態よりも１周期Ｔが短いという特徴を有する伝送システムに関する。
第２の実施形態の送信比率決定部１２は、複数個の送信先のデバイスが選択された場合に、１周期内において、選択された複数個の送信先のデバイス間の送信されるパケットの個数の比率が、選択された複数個の送信先のデバイス間の受信レートの比率と等しくなるように比率を決定する。
（伝送例１）
図６は、第２の実施形態の伝送例を説明するための図である。
図６（ａ）に示すように、デバイス１が、送信先のデバイスとしてデバイス２とデバイス３を選択したとする。デバイス１の送信レートが２Ｇｂｐｓで、デバイス２の受信レートが１Ｇｂｐｓで、デバイス３の受信レートが１Ｇｂｐｓであるとする。
図６（ｂ）に示すように、デバイス１から送信されたデータパケットは、まず、マルチポートスイッチ７内のバッファ２２に蓄積される。デバイス１から出力されるデータパケットは、すべて同一サイズであるとする。
デバイス１の送信比率決定部１２は、デバイス２の受信レートが１Ｇｂｐｓであり、デバイス３の受信レートが１Ｇｂｐｓであるから、１周期Ｔ内にデバイス２への１個のデータパケットと、デバイス３への１個のデータパケットが含まれるようにデータパケットの送信比率を決定する。
まず、デバイス１の送信部５は、１周期Ｔ内に、デバイス２への１個のデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、デバイス３への１個のデータパケットを２Ｇｂｐｓでマルチポートスイッチ７へ出力する。
一方、デバイス２の受信部６は、マルチポートスイッチ７から１Ｇｂｐｓで出力されるデータパケットを受信する。
デバイス２での受信と平行して、デバイス３の受信部６は、マルチポートスイッチ７から１Ｇｂｐｓで出力されるデータパケットを受信する。
以下、同様にして上述の処理が繰り返される。
（伝送例２）
図７は、第２の実施形態の別の伝送例を説明するための図である。
図７（ａ）に示すように、デバイス１が、送信先のデバイスとしてデバイス２とデバイス３を選択したとする。デバイス１の送信レートが４Ｇｂｐｓで、デバイス２の受信レートが２Ｇｂｐｓで、デバイス３の受信レートが１Ｇｂｐｓであるとする。
図７（ｂ）に示すように、デバイス１から送信されたデータパケットは、まず、マルチポートスイッチ７内のバッファ２２に蓄積される。デバイス１から出力されるデータパケットは、すべて同一サイズであるとする。
デバイス１の送信比率決定部１２は、デバイス２の受信レートが２Ｇｂｐｓであり、デバイス３の受信レートが１Ｇｂｐｓであるから、１周期Ｔ内にデバイス２への２個のデータパケットと、デバイス３への１個のデータパケットが含まれるようにデータパケットの送信比率を決定する。
まず、デバイス１の送信部５は、１周期Ｔ内に、デバイス２への２個のデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力し、その後、デバイス３への１個のデータパケットを４Ｇｂｐｓでマルチポートスイッチ７へ出力する。
一方、デバイス２の受信部６は、マルチポートスイッチ７から２Ｇｂｐｓで出力されるデータパケットを受信する。
デバイス２での受信と平行して、デバイス３の受信部６は、マルチポートスイッチ７から１Ｇｂｐｓで出力されるデータパケットを受信する。
以下、同様にして上述の処理が繰り返される。
以上のように、本発明の実施形態の伝送システムによれば、第１の実施形態と同様に、送信先の複数のデバイスの受信レートに基づいて、１周期Ｔ内に各デバイス２への送信データ量（つまり、送信パケット数）を決定することによって、送信元のデバイスで、データパケットの出力が待たされる時間を少なくし、高い伝送効率を実現できる。
（変形例）
本発明は、上記の実施形態に限定されるものではない。たとえば、以下のような変形例も含まれる。
（１） 第２の実施形態のパケットの送信比率
第２の実施形態において、ｎ個の送信先のデバイスの受信レートがａ1、ａ2、・・・、ａnのときには、１周期内の各デバイスへの送信パケット数をｂ1，ｂ2、・・・、ｂn（＝ｋ×ａ1、ｋ×ａ2、・・・、ｋ×ａn）とすればよい。ただし、ｋは、ｂi（i＝1〜n）が整数となるような最小の数である。たとえば、３つの送信先のデバイスの受信レートが２Ｇｂｐｓ、４Ｇｂｐｓ、８Ｇｂｐｓの場合には、ｋ＝１／２であり、１周期内の３つのデバイスへの送信パケット数は、１個、２個、４個となる。また、３つの送信先のデバイスの受信レートが１Ｇｂｐｓ、２Ｇｂｐｓ、２．５Ｇｂｐｓの場合には、ｋ＝２であり、１周期内の３つのデバイスへの送信パケット数は、２個、４個、５個となる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１〜４ デバイス、５ 送信部、６ 受信部、７ マルチポートスイッチ、８ データパケット出力部、１０ データパケット生成部、１２ 送信比率決定部、１４ データテーブル記憶部、１６ データパケット入力部、１８ データパケット処理部、２０ 通信部、２２ バッファ、２４ データ記憶部、５２〜５４ シリアルバス、６２〜６４ ポート、９０ 基板。

Claims (6)

  1. マルチポートスイッチ（７）と、前記マルチポートスイッチ（７）と複数のシリアルバス（５１〜５４）を介して接続される複数のデバイス（１〜４）とを備えたデータ伝送システム（９０）であって、
    送信元のデバイスは、
    前記複数個のデバイスのうちの１個以上の送信先のデバイスを選択して、選択した１個以上の送信先のデバイスへ前記マルチポートスイッチと前記シリアルバスを通じてデータを送信する送信部（５）を備え、前記送信部（５）は、複数個の送信先のデバイスが選択された場合に、前記選択された複数個の送信先のデバイスの受信レートに基づいて、１周期内における、前記選択された複数個の送信先のデバイス間の送信されるデータ量の比率を決定する送信比率決定部（１２）を含み、
    送信先のデバイスは、
    送信元のデバイスから前記マルチポートスイッチ（７）とシリアルバス（５１〜５４）を通じてデータを受信する受信部（６）を備えた、データ伝送システム。
  2. 前記送信比率決定部（１２）は、１周期内において、前記選択された複数個の送信先のデバイス間の送信されるデータ量の比率が、前記選択された複数個の送信先のデバイス間の受信レートの比率と等しくなるように決定する、請求の範囲１記載のデータ伝送システム。
  3. 前記送信部が送信するパケットの長さは、少なくとも１周期内において一定であり、
    前記送信比率決定部（１２）は、１周期内において、前記選択された複数個の送信先のデバイス間の送信されるパケットの個数の比率が、前記選択された複数個の送信先のデバイス間の受信レートの比率と等しくなるように決定する、請求の範囲１記載のデータ伝送システム。
  4. 前記シリアルバスを通じた通信は、Ｓｅｒｉａｌ ＲａｐｉｄＩＯ規格に従う、請求の範囲１記載のデータ伝送システム。
  5. マルチポートスイッチ（７）と、前記マルチポートスイッチ（７）と複数のシリアルバス（５１〜５４）を介して接続される複数のデバイス（１〜４）とを備えたデータ伝送システムにおけるデータ伝送方法であって、
    送信元のデバイスが、前記複数個のデバイスのうちの１個以上の送信先のデバイスを選択して、選択した１個以上の送信先のデバイスへ前記マルチポートスイッチ（７）と前記シリアルバス（５１〜５４）を通じてデータを送信するステップを備え、前記送信するステップは、複数個の送信先のデバイスが選択された場合に、前記選択された複数個の送信先のデバイスの受信レートに基づいて、１周期内における、前記選択された複数個の送信先のデバイス間の送信されるデータ量の比率を決定するステップを含み、
    前記データ伝送方法は、さらに、
    送信先のデバイスが、送信元のデバイスから前記マルチポートスイッチ（７）とシリアルバス（５１〜５４）を通じてデータを受信するステップを備えた、データ伝送方法。
  6. マルチポートスイッチ（７）およびシリアルバス（５１〜５４）を通じて複数個のデバイス（２〜４）へデータを送信するデータ送信装置（１）であって、
    前記複数個のデバイス（２〜４）の受信レートに基づいて、１周期内における、前記複数個のデバイス（２〜４）間の送信されるデータ量の比率を決定する送信比率決定部（１２）と、
    前記決定されたデータ量の比率に従って、前記複数個のデバイス（２〜４）へ送信するパケットを生成する生成部（１０）と、
    前記生成したパケットを前記シリアルバス（５１）へ出力する出力部（８）とを備えた、データ送信装置。
JP2011510279A 2009-04-21 2010-04-05 データ伝送システム、データ伝送方法およびデータ送信装置 Pending JPWO2010122896A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009103320 2009-04-21
JP2009103320 2009-04-21
PCT/JP2010/056184 WO2010122896A1 (ja) 2009-04-21 2010-04-05 データ伝送システム、データ伝送方法およびデータ送信装置

Publications (1)

Publication Number Publication Date
JPWO2010122896A1 true JPWO2010122896A1 (ja) 2012-10-25

Family

ID=43011017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011510279A Pending JPWO2010122896A1 (ja) 2009-04-21 2010-04-05 データ伝送システム、データ伝送方法およびデータ送信装置

Country Status (3)

Country Link
US (1) US20120044941A1 (ja)
JP (1) JPWO2010122896A1 (ja)
WO (1) WO2010122896A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244741B2 (ja) 2013-08-21 2017-12-13 富士通株式会社 バッファ制御装置、バッファ制御方法および基地局装置
CN106230738B (zh) * 2016-07-26 2019-03-19 中国电子科技集团公司第十研究所 块发送通信网络数据的传输方法
CN106339347A (zh) * 2016-08-30 2017-01-18 南京国电南自电网自动化有限公司 一种统一的变电站二次设备整装置对时方法
CN107301145B (zh) * 2017-06-29 2019-11-19 中国电子科技集团公司第二十九研究所 FPGA环境下基于RapidIO的发布/订阅式软件总线
CN109542817B (zh) * 2018-11-09 2022-04-08 中国船舶重工集团公司第七二三研究所 一种通用电子对抗设备控制架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314821A (ja) * 1995-05-22 1996-11-29 Canon Inc データ転送方法
JP2001109699A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd データ送信装置
JP2001320439A (ja) * 2000-05-11 2001-11-16 Nec Software Chubu Ltd ファイル転送方法、及びそのシステム
JP2008539613A (ja) * 2005-04-18 2008-11-13 インテグレイテッド・デヴァイス・テクノロジー，インコーポレイテッド パケット処理スイッチおよびそれを動作させる方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
US7991926B1 (en) * 2006-02-22 2011-08-02 Marvell Israel (M.I.S.L) Ltd. Scalable memory architecture for high speed crossbars using variable cell or packet length
EP2079203A1 (en) * 2008-01-08 2009-07-15 Axis AB Network offloading with reduced packet loss.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314821A (ja) * 1995-05-22 1996-11-29 Canon Inc データ転送方法
JP2001109699A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd データ送信装置
JP2001320439A (ja) * 2000-05-11 2001-11-16 Nec Software Chubu Ltd ファイル転送方法、及びそのシステム
JP2008539613A (ja) * 2005-04-18 2008-11-13 インテグレイテッド・デヴァイス・テクノロジー，インコーポレイテッド パケット処理スイッチおよびそれを動作させる方法

Also Published As

Publication number Publication date
US20120044941A1 (en) 2012-02-23
WO2010122896A1 (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
JP5028431B2 (ja) ネットワーク中継装置およびパケット振り分け方法
KR101011441B1 (ko) 버퍼 상태 보고를 수행하기 위한 방법 및 장치
US8867559B2 (en) Managing starvation and congestion in a two-dimensional network having flow control
KR100750880B1 (ko) 가변 길이 데이터 패킷의 이종 네트워크 스위칭을 위한시스템 및 방법
WO2010122896A1 (ja) データ伝送システム、データ伝送方法およびデータ送信装置
US7439763B1 (en) Scalable shared network memory switch for an FPGA
CN101242284B (zh) 基于spi总线的通信方法和网络设备
TW201012153A (en) Single network interface card (NIC) with multiple-ports and method thereof
JP2008532145A5 (ja)
JP5302559B2 (ja) 転送切替型ネットワーク装置及びフレーム転送方法
WO2015165398A1 (zh) 一种数据处理装置和终端
JP2005124210A5 (ja)
US9001841B2 (en) Communication control device, parallel computer system, and communication control method
CN102546417A (zh) 基于网络信息的片上网络路由器调度方法
CN103530245A (zh) 一种基于fpga的srio互联交换装置
US20110265137A1 (en) Method and system for isochronous data stream management in high speed audio/video networks
US8886856B1 (en) Methods and apparatus for communicating low-latency word category over multi-lane link
Lusala et al. A SDM-TDM based circuit-switched router for on-chip networks
JP2010500641A (ja) 電子装置及び通信同期方法
JP5943109B1 (ja) 半導体チップ、集積回路、及びデータ転送方法
WO2010122897A1 (ja) データ伝送システムおよびデータ伝送方法
KR100617386B1 (ko) 네트웍 온 칩 어플리케이션을 위한 버터플라이 팻-트리를사용한 비동기 스위치 회로
JP2009177256A (ja) パケットスイッチ装置およびパケットスイッチ方法
KR100378372B1 (ko) 데이터 네트워크에서 패킷 스위치 장치 및 방법
US20070011359A1 (en) Multi-class data transmission apparatus and related method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218