JPWO2010004738A1 - Rectifier and solar power generation system including the same - Google Patents
Rectifier and solar power generation system including the same Download PDFInfo
- Publication number
- JPWO2010004738A1 JPWO2010004738A1 JP2010519641A JP2010519641A JPWO2010004738A1 JP WO2010004738 A1 JPWO2010004738 A1 JP WO2010004738A1 JP 2010519641 A JP2010519641 A JP 2010519641A JP 2010519641 A JP2010519641 A JP 2010519641A JP WO2010004738 A1 JPWO2010004738 A1 JP WO2010004738A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mosfet
- circuit
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010248 power generation Methods 0.000 title claims description 32
- 238000001514 detection method Methods 0.000 claims abstract description 163
- 230000002441 reversible effect Effects 0.000 claims description 66
- 239000003990 capacitor Substances 0.000 claims description 45
- 230000005856 abnormality Effects 0.000 claims description 22
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 25
- 230000007423 decrease Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Photovoltaic Devices (AREA)
- Power Conversion In General (AREA)
Abstract
アノード端子(2)とカソード端子(3)との2端子間に、ソース電極をアノード端子側にして第1のMOSFET(4)を接続し、2端子間の印加電圧から制御電圧(V1)を生成する電源回路(5)と、第1の駆動制御回路(6)と、2端子間の電流方向を検出する検出回路(7)とを備える。検出回路(7)は、電源回路(5)の出力に接続された電流制限用抵抗(71)、およびアノードを電流制限用抵抗(71)に接続しカソードをカソード端子(3)に接続したダイオード(72)を有して、ダイオード(72)のアノード電位(V2)に基づいて電流方向を検出し、第1の駆動制御回路(6)は、制御電圧(V1)を用いて、アノード電位(V2)に基づいて第1のMOSFET(4)を駆動制御する。The first MOSFET (4) is connected between the two terminals of the anode terminal (2) and the cathode terminal (3) with the source electrode on the anode terminal side, and the control voltage (V1) is applied from the applied voltage between the two terminals. A power supply circuit (5) to be generated, a first drive control circuit (6), and a detection circuit (7) for detecting a current direction between two terminals are provided. The detection circuit (7) includes a current limiting resistor (71) connected to the output of the power supply circuit (5), and a diode having an anode connected to the current limiting resistor (71) and a cathode connected to the cathode terminal (3). (72), the current direction is detected based on the anode potential (V2) of the diode (72), and the first drive control circuit (6) uses the control voltage (V1) to detect the anode potential ( The first MOSFET (4) is driven and controlled based on V2).
Description
この発明は、2つの外部端子間に接続され、一方向のみ電流を流し、逆方向の電流を阻止する整流装置、およびこのような整流装置を備えた太陽光発電システムに関するものである。 The present invention relates to a rectifier that is connected between two external terminals and that allows a current to flow only in one direction and prevents a reverse current, and a photovoltaic power generation system including such a rectifier.
2つの外部端子間に接続される整流素子であるダイオードは、順方向に電圧が印加された場合は、陽極側から陰極側に一方向に電流を流し、逆電圧が印加されると、逆向きに流れようとする電流を阻止する動作を行う。これら一般的なダイオードは、冗長系電源や、整流回路などに使用されている。しかしながら、ダイオードには導通時に順方向電圧が発生し、この電圧と順方向電流との積により比較的大きな導通損失が生じる。特に、冗長系などで複数個直列接続して使用される場合では、ダイオードの接続数分だけ損失が増加するという問題がある。 A diode that is a rectifier connected between two external terminals, when a voltage is applied in the forward direction, causes a current to flow in one direction from the anode side to the cathode side, and reverses when a reverse voltage is applied. The operation to block the current that is going to flow is performed. These general diodes are used for redundant power supplies, rectifier circuits, and the like. However, a forward voltage is generated in the diode when conducting, and a relatively large conduction loss occurs due to the product of this voltage and the forward current. In particular, when a plurality of redundant systems are used in series connection, there is a problem that the loss increases by the number of diodes connected.
導通損失の少ない整流装置には従来から同期整流方式が用いられているが、整流素子を駆動するための電源や、同期信号もしくは整流素子を流れる電流方向の検出が必要である。
従来の整流装置では、同期整流用MOSFETのドレインにダイオードのカソードを接続し、そのアノードに外部より電力を供給する電流供給手段を接続すると共に、ダイオードのアノードとMOSFETのソースとの間に抵抗を接続してその両端電圧を検出する。そして、抵抗の両端電圧と基準電圧とを比較し、その出力信号を増幅してゲート駆動手段を介しゲート電圧を得ることにより、MOSFETに電流が流れる期間の殆どでゲート電圧をMOSFETに印加する(例えば、特許文献1参照)。Conventionally, a synchronous rectification method has been used for a rectifier with low conduction loss. However, it is necessary to detect a power source for driving the rectifier and a direction of a current flowing through the synchronous signal or the rectifier.
In the conventional rectifier, the cathode of the diode is connected to the drain of the synchronous rectifier MOSFET, the current supply means for supplying power from the outside is connected to the anode, and a resistor is connected between the anode of the diode and the source of the MOSFET. Connect and detect the voltage across it. Then, the voltage across the resistor is compared with the reference voltage, the output signal is amplified, and the gate voltage is obtained via the gate driving means, so that the gate voltage is applied to the MOSFET during most of the period in which the current flows in the MOSFET ( For example, see Patent Document 1).
さらに、従来の別例による整流装置では、電界効果トランジスタのドレイン電極を交流入力端子とし、ソース電極を直流出力端子とし、ゲート電極をオペアンプの出力に接続し、このオペアンプの入力の一方を交流入力端子に接続し、他方を直流出力端子に接続する。そして、オペアンプで交流入力端子と直流出力端子の間の電位差を検出して、逆方向に入力電圧が印加された場合には電界効果トランジスタを非導通とし、順方向に入力電圧が印加された場合は電界効果トランジスタを導通とすることで、整流を可能とする(例えば、特許文献2参照)。 Further, in the conventional rectifier according to another example, the drain electrode of the field effect transistor is used as an AC input terminal, the source electrode is used as a DC output terminal, the gate electrode is connected to the output of the operational amplifier, and one input of the operational amplifier is input as an AC input. Connect to the terminal and connect the other to the DC output terminal. When the operational amplifier detects the potential difference between the AC input terminal and the DC output terminal and the input voltage is applied in the reverse direction, the field effect transistor is turned off and the input voltage is applied in the forward direction Enables rectification by making the field effect transistor conductive (see, for example, Patent Document 2).
特許文献1に示す従来の整流装置では、MOSFETを流れる電流方向の検出のために、MOSFETのドレインにカソードを接続したダイオードのアノードに電流供給手段を接続し、該アノードとMOSFETのソースとの間に接続された抵抗の両端電圧を検出した。しかしながら、外部端子を陽極端子と陰極端子との2端子とした整流装置に適用するには、MOSFETの駆動電源と別に定電流を供給する電流供給手段を整流装置内部で生成する必要があり、容易に適用できないものであった。
また、特許文献2に示す従来の整流装置では、MOSFETを流れる電流方向の検出のために、オペアンプでドレイン・ソース間電圧を検出するが、信頼性を高めるためにオペアンプに入力オフセット電圧を持たせている。このため、入力オフセット電圧を外部電源により供給する、もしくは入力オフセット電圧を持つように製造されたオペアンプを要するという問題点があった。In the conventional rectifier shown in
In the conventional rectifier shown in
この発明は、上記のような問題点を解消するために成されたものであって、導通時の損失が低減されたMOSFETを2つの外部端子間に接続して成る整流装置が、さらなる端子および外部電源が不要で2端子のダイオードとの置き換えが容易であると共に、MOSFETを流れる電流方向の検出が容易に信頼性よく実現できることを目的とする。
また、このような整流装置を備えて、簡略な構成で信頼性よく発電効率を向上できる太陽光発電システムを提供することを第2の目的とする。The present invention has been made to solve the above-described problems, and a rectifier comprising a MOSFET having a reduced loss during conduction and connected between two external terminals is provided with a further terminal and An object is to eliminate the need for an external power source and to easily replace the diode with a two-terminal diode, and to easily and reliably detect the direction of the current flowing through the MOSFET.
It is a second object of the present invention to provide a solar power generation system that includes such a rectifier and can improve power generation efficiency with a simple configuration and with high reliability.
この発明による整流装置は、外部端子を陽極端子と陰極端子との2端子とし、該2端子間に、ソース電極を上記陽極端子側にして接続された第1のMOSFETと、上記2端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、上記電源回路からの制御電圧を用いて上記第1のMOSFETのゲート電極に駆動信号を出力する第1の駆動制御回路と、上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備える。そして、上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力するものである。 In the rectifier according to the present invention, an external terminal is an anode terminal and a cathode terminal, and a first MOSFET connected between the two terminals with a source electrode on the anode terminal side is connected between the two terminals. A power supply circuit that generates and outputs a predetermined control voltage from the applied voltage, and a first drive control circuit that outputs a drive signal to the gate electrode of the first MOSFET using the control voltage from the power supply circuit; A current limiting resistor connected to the output of the power supply circuit, and a detection circuit for detecting an anode potential of the diode, having a diode having an anode connected to the current limiting resistor and a cathode connected to the cathode terminal; Is provided. The first drive control circuit outputs the drive signal in accordance with the anode potential of the diode detected by the detection circuit.
またこの発明による太陽光発電システムは、太陽光パネルを1以上用いて発電するもので、上記各太陽光パネルは、直列接続された複数の太陽光発電セルと、外部端子を陽極端子と陰極端子との2端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備える。また、上記各整流装置は、上記2端子間に、ソース電極を上記陽極端子側にして接続された第1のMOSFETと、上記2端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、上記電源回路からの制御電圧を用いて上記第1のMOSFETのゲート電極に駆動信号を出力する第1の駆動制御回路と、上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備える。そして、上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第1のMOSFETをオンさせて、該整流装置により該太陽光発電セルをバイパスするものである。 The solar power generation system according to the present invention generates power using one or more solar panels. Each of the solar panels includes a plurality of solar power generation cells connected in series, and an external terminal serving as an anode terminal and a cathode terminal. And two rectifiers connected in parallel to the respective photovoltaic power generation cells. Each rectifier generates a predetermined control voltage from the first MOSFET connected between the two terminals with the source electrode on the anode terminal side and the voltage applied between the two terminals. A power supply circuit for outputting, a first drive control circuit for outputting a drive signal to the gate electrode of the first MOSFET using a control voltage from the power supply circuit, and a current limiting circuit connected to the output of the power supply circuit And a detection circuit that includes a diode having an anode connected to the current limiting resistor and a cathode connected to the cathode terminal, and detecting an anode potential of the diode. The first drive control circuit detects an abnormality of the connected photovoltaic power generation cell from the anode potential of the diode detected by the detection circuit, turns on the first MOSFET, and The solar power generation cell is bypassed by a rectifier.
この発明による整流装置は、2端子間に印加される電圧から所定の制御電圧を生成する電源回路を備える。また、電源回路の出力に電流制限用抵抗を接続し、電流制限用抵抗と陰極端子との間にダイオードを挿入して、ダイオードのアノード電位を検出する。第1のMOSFETを流れる電流の向きにより変化する上記アノード電位を検出するため、第1のMOSFETを流れる電流方向の検出が容易に信頼性よく実現できる。また、上記電源回路が出力する制御電圧を、第1のMOSFETの制御に用いるだけでなく、ダイオードのアノード電位を検出するための電圧に用いて整流装置を動作することができる。このため、簡略な回路構成で2端子のダイオードとの置き換えが容易な、低損失で信頼性の高い整流装置が実現できる。 The rectifier according to the present invention includes a power supply circuit that generates a predetermined control voltage from a voltage applied between two terminals. Further, a current limiting resistor is connected to the output of the power supply circuit, and a diode is inserted between the current limiting resistor and the cathode terminal to detect the anode potential of the diode. Since the anode potential that changes depending on the direction of the current flowing through the first MOSFET is detected, the direction of the current flowing through the first MOSFET can be easily and reliably detected. In addition, the control voltage output from the power supply circuit can be used not only to control the first MOSFET, but also to operate the rectifier using a voltage for detecting the anode potential of the diode. Therefore, it is possible to realize a low-loss and high-reliability rectifier that can be easily replaced with a two-terminal diode with a simple circuit configuration.
またこの発明による太陽光発電システムは、直列接続された複数の太陽光発電セルの各太陽光発電セルに並列に整流装置を接続する。そして、この整流装置は、簡略な回路構成で、各太陽光発電セルの異常時に、低損失で信頼性よく該太陽光発電セルをバイパスさせることができる。このため、太陽光発電システムは、簡略な構成で信頼性よく発電効率を向上できる。 Moreover, the photovoltaic power generation system by this invention connects a rectifier in parallel with each photovoltaic power generation cell of the several photovoltaic power generation cell connected in series. And this rectification | straightening apparatus can bypass this solar power generation cell with low loss and reliability at the time of abnormality of each solar power generation cell by simple circuit structure. For this reason, the photovoltaic power generation system can improve the power generation efficiency with a simple configuration with high reliability.
実施の形態1.
以下、この発明の実施の形態1による整流装置を図に基づいて説明する。
図1は、この発明の実施の形態1による整流装置の回路構成を示す図である。
図に示すように、整流装置1は、陽極端子としてのアノード端子2、陰極端子としてのカソード端子3の2端子を外部端子とし、該2端子間に接続されたnチャネル型パワーMOSFETである第1のMOSFET4と、所定の制御電圧V1を生成する電源回路5と、電源回路5から出力される制御電圧V1を用いて第1のMOSFET4を駆動制御する第1の駆動制御回路6と、第1のMOSFET4に流れる電流方向を検出するための検出回路としての電流方向検出回路7とを備える。第1のMOSFET4は、ソース・ドレイン間に寄生ダイオード4aを内蔵し、ソース電極をアノード端子2に、ドレイン電極をカソード端子3に接続する。
A rectifier according to
1 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, the
電源回路5は、ダイオード51、コンデンサ52、および、例えばチョッパ回路などで構成された電圧調整回路53を備え、アノード端子2とカソード端子3との間に印加される逆極性電圧(以下、逆電圧と称す)をダイオード51を介してコンデンサ52に充電し、コンデンサ52の充電電圧からアノード端子2を電位基準とした所定の電圧を第1のMOSFET4の制御電圧V1として生成する。電圧調整回路53は、逆電圧の大きさにより昇圧型、降圧型などの方式をとり、逆電圧の大きさにかかわらず安定した制御電圧V1を生成する。
電流方向検出回路7は、電源回路5の出力に接続された電流制限用抵抗71、およびアノードを電流制限用抵抗71に接続しカソードをカソード端子3に接続したダイオード72を備え、整流装置1のアノード端子2を電位基準として、ダイオード72のアノード電位V2を検出する。The
The current
第1の駆動制御回路6は、電源回路5からの制御電圧V1を用いて第1のMOSFET4のゲート電極に駆動信号6aを出力する駆動回路61と、制御電圧V1から基準電圧V3を生成する電圧調整回路62とを備える。そして、駆動回路61は、電流方向検出回路7にて検出されたダイオード72のアノード電位V2(以下、検出電圧V2と称す)と基準電圧V3との大小を比較して、第1のMOSFET4のゲート電極へ第1のMOSFET4をオン/オフさせる駆動信号6aを出力する。ここでは、検出電圧V2が基準電圧V3より低いとき、第1のMOSFET4をオンさせる。
なお、検出電圧V2は、ダイオード72のアノードとアノード端子2との間の電圧である。The first
The detection voltage V <b> 2 is a voltage between the anode of the
次に、整流装置1の動作について説明する。
電源回路5では、アノード端子2とカソード端子3との間に印加される逆電圧をダイオード51を介してコンデンサ52に充電し、コンデンサ52の充電電圧からアノード端子2を電位基準とした、例えば15Vの所定の電圧を第1のMOSFET4の制御電圧V1として生成する。このため逆電圧の大きさに拘わらず、所定の制御電圧V1を生成できる。なお、カソード端子3とアノード端子2間の電圧VCA(以下、カソード・アノード間電圧VCAと称す)は、この場合、第1のMOSFET4のドレイン・ソース間電圧であり、逆電圧印加時は、逆電圧の大きさがカソード・アノード間電圧VCAとなる。Next, the operation of the
In the
逆電圧(カソード・アノード間電圧VCA)が制御電圧V1より高いとき、電流方向検出回路7では、制御電圧V1を出力する電源回路5の出力端子からカソード端子3に電流が流れず、検出電圧V2は制御電圧V1と同等である。駆動回路61は、例えば0.7Vに設定された基準電圧V3と検出電圧V2とを比較し、検出電圧V2が基準電圧V3より低いとき第1のMOSFET4をオンさせる。この場合、検出電圧V2は制御電圧V1と同等に高い電圧であるため、第1のMOSFET4はオフし、整流装置1は電流iの導通を阻止する。
When the reverse voltage (cathode-anode voltage VCA) is higher than the control voltage V1, in the current
逆電圧が制御電圧V1より低くなると、制御電圧V1はカソード・アノード間電圧VCAより高いため、電流方向検出回路7では、電源回路5の出力端子からカソード端子3に、電流制限用抵抗71およびダイオード72を介して電流が流れる。この時、電流制限用抵抗71は電流を制限して電源回路5の出力の放電を抑制する。そして、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。カソード・アノード間電圧VCAが低下するにつれて検出電圧V2も低下するが、逆電圧印加時には、検出電圧V2はダイオード72の順方向電圧Vf(0.6〜0.7V程度)より高いため、基準電圧V3を適切に設定することで検出電圧V2が基準電圧V3以上となって、第1のMOSFET4はオフ状態となり整流装置1は電流iの導通を阻止する。
When the reverse voltage becomes lower than the control voltage V1, the control voltage V1 is higher than the cathode-anode voltage VCA. Therefore, in the current
カソード・アノード間電圧VCAが低下して検出電圧V2が基準電圧V3より低くなると、駆動回路61は、第1のMOSFET4をオンさせる駆動信号6aを出力し、第1のMOSFET4はオフからオンになる。第1のMOSFET4がオンすると、アノード端子2からカソード端子3に第1のMOSFET4を介した電流iが順方向に流れ、この電流iと第1のMOSFET4のオン抵抗による電圧降下が発生して、カソード・アノード間電圧VCAが負となる。電流方向検出回路7では、電源回路5の出力端子からカソード端子3に、電流制限用抵抗71およびダイオード72を介して電流が流れる。そして、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。この場合、検出電圧V2は、ダイオードの順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧(=−VCA)を減算した電圧値となる。なお、オン電圧とは、MOSFETがオンして電流が流れる際に、オン抵抗によ発生する電圧降下分の電圧である。
When the cathode-anode voltage VCA decreases and the detection voltage V2 becomes lower than the reference voltage V3, the
駆動回路61で用いる基準電圧V3は、例えば0.7Vに設定されるとしたが、ダイオード72の順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧を減算した電圧値と、順方向電圧Vfとオン電圧とを加算した電圧値との間に設定する。より正確には、減算する場合のオン電圧は、第1のMOSFET4に順方向に電流が流れた場合のオン電圧とし、加算する場合のオン電圧は、第1のMOSFET4に逆方向に電流が流れた場合のオン電圧とする。
上述したように、第1のMOSFET4がオンして第1のMOSFET4に順方向に電流iが流れると、検出電圧V2は、ダイオード72の順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧を減算した電圧値となり、基準電圧V3より低くなる。これにより、駆動回路61は第1のMOSFET4をオンさせ、整流装置1は電流iの導通を継続する。The reference voltage V3 used in the
As described above, when the
カソード・アノード間電圧VCAが負から正に反転した時、即ち逆電圧印加の初期時には、第1のMOSFET4はオン状態であるため、カソード端子3からアノード端子2に第1のMOSFET4を介した電流iが逆方向に流れ、この電流iと第1のMOSFET4のオン抵抗による電圧降下が逆方向に発生する。電流方向検出回路7では、電源回路5の出力端子からカソード端子3に、電流制限用抵抗71およびダイオード72を介して電流が流れる。そして、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。この場合、検出電圧V2は、ダイオードの順方向電圧Vfに第1のMOSFET4のドレイン・ソース間のオン電圧を加算した電圧値となり、基準電圧V3以上となる。これにより、駆動回路61は第1のMOSFET4をオフさせ、整流装置1は電流iの導通を阻止する。
When the cathode-anode voltage VCA is inverted from negative to positive, that is, at the initial stage of reverse voltage application, the
以上のように、この実施の形態では、整流装置1の2端子間に印加される逆電圧をコンデンサ52に充電し、コンデンサ52の充電電圧から電圧調整回路53にて第1のMOSFET4の制御電圧V1を生成する。このため逆電圧の大きさに拘わらず、所定の制御電圧V1を生成でき、安定して所定の制御電圧V1を確保でき整流装置1を動作させることができる。また第1の駆動制御回路6に用いる素子の耐圧を逆電圧の大きさ以上にする必要がない。
また、カソード・アノード間電圧VCAが制御電圧V1より高いときは、電流方向検出回路7内のダイオード72がオンせず、高い逆電圧が第1の駆動制御回路6に印加されることが防止できる。また、検出電圧V2も制御電圧V1と同等を超えて高くなることはなく、検出のための各素子に印加される電圧も抑制できる。As described above, in this embodiment, the reverse voltage applied between the two terminals of the
Further, when the cathode-anode voltage VCA is higher than the control voltage V1, the
また、電流方向検出回路7では、逆電圧が制御電圧V1を超える場合を除いて、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。ダイオード72の順方向電圧Vfは、ほぼ一定で、カソード・アノード間電圧VCAは、カソード・アノード間の電流iの方向により変化するため、検出電圧V2によりカソード・アノード間の電流iの方向を検知できる。このように第1のMOSFET4を流れる電流方向の検出が容易に信頼性よく実現できる。また、逆電圧印加時でカソード・アノード間の電流iが遮断されているときも、基準電圧V3以上の検出電圧V2を検出できる。
そして、駆動回路61は、検出電圧V2に応じて駆動信号6aを生成することで、整流装置1の2端子間に逆電圧が印加されたときは第1のMOSFET4をオフして電流を阻止し、順電圧が印加されたときは第1のMOSFET4をオンして整流装置1の2端子間を導通させることができる。In addition, the current
Then, the
また、電源回路5からの制御電圧V1を、第1のMOSFET4の駆動電圧に用いるだけでなく、検出電圧V2を得るために兼用したため、簡略な回路構成で2端子のダイオードとの置き換えが容易な、信頼性の高い整流装置が実現できる。
Further, since the control voltage V1 from the
また、駆動回路61で用いる基準電圧V3を、ダイオード72の順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧を減算した電圧値と、順方向電圧Vfとオン電圧とを加算した電圧値との間に設定した。これにより、整流装置1の2端子間に順電圧が印加されたときは第1のMOSFET4をオンして整流装置1の2端子間を確実に導通させると共に、逆電圧印加時の電流方向の変化を迅速かつ確実に検知して、第1のMOSFET4をオフさせ整流装置1の2端子間を速やかに遮断できる。
Further, the reference voltage V3 used in the
実施の形態2.
図2は、この発明の実施の形態2による整流装置の回路構成を示す図である。
図に示すように、図1で示した上記実施の形態1による整流装置において、電流方向検出回路7のダイオード72に素子温度を検出する手段である温度検出線73を備え、検出された素子温度を第1の駆動制御回路6の電圧調整回路62に入力する。電圧調整回路62では、ダイオード72の素子温度に応じて基準電圧V3を調整する。その他の構成は、上記実施の形態1と同様である。
温度検出線73は、例えば、電圧調整回路62からの熱電対などの温度検出線、もしくはダイオード72が自身の温度を電圧調整回路62に出力する温度データ線である。
2 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, in the rectifier according to the first embodiment shown in FIG. 1, the
The
一般にダイオードでは、温度が高くなるほど、同じ順方向電流に対する順方向電圧は小さくなる。このため、電圧調整回路62では、ダイオード72の素子温度が高くなると、基準電圧V3を低く調整する。
ダイオード72の素子温度が高くなると、電流方向検出回路7からの検出電圧V2は低くなるが、上記のように基準電圧V3を低く調整することにより、第1の駆動制御回路6は信頼性よく第1のMOSFET4を駆動制御できる。In general, in a diode, the higher the temperature, the smaller the forward voltage for the same forward current. For this reason, in the
When the element temperature of the
実施の形態3.
図3は、この発明の実施の形態3による整流装置の回路構成を示す図である。
図に示すように、図1で示した上記実施の形態1による整流装置において、電流方向検出回路7のダイオード72と検出電圧V2の検出点との間に調整抵抗74を挿入した。その他の構成は、上記実施の形態1と同様である。
FIG. 3 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, in the rectifier according to the first embodiment shown in FIG. 1, an
上記実施の形態1と同様に、電流方向検出回路7では、カソード・アノード間電圧VCAが制御電圧V1より低いとき、ダイオード72はオンして電源回路5の出力端子からカソード端子3に電流が流れる。この実施の形態では、ダイオード72と検出電圧V2の検出点との間に調整抵抗74を挿入したため、検出電圧V2は、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfとさらに調整抵抗74の端子間電圧とを加算した電圧値となる。これにより、検出電圧V2を高い領域にシフトできる。
As in the first embodiment, in the current
第1のMOSFET4がオン状態で、逆電圧印加時に第1のMOSFET4を流れる電流iの方向の変化を検出する際、電流iは小さい電流領域である。ダイオード72と検出電圧V2の検出点との間に調整抵抗74を挿入しない構成では、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した検出電圧V2を検出するため、検出電圧V2は順方向電圧Vf付近の比較的小さい電圧レベルとなる。実施の形態1では、このような比較的小さい電圧レベルでの電圧変化を駆動回路61が検出する必要があった。この実施の形態では、検出電圧V2を高い領域にシフトできるため、小さい電流範囲の電流iでも電流方向の検出が精度良く行える。
When the
また、第1のMOSFET4がオン状態で、第1のMOSFET4を流れる電流iが大きくなると、第1のMOSFET4のオン電圧が大きくなるため検出電圧V2は低くなる。この実施の形態では、検出電圧V2を高い領域にシフトできるため、検出電圧V2が負電圧となることを防止できる。第1の駆動制御回路6が負電圧を扱うには、負の制御電源などが必要で回路構成が各段と複雑となる。この実施の形態では、ダイオード72と検出電圧V2の検出点との間に調整抵抗74を挿入する簡略な回路構成で、検出電圧V2を高い領域にシフトでき信頼性よく電流iの方向検出が行える。
このように、電流iは、小さい電流範囲でも大きい電流範囲でも電流方向の検出が精度良く行え、検出可能電流範囲が拡がる。In addition, when the
As described above, the current i can be detected in the current direction with high accuracy in both a small current range and a large current range, and the detectable current range is expanded.
実施の形態4.
図4は、この発明の実施の形態4による整流装置の回路構成を示す図である。
上記実施の形態3では、ダイオード72と検出電圧V2の検出点との間に調整抵抗74を挿入したが、図4に示すように、調整抵抗74の代わりに定電圧手段としてのツェナーダイオード75を用いても良い。この場合、検出電圧V2を高い領域に一定の電圧幅でシフトでき、検出電圧V2の変動幅は、抵抗値により分圧することが無く変化しない。このため、第1のMOSFET4を流れる電流iが小さい電流範囲の時の電流方向の検出がさらに精度良く行える。
4 is a diagram showing a circuit configuration of a rectifier according to
In the third embodiment, the
また、図4に示すように、駆動回路61にヒステリシス回路63を備えて、基準電圧V3にヒステリシス幅を設けても良い。これにより、第1のMOSFET4をオフからオンさせるための基準電圧と、オンからオフさせるための基準電圧とを変化させる。
カソード・アノード間電圧VCAが低下して検出電圧V2が基準電圧V3より低くなると、第1のMOSFET4をオンさせるが、その際、第1のMOSFET4に順方向電流が流れることでカソード・アノード間電圧VCAが変動しても、駆動回路61が誤動作することを防止できる。
なお、このようにヒステリシス回路63を設ける構成は、上記各実施の形態1〜3に同様に適用でき、同様の効果が得られる。Further, as shown in FIG. 4, the
When the cathode-anode voltage VCA decreases and the detection voltage V2 becomes lower than the reference voltage V3, the
In addition, the structure which provides the
また、上記実施の形態3、4の調整抵抗74やツェナーダイオード75を用いる構成は、上記実施の形態1だけでなく、上記実施の形態2にも同様に適用でき、同様の効果が得られる。
Further, the configuration using the
実施の形態5.
次に、この発明の実施の形態5による整流装置を図に基づいて説明する。
図5は、この発明の実施の形態5による整流装置の回路構成を示す図である。
図に示すように、整流装置1は、上記実施の形態1と同様に、アノード端子2、カソード端子3の2端子を外部端子とし、制御電圧V1を生成する電源回路5と、第1の駆動制御回路6と、電流方向検出回路7とを備える。電源回路5、第1の駆動制御回路6、および電流方向検出回路7の構成および動作は上記実施の形態1と同様である。
Next, a rectifier according to
FIG. 5 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, in the same way as in the first embodiment, the
また、ソース電極がアノード端子2に接続された第1のMOSFET4と、第1のMOSFET4に直列に接続される第2のMOSFET10と、第1のMOSFET4と第2のMOSFET10との直列回路に並列に接続される第3のMOSFET12と、さらに、アノードをアノード端子2に接続し、カソードをカソード端子3に接続する第3のダイオード13とを2端子間に備える。また、第2のMOSFET10に並列にシャント抵抗11を接続し、これら各素子10〜13でオン電圧調整回路14を構成する。
なお、第3のダイオード13は、第3のMOSFET12に内蔵される寄生ダイオードで兼用しても良い。
また、電源回路5からの制御電圧V1で動作する第2の駆動制御回路20を備え、第2の駆動制御回路20は、電流方向検出回路7からの検出電圧V2に応じて第2、第3のMOSFET10、12への駆動信号21、22および第1の駆動制御回路6への制限信号23を出力する。In parallel with the
Note that the
In addition, a second
上記実施の形態1で示したように、第1のMOSFET4がオンすると、アノード端子2からカソード端子3に第1のMOSFET4を介した電流iが順方向に流れ、この電流iと第1のMOSFET4のオン抵抗による電圧降下が発生する。
第2の駆動制御回路20は、検出電圧V2に応じて、第1のMOSFET4および第2、第3のMOSFET10、12の内、オンさせるMOSFETの組み合わせを決定して各MOSFET4、10、12を制御することで、アノード端子2からカソード端子3に順方向に電流iが流れるときの両端子間のオン抵抗を段階的に変化させる。これは、電流iが増大するとオン抵抗を低くするように変化させる制御であり、これにより、電流iが増大することによりオン抵抗による電圧降下であるオン電圧が増大するのを抑制する。As shown in the first embodiment, when the
The second
図6は、この実施の形態による整流装置1の動作特性を示すもので、電流iに応じて変化するアノード・カソード間電圧VAC(=−VCA)を示す図である。また、図7に、電流iに対応する各MOSFETのスイッチング状態を示す。オン電圧は、アノード・カソード間が導通時のアノード・カソード間電圧VAC(=−VCA)で示される。また、31は、電流方向検出回路7において電流方向が検出可能な検出電圧V2の範囲におけるアノード・カソード間電圧VACの範囲、32はアノード・カソード間に接続された第3のダイオード13の出力特性を示すものである。第1のMOSFET4および第2、第3のMOSFET10、12の状態で、SWは、駆動回路61からの駆動信号6aと同期してスイッチングされる状態を示す。
FIG. 6 shows the operating characteristics of the
第1のMOSFET4がオン状態で、逆電圧印加時に第1のMOSFET4を流れる電流iの方向の変化を検出する際、電流iが小さい領域では、検出電圧V2の変化が小さく駆動回路61に使用されているコンパレータやオペアンプなどで検出するのが困難な場合や、ダイオードを流れた際の導通損失より第1のMOSFET4を駆動するための駆動電力のほうが大きくなる場合がある。このような電流iの範囲(i1以下)では、第2の駆動制御回路20は、各MOSFET4、10、12を全てオフさせることを選択し、基準電圧V3を調整する制限信号23を第1の駆動制御回路6内の電圧調整回路62に出力する。この制限信号23は第1のMOSFET4をオフさせるために駆動信号6aを制限する信号であり、これにより第1のMOSFET4はオフする。
When a change in the direction of the current i flowing through the
カソード・アノード間電圧VCAが低下して検出電圧V2が基準電圧V3より低くなり、さらに、第1のMOSFET4のオン時の電流iの値がi1となる時点で、第2の駆動制御回路20は、第1のMOSFET4のみをオンさせることを選択し、制限信号23を解除する。第1の駆動制御回路6は駆動信号6aにより第1のMOSFET4をオンさせ、i1の電流iが流れる。
この電流iは、第1のMOSFET4およびシャント抵抗11を介してアノード・カソード間に流れ、アノード・カソード間電圧VAC(=−VCA)は小さくなる。この時のオン抵抗は、第1のMOSFET4のオン抵抗とシャント抵抗11との和である。When the cathode-anode voltage VCA decreases and the detection voltage V2 becomes lower than the reference voltage V3, and the current i when the
This current i flows between the anode and the cathode via the
この状態で電流iが増大するとオン電圧、即ちアノード・カソード間電圧VACが増大するが、電流iの値がi2になると、第2のMOSFET10をオンさせる。この時、第2の駆動制御回路20は、第1のMOSFET4および第2のMOSFET10をオンさせるMOSFETとして選択し、第2のMOSFET10をオンさせる駆動信号21を出力する。この駆動信号21は、第2のMOSFET10のソース電極の電位基準の電圧で出力され、第1のMOSFET4がオンした際に第2の駆動制御回路20に制御電圧V1からチャージされるチャージポンプなどにより生成する。第2のMOSFET10がオンすると、シャント抵抗11を流れていた電流iが第2のMOSFET10に転流する。これにより、電流iは、第1のMOSFET4および第2のMOSFET10を介してアノード・カソード間に流れる。この時のオン抵抗は、第1のMOSFET4のオン抵抗と第2のMOSFET10のオン抵抗との和となり、オン抵抗が小さくなるためオン電圧が下がる。
When the current i increases in this state, the on-voltage, that is, the anode-cathode voltage VAC increases. When the value of the current i reaches i2, the
電流iがさらに増大するとオン電圧が増大するが、電流iの値がi3になると、第3のMOSFET12をオンさせる。この時、第2の駆動制御回路20は、第1のMOSFET4および第2、第3のMOSFET10、12をオンさせるMOSFETとして選択し、第2のMOSFET10をオンさせる駆動信号21を出力すると共に、第3のMOSFET12をオンさせる駆動信号22を出力する。この駆動信号22は、第1のMOSFET4への駆動信号6aと共にAND回路63に入力されて、AND回路63から第3のMOSFET12のゲート電極に駆動信号24aが出力される。このため、第3のMOSFET12は、駆動信号6aと同期してスイッチングされる。
第1のMOSFET4および第2のMOSFET10で形成される経路に並列に接続される第3のMOSFET12がオンするため、アノード・カソード間のオン抵抗が小さくなりオン電圧が下がる。When the current i further increases, the on-voltage increases, but when the value of the current i becomes i3, the
Since the
電流iがさらに増大するとオン電圧が増大するが、電流iの値がi4になると、第1のMOSFET4および第3のMOSFET12をオフさせ、第2のMOSFET10をオンさせる。この時、第2の駆動制御回路20は、第2のMOSFET10をオンさせるMOSFETとして選択し、第2のMOSFET10をオンさせる駆動信号21を出力すると共に、駆動信号22をロウにして第3のMOSFET12をオフさせ、さらに、基準電圧V3を調整する制限信号23を第1の駆動制御回路6内の電圧調整回路62に出力する。この制限信号23は第1のMOSFET4をオフさせるために駆動信号6aを制限する信号であり、これにより第1のMOSFET4はオフする。
電流iは、第1のMOSFET4の寄生ダイオードおよび第2のMOSFET10で形成される経路、第3のダイオード13の寄生ダイオードを経る経路、第3のダイオード13を経る経路に流れ、電流iがさらに増大してもオン電圧は殆ど変化しない。When the current i further increases, the on-voltage increases, but when the value of the current i becomes i4, the
The current i flows through the path formed by the parasitic diode of the
以上のように、第2の駆動制御回路20は、電流iが増大するとオンさせるMOSFETの組み合わせを、オン抵抗を低くするように切り替えて、オン電圧の増大を抑制する。実際には、検出電圧V2が上記電流値i1〜i4のそれぞれに対応する電圧値となる時に切り替える。また、図6に示すように、電流方向が検出可能なオン電圧の電圧範囲31内で、オン抵抗が最小となるように制御される。
As described above, the second
この実施の形態では、第1のMOSFET4に直列に接続される第2のMOSFET10と、並列に接続される第3のMOSFET12と、第2のMOSFET10に並列接続されるシャント抵抗11と、第3のダイオード13とを備えたオン電圧調整回路14を備えて、アノード端子2からカソード端子3に順方向に電流iが流れるときのアノード・カソード間のオン抵抗を段階的に変化させてオン電圧が増大するのを抑制した。これにより、整流装置1の導通損失を低減でき、高効率で省エネルギ化に適した整流装置が実現できる。
また、電流方向変化の検出が困難な電流iの範囲(i1以下)では、第1のMOSFET4への駆動信号6aを制限する制御を行うため、整流装置1の誤動作を防止できる。In this embodiment, a
In addition, in the range of the current i in which it is difficult to detect the change in the current direction (i1 or less), control for limiting the
なお、2以上の第2のMOSFET10を第1のMOSFET4に直列に接続しても良く、並列に接続される第3のMOSFET12の並列数を2以上としても良い。また、第2のMOSFET10、第3のMOSFET12は、いずれか一方のみを備えても良い。さらに、シャント抵抗11や第3のダイオード13は無くても良く、複数個あっても良い。
またこの実施の形態では第1のMOSFET4と第3のMOSFET12とを同時にスイッチングするものを示したが、これに限らない。MOSFETを駆動するための電力とオン電圧を小さくして、整流時の損失和が最小になるように、電流iの増大に合わせて、まず第1のMOSFET4のみオンさせ、次に第3のMOSFET12のみオンさせ、さらに第1のMOSFET4および第3のMOSFET12を同時にオンさせる等、駆動するMOSFETを段階的に選択してもかまわない。
また、第1のMOSFET4と第3のMOSFET12は種類の違う素子、例えば第1のMOSFET4に比べて第3のMOSFET12はオン抵抗値の小さな素子を用いても良い。このように、電流方向が検出可能な範囲でオン電圧を小さくし整流時の導通損失と、MOSFETの駆動損失の和が最小になるように、電流iの値に応じて使用する素子の種類と個数を変更しても良い。
いずれの場合も、電流方向が検出可能なオン電圧の電圧範囲31内で、オン抵抗が最小となるように、検出電圧V2に応じてオン抵抗を段階的に変化させる。Two or more
In this embodiment, the
In addition, the
In either case, the on-resistance is changed stepwise in accordance with the detection voltage V2 so that the on-resistance is minimized within the
また、この実施の形態では、第1のMOSFET4を駆動する第1の駆動制御回路6と別に第2の駆動制御回路20を備えたが、第1の駆動制御回路6と第2の駆動制御回路20とAND回路24との機能を備えた駆動制御回路を用いても良い。その場合、第1のMOSFET4と、第1のMOSFET4に直列に接続される第2のMOSFET10と、並列に接続される第3のMOSFET12とを備え、駆動制御回路から各MOSFET4、10、12のゲート電極に駆動信号を出力することで、上記実施の形態5と同様の制御を行う。
In this embodiment, the second
実施の形態6.
次に、この発明の実施の形態6による整流装置を図に基づいて説明する。
図8は、この発明の実施の形態6による整流装置の回路構成を示す図である。
図に示すように、整流装置1は、陽極端子としてのアノード端子2、陰極端子としてのカソード端子3の2端子を外部端子とし、該2端子間に接続された第1のMOSFET4と、所定の制御電圧V1を生成する電源回路5cと、制御電圧V1により第1のMOSFET4を駆動制御する第1の駆動制御回路6と、第1のMOSFET4に流れる電流方向を検出するための電流方向検出回路7とを備える。第1のMOSFET4は、ソース・ドレイン間に寄生ダイオード4aを内蔵し、ソース電極をアノード端子2に、ドレイン電極をカソード端子3に接続する。
Next, a rectifier according to
FIG. 8 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, the
電源回路5cは、第1の電源回路5aと第2の電源回路5bとで構成される。第1の電源回路5aは、第1のダイオード51、第1のコンデンサ52、および、例えばチョッパ回路やチャージポンプなどで構成された第1の電圧調整回路53を備え、アノード端子2とカソード端子3との間に印加される逆電圧を第1のダイオード51を介して第1のコンデンサ52に充電し、第1の電圧調整回路53は第1のコンデンサ52の充電電圧からアノード端子2を電位基準とした制御電圧V1を生成する。第2の電源回路5bは、第2のダイオード55、第2のコンデンサ56、および、例えばチョッパ回路やチャージポンプ、コッククロフト回路などで構成された第2の電圧調整回路57を備え、アノード端子2とカソード端子3との間に印加される正極性電圧(以下、順電圧と称す)を第2のダイオード55を介して第2のコンデンサ56に充電し、第2の電圧調整回路57は第2のコンデンサ56の充電電圧からアノード端子2を電位基準とした制御電圧V1を生成する。また、第1、第2の電圧調整回路53、57は、それぞれ出力側に配されたダイオード54、58を介して電源回路5c全体の出力端子に接続されて、電源回路5cは、アノード端子2とカソード端子3との間に印加される電圧極性に拘わらず制御電圧V1を出力する。
The
電流方向検出回路7は、電源回路5cの出力に接続された電流制限用抵抗71、およびアノードを電流制限用抵抗71に接続しカソードをカソード端子3に接続したダイオード72を備える。そして、電流方向検出回路7は、ダイオード72のアノード電位V2を、整流装置1のアノード端子2を電位基準として検出し、検出電圧V2とする。
第1の駆動制御回路6は、電源回路5cからの制御電圧V1を用いて第1のMOSFET4のゲート電極に駆動信号6aを出力する駆動回路61と、制御電圧V1から基準電圧V3を生成する電圧調整回路62とを備える。そして、駆動回路61は、電流方向検出回路7からの検出電圧V2と基準電圧V3との大小を比較して、第1のMOSFET4のゲート電極へ第1のMOSFET4をオン/オフさせる駆動信号6aを出力する。ここでは、検出電圧V2が基準電圧V3より低いとき、第1のMOSFET4をオンさせる。The current
The first
次に、整流装置1の動作特性について説明する。
カソード端子3とアノード端子2間のカソード・アノード間電圧VCA、およびアノード端子2からカソード端子3に第1のMOSFET4を介して流れる電流iの特性と、第1のMOSFET4の動作との関係を図9に示す。図9において、33は第1のMOSFET4の動作状態、34はカソード・アノード間電圧VCAの特性、35は順方向を正とした電流iの特性を示すものである。なお、カソード・アノード間電圧VCAは、第1のMOSFET4のドレイン・ソース間電圧である。
図に示すように、カソード・アノード間電圧VCAが正である時、即ちカソード・アノード間に逆電圧印加時、第1のMOSFET4はオフしてカソード・アノード間が遮断される遮断期間Bとなる。また、第1のMOSFET4がオンしてカソード・アノード間が導通する導通期間Aでは、カソード・アノード間電圧VCAは負である。Next, the operational characteristics of the
The relationship between the cathode-anode voltage VCA between the
As shown in the figure, when the cathode-anode voltage VCA is positive, that is, when a reverse voltage is applied between the cathode and the anode, the
遮断期間Bでは、アノード端子2とカソード端子3との間に印加される逆電圧を第1の電源回路5aの第1のダイオード51を介して第1のコンデンサ52に充電する。導通期間Aでは、カソード・アノード間電圧VCAを第2の電源回路5bの第2のダイオード55を介して第2のコンデンサ56に充電する。
第1の電圧調整回路53は、第1のコンデンサ52の充電電圧からアノード端子2を電位基準とした、例えば15Vの制御電圧V1を生成する。第2の電圧調整回路57は、第2のコンデンサ56の充電電圧から同様の制御電圧V1を生成する。
電源回路5cは、第1、第2の電源回路5a、5b双方からの制御電圧V1を出力するため、アノード端子2とカソード端子3との間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧V1を出力できる。In the cut-off period B, the reverse voltage applied between the
The first
Since the
なお、第1、第2の電圧調整回路53、57は、双方を常時動作させる必要はなく、いずれかが動作して電源回路5cから制御電圧V1を出力すれば良い。その場合、第1、第2の電圧調整回路53、57の各入力電圧である第1、第2のコンデンサ52、56の電圧を検出して、第1、第2の電圧調整回路53、57が安定した制御電圧V1を出力できない電圧の場合に動作を停止させるなどの方法を用いても良い。
Note that the first and second
逆電圧印加時、カソード・アノード間電圧VCAが制御電圧V1より高いとき、電流方向検出回路7では、電源回路5cの出力端子からカソード端子3に電流が流れず、検出電圧V2は制御電圧V1と同等である。駆動回路61は、例えば0.7Vに設定された基準電圧V3と検出電圧V2とを比較し、検出電圧V2が基準電圧V3より低いとき第1のMOSFET4をオンさせる。この場合、検出電圧V2は制御電圧V1と同等に高い電圧であるため、第1のMOSFET4はオフし、整流装置1は電流iの導通を阻止する。
When the reverse voltage is applied and the cathode-anode voltage VCA is higher than the control voltage V1, in the current
逆電圧印加時で、カソード・アノード間電圧VCAが制御電圧V1より低くなると、電流方向検出回路7では、電源回路5cの出力端子からカソード端子3に、電流制限用抵抗71およびダイオード72を介して電流が流れる。この時、電流制限用抵抗71は電流を制限して電源回路5cの出力の放電を抑制する。
そして、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。カソード・アノード間電圧VCAが低下するにつれて検出電圧V2も低下するが、逆電圧印加時には、検出電圧V2はダイオード72の順方向電圧Vf(例えばPN接合ダイオードを使用した場合は0.6〜0.7V程度)より高いため、基準電圧V3を適切に設定することで検出電圧V2が基準電圧V3以上となって、第1のMOSFET4はオフ状態となり整流装置1は電流iの導通を阻止する。When the reverse voltage is applied and the cathode-anode voltage VCA becomes lower than the control voltage V1, in the current
A voltage value obtained by adding the forward voltage Vf of the
カソード・アノード間電圧VCAが低下して検出電圧V2が基準電圧V3より低くなると、駆動回路61は、第1のMOSFET4をオンさせる駆動信号6aを出力し、第1のMOSFET4はオフからオンになる。第1のMOSFET4がオンすると、アノード端子2からカソード端子3に第1のMOSFET4を介した電流iが順方向に流れ、この電流iと第1のMOSFET4のオン抵抗による電圧降下が発生して、カソード・アノード間電圧VCAが負となる。電流方向検出回路7では、電源回路5cの出力端子からカソード端子3に、電流制限用抵抗71およびダイオード72を介して電流が流れる。そして、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。この場合、検出電圧V2は、ダイオードの順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧を減算した電圧値となる。
When the cathode-anode voltage VCA decreases and the detection voltage V2 becomes lower than the reference voltage V3, the
駆動回路61で用いる基準電圧V3は、例えば0.7Vに設定されるとしたが、ダイオード72の順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧を減算した電圧値と、順方向電圧Vfとオン電圧とを加算した電圧値との間に設定する。
上述したように、第1のMOSFET4がオンして第1のMOSFET4に順方向に電流iが流れると、検出電圧V2は、ダイオードの順方向電圧Vfから第1のMOSFET4のドレイン・ソース間のオン電圧を減算した電圧値となり、基準電圧V3より低くなる。これにより、駆動回路61は第1のMOSFET4をオンさせ、整流装置1は電流iの導通を継続する。The reference voltage V3 used in the
As described above, when the
カソード・アノード間電圧VCAが負から正に反転した時、即ち逆電圧印加の初期時には、第1のMOSFET4はオン状態であるため、カソード端子3からアノード端子2に第1のMOSFET4を介した電流iが逆方向に流れ、この電流iと第1のMOSFET4のオン抵抗による電圧降下が逆方向に発生する。電流方向検出回路7では、電源回路5cの出力端子からカソード端子3に、電流制限用抵抗71およびダイオード72を介して電流が流れる。そして、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。この場合、検出電圧V2は、ダイオードの順方向電圧Vfに第1のMOSFET4のドレイン・ソース間のオン電圧を加算した電圧値となり、基準電圧V3以上となる。これにより、駆動回路61は第1のMOSFET4をオフさせ、整流装置1は電流iの導通を阻止する。
When the cathode-anode voltage VCA is inverted from negative to positive, that is, at the initial stage of reverse voltage application, the
以上のようにこの実施の形態では、電源回路5cを、アノード端子2とカソード端子3との間に印加される逆電圧を利用して第1の電圧調整回路53にて所定の制御電圧V1を生成する第1の電源回路5aと、順電圧を利用して第2の電圧調整回路57にて所定の制御電圧V1を生成するする第2の電源回路5bとで構成した。このため、逆電圧のみを用いて電源生成した場合に比べて、電流の周波数や2端子間の通電率によって制御電圧が変動することはなく、2端子間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧V1を安定して出力できる。このため、第1の駆動制御回路6に必要な、例えば第1のMOSFET4の駆動や、第1の駆動制御回路6内の素子に要する電圧となる制御電圧V1を安定して得ることができ、整流装置1が信頼性よく動作できる。また第1の駆動制御回路6に用いる素子の耐圧を逆電圧の大きさ以上にする必要がなく、安価な素子で第1の駆動制御回路6を構成できる。また、制御電圧V1の変動を抑制するために、電源回路5cに容量の大きなコンデンサなどを設ける必要もなく、小型化に適した装置構成となる。
As described above, in this embodiment, the
また、電源回路5cからの制御電圧V1を、第1のMOSFET4の駆動電圧に用いるだけでなく、電流方向検出回路7にて検出電圧V2を得るために兼用したため、簡略な回路構成で2端子のダイオードとの置き換えが容易で、導通損失が小さく省エネルギ化に適した整流装置1を、高い信頼性で実現できる。
また、カソード・アノード間電圧VCAが制御電圧V1より高いときは、電流方向検出回路7内のダイオード72がオンせず、高い逆電圧が第1の駆動制御回路6に印加されることが防止できる。また、検出電圧V2も制御電圧V1と同等を超えて高くなることはなく、検出のための各素子に印加される電圧も抑制できる。Further, since the control voltage V1 from the
Further, when the cathode-anode voltage VCA is higher than the control voltage V1, the
また、電流方向検出回路7では、ダイオード72が導通時、カソード・アノード間電圧VCAにダイオード72の順方向電圧Vfを加算した電圧値を検出電圧V2として検出する。ダイオード72の順方向電圧Vfは、ほぼ一定で、カソード・アノード間電圧VCAは、カソード・アノード間の電流iの方向と大きさにより変化するため、検出電圧V2によりカソード・アノード間の電流iの方向と大きさを検出できる。このように第1のMOSFET4を流れる電流方向の検出が容易に信頼性よく実現できる。また、逆電圧印加時でカソード・アノード間の電流iが遮断されているときも、基準電圧V3以上の検出電圧V2を検出できる。
そして、駆動回路61は、検出電圧V2に応じて駆動信号6aを生成することで、整流装置1の2端子間に逆電圧が印加されたときは第1のMOSFET4をオフして電流を阻止し、順電圧が印加されたときは第1のMOSFET4をオンして整流装置1の2端子間を導通させることができる。The current
Then, the
実施の形態7.
次に、この発明の実施の形態7による整流装置を図に基づいて説明する。
図10は、この発明の実施の形態7による整流装置の回路構成を示す図である。
図に示すように、整流装置1は、上記実施の形態1、6と同様に、アノード端子2、カソード端子3の2端子を外部端子とし、この2端子間に第1のMOSFET4を接続する。そして、所定の制御電圧V1を生成する電源回路50と、第1の駆動制御回路6と、電流方向検出回路7とを備える。第1のMOSFET4、第1の駆動制御回路6、および電流方向検出回路7の構成および動作は上記実施の形態1、6と同様である。電源回路50について、以下に説明する。
Next, a rectifier according to
FIG. 10 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, the
電源回路50は、第1の電圧調整回路53から成る第1の電源回路50aと、第2の電圧調整回路57から成る第2の電源回路50bとで構成され、出力側でアノード端子2との間に、フィルタ回路としてのコンデンサ59を備える。また、第1の駆動制御回路6から出力される駆動信号6aが、第1、第2の電圧調整回路53、57に入力される。
第1の電圧調整回路53は、入力される駆動信号6aがオフ信号の時、即ち、第1のMOSFET4がオフ状態の時、アノード端子2とカソード端子3との間に印加される逆電圧からアノード端子2を電位基準とした制御電圧V1を生成する。この時、第1の電圧調整回路53は、逆電圧が制御電圧V1より大きい場合は降圧動作を行い、逆電圧が制御電圧V1より小さい場合は昇圧動作を行う。
また、第2の電圧調整回路57は、入力される駆動信号6aがオン信号の時、即ち、第1のMOSFET4がオン状態の時、アノード端子2とカソード端子3との間に印加される順電圧を昇圧してアノード端子2を電位基準とした制御電圧V1を生成する。The
The first
The second
これにより、電源回路50は、第1、第2の電圧調整回路53、57のいずれか一方を動作させて、所定の制御電圧V1を生成して出力することができる。なお、駆動信号6aは、オン/オフと変化するため、第1、第2の電圧調整回路53、57は交互に動作することになる。そして、出力側に設けられたコンデンサ59により、第1、第2の電圧調整回路53、57の動作の切替時に、制御電圧V1が変動するのが抑制される。
なお、コンデンサ59は、第1、第2の電圧調整回路53、57の動作切替時における制御電圧V1の変動のみを抑えればよいため、容量は比較的小さいもので良く、電圧変動が許容範囲内であれば、コンデンサ59は無くても良い。Thereby, the
The
この実施の形態においても、上記実施の形態6と同様に、電源回路50を、アノード端子2とカソード端子3との間に印加される逆電圧を利用して第1の電圧調整回路53にて所定の制御電圧V1を生成する第1の電源回路50aと、順電圧を利用して第2の電圧調整回路57にて所定の制御電圧V1を生成する第2の電源回路50bとで構成した。このため、逆電圧のみを用いて電源生成した場合に比べて、電流の周波数や2端子間の通電率によって制御電圧が変動することはなく、2端子間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧V1を安定して出力できる。このため、第1の駆動制御回路6に必要な制御電圧V1を安定して得ることができ、整流装置1が信頼性よく動作できる。また第1の駆動制御回路6に用いる素子の耐圧を逆電圧の大きさ以上にする必要がなく、安価な素子で第1の駆動制御回路6を構成できる。また、制御電圧V1の変動を抑制するために、電源回路50に容量の大きなコンデンサなどを設ける必要もなく、小型化に適した装置構成となる。
Also in this embodiment, similarly to the sixth embodiment, the
また、第1、第2の電源回路50a、50bには、電荷を保持するためのコンデンサを設けないため、起動時の電源回路50の立ち上がり時間を短縮することができる。
なお、第1、第2の電圧調整回路53、57は、内部に自身の制御電源を備える。そして起動時には、第1、第2の電圧調整回路53、57に入力される電圧から、分圧抵抗やツェナーダイオードを用いて各制御電源を立ち上げる。あるいは、第1、第2の電圧調整回路53、57のいずれかが生成する制御電圧V1を、各制御電源用のコンデンサにチャージポンプにより充電する。In addition, since the first and second
The first and second
実施の形態8.
次に、この発明の実施の形態8による整流装置を図に基づいて説明する。
図11は、この発明の実施の形態8による整流装置の回路構成を示す図である。
上記実施の形態7では、第1、第2の電圧調整回路53、57は、第1の駆動制御回路6から出力される駆動信号6aを入力して動作させたが、この実施の形態8では、駆動信号6aを第1、第2の電圧調整回路53、57に入力せず、第1、第2の電圧調整回路53、57は、入力される電圧に応じて動作させる。その他の構成および動作は、上記実施の形態7と同様である。
第1、第2の電圧調整回路53、57は、アノード端子2とカソード端子3との間に印加されるカソード・アノード間電圧VCAを入力電圧として所定の制御電圧V1を生成する。第1の電圧調整回路53は、アノード端子2とカソード端子3との間に印加される逆電圧が入力されると、この逆電圧からアノード端子2を電位基準とした制御電圧V1を生成する。この時、第1の電圧調整回路53は、逆電圧が制御電圧V1より大きい場合は降圧動作を行い、逆電圧が制御電圧V1より小さい場合は昇圧動作を行う。
また、第2の電圧調整回路57は、アノード端子2とカソード端子3との間に印加される順電圧が入力されると、この順電圧を昇圧してアノード端子2を電位基準とした制御電圧V1を生成する。Embodiment 8 FIG.
Next, a rectifier according to Embodiment 8 of the present invention will be described with reference to the drawings.
FIG. 11 is a diagram showing a circuit configuration of a rectifier according to Embodiment 8 of the present invention.
In the seventh embodiment, the first and second
The first and second
Further, when a forward voltage applied between the
これにより、電源回路50は、第1、第2の電圧調整回路53、57のいずれか一方を動作させて、所定の制御電圧V1を生成して出力することができる。なお、カソード・アノード間電圧VCAが逆電圧である時は、駆動信号6aはオフ出力で第1のMOSFET4はオフ状態となり、カソード・アノード間電圧VCAが順電圧である時は、駆動信号6aはオン出力で第1のMOSFET4はオン状態となる。このため、第1、第2の電圧調整回路53、57は、上記実施の形態7の場合と同様に交互に動作することになる。そして、出力側に設けられたコンデンサ59により、第1、第2の電圧調整回路53、57の動作の切替時に、制御電圧V1が変動するのが抑制される。
Thereby, the
この実施の形態8による電源回路50は、第1、第2の電圧調整回路53、57の動作の切替を、入力電圧に基づいて行う他は、上記実施の形態7と同様であり、同様の効果が得られる。
即ち、電流の周波数や2端子間の通電率によって生成する制御電圧が変動することはなく、2端子間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧V1を安定して出力できる。このため、第1の駆動制御回路6に必要な制御電圧V1を安定して得ることができ、整流装置1が信頼性よく動作できる。また第1の駆動制御回路6に用いる素子の耐圧を逆電圧の大きさ以上にする必要がなく、安価な素子で第1の駆動制御回路6を構成できる。また、制御電圧V1の変動を抑制するために、電源回路50に容量の大きなコンデンサなどを設ける必要もなく、小型化に適した装置構成となる。
また、第1、第2の電源回路50a、50bには、電荷を保持するためのコンデンサを設けないため、起動時の電源回路50の立ち上がり時間を短縮することができる。The
That is, the generated control voltage does not vary depending on the frequency of current and the conduction rate between the two terminals, and the predetermined control is performed regardless of the polarity of the voltage applied between the two terminals and the magnitude of the reverse voltage. The voltage V1 can be output stably. For this reason, the control voltage V1 required for the first
In addition, since the first and second
なお、上記実施の形態6〜8で示した電源回路5c、50は、上記実施の形態1〜5において、電源回路5の替わりに適用することもできる。この場合も、各実施の形態と同様の効果が得られる。
The
また、上記実施の形態6〜8に示された整流装置において、電流方向検出回路7を、他の構成、例えば、ホール素子や、電流検出用のシャント抵抗により構成することもできる。この場合も、電源回路50の出力端子を電流方向検出回路に接続し、制御電圧V1を用いて、電流方向を検知するための検出電圧V2を得ることができる。
Further, in the rectifiers shown in the above-described sixth to eighth embodiments, the current
実施の形態9.
次に、この発明の実施の形態9による整流装置を図に基づいて説明する。
図12は、この発明の実施の形態9による整流装置の回路構成を示す図である。
図に示すように、整流装置1は、上記実施の形態1と同様に、アノード端子2、カソード端子3の2端子を外部端子とし、制御電圧V1を生成する電源回路5と、第1の駆動制御回路6と、電流方向検出回路7とを備える。
また、整流装置1の2端子間に、ドレイン電極をカソード端子3に接続する第1のMOSFET4と、この第1のMOSFET4に直列接続される異常時遮断用MOSFET15(以下、遮断用MOSFET15と称す)とを備える。遮断用MOSFET15は、ソース電極を第1のMOSFET4のソース電極に接続し、ドレイン電極をアノード端子2に接続する。Embodiment 9 FIG.
Next, a rectifier according to Embodiment 9 of the present invention will be described with reference to the drawings.
FIG. 12 is a diagram showing a circuit configuration of a rectifier according to Embodiment 9 of the present invention.
As shown in the figure, in the same way as in the first embodiment, the
Also, a
電源回路5、第1の駆動制御回路6、および電流方向検出回路7の構成および動作は、上記実施の形態1と同様であるが、この場合、アノード端子2と第1のMOSFET4との間に遮断用MOSFET15が挿入されているため、制御電圧V1、検出電圧V2、基準電圧V3は、第1のMOSFET4のソース電極を電位基準として生成あるいは検出される。このため、図12内の電圧VCAは、カソード端子3と第1のMOSFET4のソース電極との間の電圧を示すものとする。
また、アノード端子2と電源回路5内のコンデンサ52との間にダイオード16を接続し、遮断用MOSFET15がオフ状態の時に、アノード端子2、カソード端子3間に印加される順電圧をダイオード16を介してコンデンサ52に充電する。
さらに、電源回路5からの制御電圧V1で動作する第3の駆動制御回路25を備え、第3の駆動制御回路25は、電流方向検出回路7からの検出電圧V2に応じて遮断用MOSFET15への駆動信号25aおよび第1の駆動制御回路6への制限信号25bを出力する。The configurations and operations of the
Further, the
Furthermore, a third
遮断用MOSFET15は、定常時はオン状態で、第1のMOSFET4は、上記実施の形態1で示したように、整流装置1に逆電圧が印加されるとオフして電流iを遮断し、順方向にのみ電流iを流す。
第1のMOSFET4がオンすると、アノード端子2からカソード端子3に第1のMOSFET4を介した電流iが順方向に流れ、この電流iと第1のMOSFET4のオン抵抗による電圧降下が発生する。この電圧降下分の電圧であるオン電圧(=−VCA)は、電流の増大と共に大きくなり、電流方向検出回路7からの検出電圧V2が低下する。
そして、第3の駆動制御回路25は、アノード端子2からカソード端子3に過電流が生じたことを検出し、遮断用MOSFET15をオフする。実際には、検出電圧V2を予め設定された遮断用の基準電圧と比較し、検出電圧V2が遮断用基準電圧より低くなると、遮断用MOSFET15へ駆動信号25aを出力して遮断用MOSFET15をオフする。The blocking
When the
Then, the third
また、第3の駆動制御回路25は、遮断用MOSFET15をオフするとき、同時に、第1の駆動制御回路6内の電圧調整回路62に、基準電圧V3を調整する制限信号25bを出力する。この制限信号25bは第1のMOSFET4をオフさせるために駆動信号6aを制限する信号であり、これにより第1のMOSFET4はオフする。これにより整流装置1の2端子間の全てのMOSFET4、15が遮断され、導通が阻止される。なお、第1のMOSFET4と遮断用MOSFET15とは互いに逆方向に接続されているため、内蔵される寄生ダイオードも互いに逆方向となり、電流iの向きに拘わらず確実に遮断される。
Further, the third
この実施の形態では、第1のMOSFET4のアノード端子側に遮断用MOSFET15を接続し、第3の駆動制御回路25は、電流方向検出回路7からの検出電圧V2に基づいて過電流の発生を検出して遮断用MOSFET15をオフさせる。これにより、整流装置1に過電流を流すことが防止でき、整流装置1の信頼性を向上できる。
また、第3の駆動制御回路25は、電流方向検出回路7からの検出電圧V2に基づいて過電流の発生を容易に検出することができ、容易に過電流の遮断が行える。
さらに、遮断用MOSFET15をがオフ状態の時に、整流装置1に印加される順電圧をダイオード16を介してコンデンサ52に充電するため、電流遮断時の順電圧も制御電圧V1の生成に利用でき、制御電圧生成の効率化、安定化が図れる。In this embodiment, a
The third
Furthermore, since the forward voltage applied to the
なお、上記実施の形態では、検出電圧V2を予め設定された遮断用基準電圧と比較するとしたが、遮断用基準電圧は、外部から設定および変更可能としても良い。この場合、図12に示すように、第3の駆動制御回路25は、外部から信号入力するための外部端子25cを備え、電気的信号や光信号などにより遮断用基準電圧の値を、外部から第3の駆動制御回路25に入力して設定する。これにより、遮断用の基準設定を、整流装置1だけでなく周辺回路等の条件に応じて行うことができ、利便度が向上する。
また遮断用MOSFET15をオフさせている期間は、予め設定された一定期間、もしく、外部からの電気的信号や光信号などによる解除信号が入力されるまでとしても良い。 In the above embodiment, the detection voltage V2 is compared with a preset reference voltage for cutoff. However, the reference voltage for cutoff may be set and changed from the outside. In this case, as shown in FIG. 12, the third
Further, the period during which the blocking
また、外部端子25cは、外部から信号入力するために用いたが、外部に信号出力するための外部端子を第3の駆動制御回路25に備えても良く、遮断用MOSFET15をオフ状態の時に、音や光などにより外部に過電流による異常を報知させても良い。過電流を検出して電流遮断を担う第3の駆動制御回路25が、外部に異常を報知する手段を備えることで、容易に異常を知らせることができる。
Although the
実施の形態10.
上記実施の形態9は、遮断用MOSFET15を上記実施の形態1に適用したものを示したが、他の各実施の形態2〜8に適用することもできる。特に、上記実施の形態5に遮断用MOSFET15を適用した場合を以下に示す。
この実施の形態による整流装置1は、図5で示した上記実施の形態5による構成に、上記実施の形態9の図12で示した遮断用MOSFET15、ダイオード16および第3の駆動制御回路25を付加した構成となる。
In the ninth embodiment, the blocking
The
即ち、整流装置1の2端子間には、第1のMOSFET4と、第1のMOSFET4に直列に接続される第2のMOSFET10と、第1のMOSFET4と第2のMOSFET10との直列回路に並列に接続される第3のMOSFET12と、第3のダイオード13と、さらに第1のMOSFET4のアノード端子側に接続される遮断用MOSFET15とを備える。また、第2のMOSFET10に並列にシャント抵抗11を接続し、各素子10〜13でオン電圧調整回路14を構成する。
上記実施の形態5で示したように、第2の駆動制御回路20は、検出電圧V2に応じて、第1のMOSFET4および第2、第3のMOSFET10、12の内、オンさせるMOSFETの組み合わせを決定して各MOSFET4、10、12を制御することで、アノード端子2からカソード端子3に順方向に電流iが流れるときの両端子間のオン抵抗を段階的に変化させて、オン電圧が増大するのを抑制する。そして、上記第3の駆動制御回路25は、上記実施の形態9に示したように、過電流を検出して遮断用MOSFET15をオフさせる。That is, between the two terminals of the
As shown in the fifth embodiment, the second
図13は、この実施の形態による整流装置1の動作特性を示すもので、電流iに応じて変化する電圧VAC(=−VCA)を示す図である。なお、この場合も、各電圧V1、V2、V3の電位基準は第1のMOSFET4のソース電極でり、電圧VCAは、カソード端子3と第1のMOSFET4のソース電極との間の電圧を示す。
また、図14に、電流iに対応する各MOSFETのスイッチング状態を示す。また、31aは、電流方向検出回路7において電流方向が検出可能な検出電圧V2の範囲における電圧VACの範囲、32aは第3のダイオード13の出力特性を示すものである。第1のMOSFET4および第2、第3のMOSFET10、12の状態で、SWは、駆動回路61からの駆動信号6aと同期してスイッチングされる状態を示す。FIG. 13 shows the operating characteristics of the
FIG. 14 shows the switching state of each MOSFET corresponding to the current i.
遮断用MOSFET15は、定常時はオン状態を継続し、第1〜第3のMOSFET4、10、12は、電流iが過電流と認識される電流値i5(<i4)まで上記実施の形態5と同様に動作する。
電流iが増大して電流値i5となり、検出電圧V2が遮断用基準電圧より低くなると、第3の駆動制御回路25は、遮断用MOSFET15をオフする。また、第3の駆動制御回路25は、遮断用MOSFET15をオフするとき、同時に、第1の駆動制御回路6内の電圧調整回路62に、基準電圧V3を調整する制限信号25bを出力して第1のMOSFET4をオフさせる。さらに同時に、第2の駆動制御回路20は、第2、第3のMOSFET10、12をオフさせる。The blocking
When the current i increases to a current value i5 and the detection voltage V2 becomes lower than the cutoff reference voltage, the third
以上のように、第2の駆動制御回路20は、電流iが増大するとオンさせるMOSFETの組み合わせを、オン抵抗を低くするように切り替えて、オン電圧の増大を抑制する。そして、第3の駆動制御回路25は、アノード端子2からカソード端子3に過電流が生じたことを検出し、遮断用MOSFET15をオフする。またこのとき、他のMOSFET4、10、12もオフされる。整流装置1の2端子間の全MOSFET4、10、12、15が遮断され、電流が確実に遮断される。
As described above, the second
なお、この実施の形態では、第1、第2、第3の駆動制御回路6、20、25を個別に備えたが、これらの機能を併せ持つ1つの駆動制御回路を用いても良い。
In this embodiment, the first, second, and third
実施の形態11.
図15は、この発明の実施の形態11による整流装置の回路構成を示す図である。
図に示すように、図12で示した上記実施の形態9による整流装置において、整流装置1の2端子間の電流を制限する電流制限回路17を備える。この電流制限回路17は、抵抗体やリアクトル、ダイオードなどから成り、またバイパス回路を備えて、第1のMOSFET4のドレイン電極とカソード端子3との間に接続される。
FIG. 15 is a diagram showing a circuit configuration of a rectifier according to
As shown in the figure, the rectifier according to the ninth embodiment shown in FIG. 12 includes a current limiting
第3の駆動制御回路25は、アノード端子2からカソード端子3に過電流が生じたことを検出し、遮断用MOSFET15をオフするが、この際、所定の過渡期間を設け、徐々に電流iの値を減少させて電流遮断する。この場合、遮断用MOSFET15の通電率を徐々に減少させて0にするように、遮断用MOSFET15への駆動信号25aを制御する。電流制限回路17は、例えば第3の駆動制御回路25からの制御により、定常時にはバイパス回路にてバイパスされ、遮断用MOSFET15をオン/オフする切替時の過渡期間のみ電流iを流して電流制限する。この遮断用MOSFET15をオンする際とオフする際との過渡期間の長さは同じであっても異なるものでも良い。
また、外部からの信号などにより、整流装置1の2端子間で遮断されていた電流iを復帰させて導通させる際も、遮断時と同様に所定の過渡期間を設け、徐々に電流iの値を増大させて復帰させる。ここでは、遮断用MOSFET15の通電率を0から徐々に増大させるように、遮断用MOSFET15への駆動信号25aを制御する。The third
Also, when the current i that has been interrupted between the two terminals of the rectifying
この実施の形態では、遮断用MOSFET15を用いて2端子間の電流の導通/遮断状態を切り替える際、電流値の変化を緩やかにすることで、遮断時の異常電圧発生を防止でき、また、2端子間の電流を復帰させる際に流れる突入電流も防止できる。
In this embodiment, when the conduction / cutoff state of the current between the two terminals is switched using the
実施の形態12.
上記実施の形態11では、電流制限回路17を備え、遮断用MOSFET15の通電率を徐々に増減させたが、この実施の形態11では、遮断用MOSFET15への駆動信号25aの駆動電圧を調整して、遮断用MOSFET15のオン抵抗を調整する。
この実施の形態では、電流制限回路17は不要であり、遮断用MOSFET15をオフして電流遮断する際、所定の過渡期間を設け、徐々に電流iの値を減少させて電流遮断するように、遮断用MOSFET15への駆動信号25aの駆動電圧を徐々に減少させる。また、外部からの信号などにより、整流装置1の2端子間で遮断されていた電流iを復帰させて導通させる際も、遮断時と同様に所定の過渡期間を設け、徐々に電流iの値を増大させて復帰させるように、遮断用MOSFET15への駆動信号25aの駆動電圧を徐々に増大させる。これらの過渡期間中、遮断用MOSFET15以外の全てのMOSFETをオフさせて、MOSFETの寄生ダイオードに電流を流しても良い。
この実施の形態においても、遮断用MOSFET15を用いて2端子間の電流の導通/遮断状態を切り替える際、電流値の変化を緩やかにすることで、遮断時の異常電圧発生を防止でき、また、2端子間の電流を復帰させる際に流れる突入電流も防止できる。
In the eleventh embodiment, the current limiting
In this embodiment, the current limiting
Also in this embodiment, when switching the conduction / cutoff state of the current between the two terminals using the cut-
実施の形態13.
図16は、この発明の実施の形態13による整流装置1および周辺回路の簡略構成を示す図である。この場合、整流装置1は、図12で示した上記実施の形態9による整流装置において、第1の駆動制御回路6と第3の駆動制御回路25とを1つの駆動制御回路26で示したものである。なお、電源回路5および電流方向検出回路7は、図示を省略した。
図に示すように、電圧検出回路27は、外部の基準電位からのアノード端子2の電圧を入力電圧VINとして検出する。駆動制御回路26内の第3の駆動制御回路25では、外部から入力電圧VINの信号を受信し、電圧異常を検出すると、上記実施の形態9の過電流検出時と同様に、遮断用MOSFET15をオフして電流遮断する。
FIG. 16 is a diagram showing a simplified configuration of the
As shown in the figure, the
この実施の形態では、遮断用MOSFET15を制御する駆動制御回路26内の第3の駆動制御回路25が、外部信号を受信して電圧異常を検出して遮断用MOSFET15を遮断するようにした。このため、外部の電圧検出回路27などを利用して電圧異常を容易で確実に検出でき利便性が向上する。なお、他の検出回路を用いて検出された電圧電流異常の信号や整流装置1の電流iを導通/遮断するための信号を受信しても良い。
In this embodiment, the third
また、この実施の形態に、上記実施の形態11、12を適用しても良く、同様の効果が得られる。
Further, the above-described
また、上記各実施の形態で用いるMOSFET4、10、12、15の半導体材料には、シリコンカーバイト、ガリウムナイトライド、ダイヤモンド半導体など、ワイドギャップの半導体材料で、整流装置1における整流時の損失を抑えるものが望ましい。また、整流装置1内の各ダイオードは、ショットキーバリアダイオード、ファーストリカバリダイオードなど、種類や材質は問わないが、電流方向検出回路7や各駆動制御回路6、20、25などの遅れ時間を改善するためには、シリコンカーバイトやガリウムナイトライド等から成る、順方向電圧が小さくかつ応答速度の速い素子を使うことが望ましい。
Further, the semiconductor materials of the
実施の形態14.
次に、この発明の実施の形態14による太陽光発電システムを図に基づいて説明する。
図17は、この発明の実施の形態14による太陽光発電システムの主回路構成を示す図である。
図に示すように、太陽光発電システムの主回路100は、複数(この場合3個)の太陽光パネル80を並列接続して備え、各太陽光パネル80は、それぞれ整流装置1aが並列接続された太陽電池セル81が、複数個(この場合3個)直列接続されて構成される。各太陽光パネル80にて発電された直流電力は、整流装置1bを介してコンデンサ82等のエネルギ蓄積手段に蓄積された後、並列接続された2つのチョッパ回路83により昇圧され、平滑コンデンサ84を介して出力される。チョッパ回路83は、スイッチとリアクトルと整流装置1cとを備えて構成される。
主回路100内の整流装置1a、1b、1cには、上記実施の形態1〜13で示した構成の低損失で信頼性の高い整流装置1が用いられる。
Next, a solar power generation system according to
FIG. 17 is a diagram showing a main circuit configuration of a photovoltaic power generation system according to
As shown in the figure, the
As the rectifiers 1a, 1b, and 1c in the
このような太陽光発電システムでは、複数の太陽光パネル80を並列接続して冗長系回路を構成し、確実に直流電圧を発生させる。
また、各太陽光パネル80では、複数の太陽電池セル81を直列接続しているが、各太陽電池セル81に異常が発生すると、異常が発生した太陽電池セル81に並列接続された整流装置1aにより太陽電池セル81をバイパスする。例えば、一部の太陽電池セル81に太陽光の照射が少なくて発電できない場合、その太陽電池セル81のインピーダンスが高くなる。また、太陽電池セル81の故障により太陽電池セル81の接続配線が開放故障した際、故障した太陽電池セル81に直列接続された他の太陽電池セル81により発電された電力は出力できない。このような太陽電池セル81の異常時に、整流装置1a内の第1の駆動制御回路6は、検出電圧V2から異常を検出して、第1のMOSFET4をオンさせて、故障した太陽電池セル81をバイパスする電流を流し、他の太陽電池セル81にて発電された電力は出力される。In such a solar power generation system, a plurality of
Moreover, in each
このように、整流装置1aを太陽光パネル80の保護用回路として動作させ、一部の太陽電池セル81に異常が発生しても、太陽光パネル80は電力を出力できる。また、整流装置1aは、上記各実施の形態1〜13で示したように、電流導通時に損失が極めて低い装置構成であり、太陽光パネル80内の損失が低減できる。また、整流装置1aの電流導通時に、整流装置1aの発熱が小さいことから、他の太陽電池セル81が加熱されることも抑制でき、他の太陽電池セル81の発電効率が低減するのを抑制できる。
また、第1の駆動制御回路6に外部端子を備えて、第1のMOSFET4の導通/遮断状態を外部に報知させる手段を設けても良く、管理者は異常発生箇所を速やかに見つけることができる。Thus, even if the rectifier 1a is operated as a protection circuit for the
Further, the first
また上述したように、各太陽光パネル80にて発電された直流電圧は整流装置1bを介してコンデンサ82に充電されている。いずれかの太陽光パネル80に短絡故障が発生すると、他の太陽光パネル80で発電されてコンデンサ82に蓄積された電力は、故障した太陽光パネル80を介して放電されるが、該放電経路を整流装置1bにて遮断することで上記放電が防止できる。この場合、整流装置1bは短絡故障時の逆電圧により遮断される。また、定常時に導通する整流装置1bは、上記各実施の形態1〜13で示したように、電流導通時に損失が極めて低い装置構成であり、主回路100の損失が低減できる。
この場合も、整流装置1b内の第1の駆動制御回路6に外部端子を備えて、第1のMOSFET4の導通/遮断状態を外部に報知させる手段を設けても良く、管理者は異常発生箇所を速やかに見つけることができる。Further, as described above, the DC voltage generated by each
Also in this case, the first
さらに、チョッパ回路83内の整流素子にも、損失が極めて低い整流装置1cを用いることで、チョッパ回路83の昇圧効率が向上する。
このように、主回路100内の整流装置1a、1b、1cに、この発明による低損失で信頼性の高い整流装置を用いたことで、太陽光発電システムの発電効率および信頼性を向上できる。Furthermore, the boosting efficiency of the
Thus, the power generation efficiency and reliability of the photovoltaic power generation system can be improved by using the low-loss and high-reliability rectifier according to the present invention for the rectifiers 1a, 1b, and 1c in the
外部端子が2端子である整流回路を備えた回路に幅広く利用でき、特に電力変換装置に用いることで、電力変換効率の向上に寄与できる。 It can be widely used for a circuit including a rectifier circuit having two external terminals, and can contribute to improvement of power conversion efficiency, particularly when used in a power converter.
この発明による整流装置は、外部端子を陽極端子と陰極端子との2端子とし、該2端子間に、ソース電極を上記陽極端子側にして接続された第1のMOSFETと、上記2端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、上記電源回路からの制御電圧を用いて上記第1のMOSFETのゲート電極に駆動信号を出力する第1の駆動制御回路と、上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備える。そして、上記電源回路は、上記2端子間に印加される逆極性電圧をダイオードを介して充電するコンデンサ、および該コンデンサの電圧から上記陽極端子を電位基準とした上記制御電圧を生成する電圧調整回路を備えて該制御電圧を出力し、上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力するものである。
またこの発明による整流装置は、上記電源回路は上記2端子間に印加される逆極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第1の電圧調整回路、および上記2端子間に印加される正極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第2の電圧調整回路を備えて該制御電圧を出力し、上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力するものである。
In the rectifier according to the present invention, an external terminal is an anode terminal and a cathode terminal, and a first MOSFET connected between the two terminals with a source electrode on the anode terminal side is connected between the two terminals. A power supply circuit that generates and outputs a predetermined control voltage from the applied voltage, and a first drive control circuit that outputs a drive signal to the gate electrode of the first MOSFET using the control voltage from the power supply circuit; A current limiting resistor connected to the output of the power supply circuit, and a detection circuit for detecting an anode potential of the diode, having a diode having an anode connected to the current limiting resistor and a cathode connected to the cathode terminal; Is provided. The power supply circuit includes a capacitor that charges a reverse polarity voltage applied between the two terminals via a diode, and a voltage adjustment circuit that generates the control voltage based on the potential of the anode terminal from the voltage of the capacitor. And the first drive control circuit outputs the drive signal in accordance with the anode potential of the diode detected by the detection circuit.
In the rectifier according to the present invention, the power supply circuit uses a reverse polarity voltage applied between the two terminals to generate the control voltage with the anode terminal as a potential reference, and the 2 A second voltage adjusting circuit that generates the control voltage with the anode terminal as a potential reference by using a positive voltage applied between the terminals, and outputs the control voltage, and the first drive control circuit includes: The drive signal is output in accordance with the anode potential of the diode detected by the detection circuit.
またこの発明による太陽光発電システムは、太陽光パネルを1以上用いて発電するもので、上記各太陽光パネルは、直列接続された複数の太陽光発電セルと、外部端子を陽極端子と陰極端子との2端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備える。また、上記各整流装置は、請求項1〜25のいずれか1項に記載されるものであり、上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第1のMOSFETをオンさせて、該整流装置により該太陽光発電セルをバイパスするものである。
The solar power generation system according to the present invention generates power using one or more solar panels. Each of the solar panels includes a plurality of solar power generation cells connected in series, and an external terminal serving as an anode terminal and a cathode terminal. And two rectifiers connected in parallel to the respective photovoltaic power generation cells. Further, each of the rectifiers is described in any one of
Claims (28)
上記2端子間に、ソース電極を上記陽極端子側にして接続された第1のMOSFETと、
上記2端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、
上記電源回路からの制御電圧を用いて上記第1のMOSFETのゲート電極に駆動信号を出力する第1の駆動制御回路と、
上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備え、
上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力することを特徴とする整流装置。In the rectifier with two external terminals, an anode terminal and a cathode terminal,
A first MOSFET connected between the two terminals with the source electrode on the anode terminal side;
A power supply circuit that generates and outputs a predetermined control voltage from the voltage applied between the two terminals;
A first drive control circuit that outputs a drive signal to the gate electrode of the first MOSFET using a control voltage from the power supply circuit;
A current limiting resistor connected to the output of the power supply circuit; and a detection circuit for detecting an anode potential of the diode, having a diode having an anode connected to the current limiting resistor and a cathode connected to the cathode terminal. Prepared,
The rectifier according to claim 1, wherein the first drive control circuit outputs the drive signal in accordance with an anode potential of the diode detected by the detection circuit.
上記電源回路からの上記制御電圧を用いて上記オン電圧調整回路内の上記第2、第3のMOSFETのゲート電極に駆動信号を出力する第2の駆動制御回路とを備え、
該第2の駆動制御回路は、上記第1のMOSFETおよび上記オン電圧調整回路内の第2、第3のMOSFETの内、オンさせるMOSFETの組み合わせを、上記検出回路に検出された上記ダイオードのアノード電位に応じて、上記2端子間のオン抵抗が低減されるように選択して、上記駆動信号を出力することを特徴とする請求項4に記載の整流装置。One or both of one or a plurality of second MOSFETs connected in series to the first MOSFET and one or a plurality of third MOSFETs connected in parallel to the first MOSFET are connected between the two terminals. An on-voltage adjusting circuit,
A second drive control circuit for outputting a drive signal to the gate electrodes of the second and third MOSFETs in the on-voltage adjusting circuit using the control voltage from the power supply circuit;
The second drive control circuit includes: an anode of the diode that is detected by the detection circuit of a combination of MOSFETs to be turned on from the first MOSFET and the second and third MOSFETs in the on-voltage adjusting circuit; 5. The rectifier according to claim 4, wherein the drive signal is output by selecting so as to reduce an on-resistance between the two terminals in accordance with a potential.
該第3の駆動制御回路は、電流電圧異常を検出して、上記異常時遮断用MOSFETをオフさせて上記2端子間の電流を遮断することを特徴とする請求項4に記載の整流装置。An abnormal cutoff MOSFET having a drain electrode connected to the anode terminal and a source electrode connected to the source electrode of the first MOSFET, and a gate electrode of the abnormal cutoff MOSFET using the control voltage from the power supply circuit And a third drive control circuit for outputting a drive signal to
5. The rectifier according to claim 4, wherein the third drive control circuit detects a current-voltage abnormality and turns off the abnormal-time cutoff MOSFET to cut off a current between the two terminals. 6.
上記各太陽光パネルは、
直列接続された複数の太陽光発電セルと、
外部端子を陽極端子と陰極端子との2端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備え、
上記各整流装置は、
上記2端子間に、ソース電極を上記陽極端子側にして接続された第1のMOSFETと、
上記2端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、
上記電源回路からの制御電圧を用いて上記第1のMOSFETのゲート電極に駆動信号を出力する第1の駆動制御回路と、
上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備え、
上記第1の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第1のMOSFETをオンさせて、該整流装置により該太陽光発電セルをバイパスすることを特徴とする太陽光発電システム。In a solar power generation system that generates power using one or more solar panels,
Each of the above solar panels
A plurality of photovoltaic cells connected in series;
A rectifier connected in parallel to each of the photovoltaic power generation cells, with the external terminal as two terminals of an anode terminal and a cathode terminal,
Each of the above rectifiers is
A first MOSFET connected between the two terminals with the source electrode on the anode terminal side;
A power supply circuit that generates and outputs a predetermined control voltage from the voltage applied between the two terminals;
A first drive control circuit that outputs a drive signal to the gate electrode of the first MOSFET using a control voltage from the power supply circuit;
A current limiting resistor connected to the output of the power supply circuit; and a detection circuit for detecting an anode potential of the diode, having a diode having an anode connected to the current limiting resistor and a cathode connected to the cathode terminal. Prepared,
The first drive control circuit detects an abnormality of the connected photovoltaic power generation cell from the anode potential of the diode detected by the detection circuit, turns on the first MOSFET, and the rectifier A photovoltaic power generation system characterized in that the photovoltaic power generation cell is bypassed.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180922 | 2008-07-11 | ||
JP2008180921 | 2008-07-11 | ||
JP2008180922 | 2008-07-11 | ||
JP2008180921 | 2008-07-11 | ||
PCT/JP2009/003171 WO2010004738A1 (en) | 2008-07-11 | 2009-07-08 | Rectification device and photovoltaic generation system using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2010004738A1 true JPWO2010004738A1 (en) | 2011-12-22 |
Family
ID=41506865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010519641A Pending JPWO2010004738A1 (en) | 2008-07-11 | 2009-07-08 | Rectifier and solar power generation system including the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2010004738A1 (en) |
WO (1) | WO2010004738A1 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2868138T3 (en) | 2010-10-07 | 2021-10-21 | Toshiba Mitsubishi Elec Ind | Fault detection apparatus |
JP5807743B2 (en) * | 2011-10-03 | 2015-11-10 | セイコーエプソン株式会社 | POWER GENERATION DEVICE, ELECTRONIC DEVICE, MOBILE DEVICE, AND POWER GENERATION DEVICE CONTROL METHOD |
DE102011082160A1 (en) * | 2011-09-06 | 2013-03-07 | Robert Bosch Gmbh | Protective switching device, photovoltaic system and method for operating such |
JP5915232B2 (en) * | 2012-02-14 | 2016-05-11 | 株式会社デンソー | Switching element control circuit and switching element control method |
JP6616114B2 (en) * | 2015-07-24 | 2019-12-04 | 京セラ株式会社 | Photoelectric conversion device |
US10770882B2 (en) * | 2016-04-06 | 2020-09-08 | Shindengen Electric Manufacturing Co., Ltd. | Power module |
JP2018064148A (en) * | 2016-10-11 | 2018-04-19 | トヨタ自動車株式会社 | Switching circuit |
JP6827112B2 (en) * | 2017-06-30 | 2021-02-10 | 新電元工業株式会社 | Control circuit and ideal diode circuit |
JP7108860B2 (en) * | 2019-06-27 | 2022-07-29 | パナソニックIpマネジメント株式会社 | Power supply system and power supply system control method |
JP7332831B1 (en) * | 2023-03-29 | 2023-08-23 | 新電元工業株式会社 | Control circuit and rectifier circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006288095A (en) * | 2005-03-31 | 2006-10-19 | Ntt Data Ex Techno Corp | Rectification circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06327262A (en) * | 1993-05-07 | 1994-11-25 | Mitsubishi Electric Corp | Protector for inverter |
JP2000174308A (en) * | 1998-12-01 | 2000-06-23 | Toshiba Corp | Solar battery power generation module |
JP3991785B2 (en) * | 2002-06-27 | 2007-10-17 | 富士電機デバイステクノロジー株式会社 | Control circuit for synchronous rectification MOSFET |
JP4385090B2 (en) * | 2005-06-14 | 2009-12-16 | エヌ・ティ・ティ・データ先端技術株式会社 | Rectification circuit and voltage conversion circuit |
JP5271487B2 (en) * | 2006-08-31 | 2013-08-21 | ダイキン工業株式会社 | Power converter |
JP2008109349A (en) * | 2006-10-25 | 2008-05-08 | Matsushita Electric Ind Co Ltd | Reverse current prevention circuit |
-
2009
- 2009-07-08 WO PCT/JP2009/003171 patent/WO2010004738A1/en active Application Filing
- 2009-07-08 JP JP2010519641A patent/JPWO2010004738A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006288095A (en) * | 2005-03-31 | 2006-10-19 | Ntt Data Ex Techno Corp | Rectification circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2010004738A1 (en) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010004738A1 (en) | Rectification device and photovoltaic generation system using the same | |
JP4527767B2 (en) | Power converter | |
US9979286B2 (en) | Power converting device | |
JP5112846B2 (en) | Power switching circuit | |
JP5443749B2 (en) | Boost switching regulator and control circuit thereof | |
US9667094B1 (en) | Battery backup system for uninterrupted power supply | |
CN108604607B (en) | Protection circuit for a Photovoltaic (PV) module, method for operating the protection circuit and Photovoltaic (PV) system comprising such a protection circuit | |
EP2141746A2 (en) | By-pass diode structure for strings of series connected cells of a photovoltaic panel | |
CN108011583B (en) | Device for inhibiting PID effect | |
JP2007166783A (en) | Power transforming apparatus | |
US8547074B2 (en) | Sequential switching shunt regulator cell with non-redundant rectifier | |
JP5132797B2 (en) | Power converter | |
JP6686857B2 (en) | Short-circuit fault detection device | |
US6738270B2 (en) | Parallel power source system | |
US10090691B2 (en) | Power generation system of renewable-energy-based electric power generator and DC power source combiner provided with reverse current prevention device capable of preventing power loss in power generation system | |
TWI655827B (en) | Uninterruptible power supply | |
CN106469980B (en) | DC-DC converter | |
JP2004120901A (en) | Boosting power supply unit | |
US9812966B2 (en) | Chopper circuit | |
CN107370369B (en) | Boost chopper circuit | |
JP5741199B2 (en) | Rectifier snubber circuit | |
US9923482B2 (en) | System and method for a power inverter with controllable clamps | |
US20130272034A1 (en) | Method of forming a low power dissipation regulator and structure therefor | |
JP2017143607A (en) | Shunt device, electric power system, and space structure | |
US10243353B2 (en) | DC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |