JPWO2008111267A1 - 接続構造体および情報処理装置 - Google Patents

接続構造体および情報処理装置 Download PDF

Info

Publication number
JPWO2008111267A1
JPWO2008111267A1 JP2009503890A JP2009503890A JPWO2008111267A1 JP WO2008111267 A1 JPWO2008111267 A1 JP WO2008111267A1 JP 2009503890 A JP2009503890 A JP 2009503890A JP 2009503890 A JP2009503890 A JP 2009503890A JP WO2008111267 A1 JPWO2008111267 A1 JP WO2008111267A1
Authority
JP
Japan
Prior art keywords
card
optical
cpu
housing
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009503890A
Other languages
English (en)
Inventor
意知郎 畠山
意知郎 畠山
柳町 成行
成行 柳町
飛鷹 洋一
洋一 飛鷹
小倉 一郎
一郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2008111267A1 publication Critical patent/JPWO2008111267A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/186Securing of expansion boards in correspondence to slots provided at the computer enclosure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/189Power distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Abstract

本発明は、回路基板上に電子部品が実装されてなる複数のCPUカード6、スイッチカード7が挿脱される複数の挿脱口11a,12aを有する筐体10と、各カード6,7が電気的に接続されるバックプレーン13と、各カード6,7がバックプレーン13に電気的に接続された状態で挿脱口11a,12aから筐体10の外部に臨ませるように各カード6,7に配置されている光コネクタ16と光学的に接続される光配線板14とを備える。

Description

本発明は、大容量のデータ処理および伝送を必要とする機能カード間を光学的に接続するための接続構造体および情報処理装置に関する。
近年、コンピュータ等の情報処理装置に求められる性能が飛躍的に伸びており、例えば、コンピュータシステムでは、そのCPU(Central Processing Unit)の性能の急成長と共に、演算量は飛躍的に伸びてきている。本発明に関連する情報処理装置の一例としては、回路基板上にCPUが実装されてなる1つまたは複数のCPUカードが筐体内に搭載され、これら複数のCPUカードを連携処理する、いわゆるブレードサーバという形態が知られている。CPUカード間での連携処理は、CPUカードに搭載された外部インターフェース(イーサネット等)を使用し、同様に筐体に設けられたスイッチカードを介して通信を行うことによって行われている。
本発明に関連する一般的なブレードサーバの構成を図1に示す。図1に示すように、筐体110の前面には、CPUカード106が装着されるCPUカードスロット111と、スイッチカード107が装着されるスイッチカードスロット112とが配置されている。このブレードサーバは、スイッチカード107が、CPUカード106と同じ方向である筐体110の前面側から装着されるように構成されている。このブレードサーバの構成の場合には、連携処理に影響を与えるCPUカード106とスイッチカード107との間の最大遅延を低減するために、スイッチカード107を、各CPUカード106間に位置する前面の中央に配置する構成が一般的に採られている。
しかしながら、近年、CPUの性能向上に伴うデータ伝送容量の増大に伴い、通信速度が10Gbpsのイーサネットも使用されるようになってきており、図1に示した構成では問題が生じてきている。一般的に、10Gbpsのイーサネット通信の物理伝送は、XAUI(10Gbit Attachment Unit Interface)と呼ばれる2.5Gbps×4レーンの電気インターフェースが用いられている。この電気インターフェースは、1レーン当たりの伝送帯域が2.5Gbpsで高速であるので、低速な電気信号に比較して伝送距離が短縮される(通常、2.5Gbpsの場合で数10cm程度短縮される)。したがって、上述の連携処理性能の低下を抑えると共に、CPUカード106とスイッチカード107との間の距離(配線長)を、できるだけ短くするように設計することが必要となる。
図2A,2Bに、CPUカード106とスイッチカード107との間の高速データ伝送に対応した構成を示す。図2A,2Bに示すように、この構成では、CPUカード106を筐体110の前面側から着脱されるように配置し、スイッチカード107を筐体110の後面側から着脱されるように配置されている。加えて、この構成では、各CPUカード106からスイッチカード107までの配線長を短縮するために、スイッチカード107の回路基板の厚み方向が、CPUカード106の回路基板の厚み方向に対して垂直な向きで配置されている。つまり、スイッチカード107のスイッチカードスロット112は、挿脱口の長手方向が、CPUカード106のCPUカードスロット111の挿脱口の長手方向と直交する向きに配置されている。
次に、図2A,2Bに示した構成の場合に、各機能カードの構成および、筐体110に設けられるバックプレーン(インターフェースボード)の構成について説明する。CPUカード106およびスイッチカード107には、データ伝送用の電気コネクタ(図示せず)と、カード制御信号伝送用の電気コネクタ(図示せず)と、電源コネクタ等(図示せず)がそれぞれ配置されている。また、図3A,3Bに示すように、筐体110には、データおよびカード制御信号を伝送すると共に、電源を供給するバックプレーン113が設けられている。このバックプレーン113側にも同様に、CPUカード106およびスイッチカード107側の各電気コネクタと電気的に接続されるように、データ伝送用の電気コネクタ131と、カード制御信号伝送用の電気コネクタ132と、電源コネクタ133等がそれぞれ配置されている。
しかしながら、図2A,2Bおよび図3A,3Bに示すような構成では、バックプレーン113が各電気コネクタ131,132,133で埋め尽くされてしまう。このため、バックプレーン113の通風口134が非常に小さくなり、筐体110内の冷却用の空気の流れが阻害されてしまうという問題が生じる。この結果、発熱量が比較的大きい高性能なCPUをCPUカード106に実装することが難しく、ひいてはブレードサーバのシステム全体の情報処理性能の向上を図ることが困難となる。
この対策として、電気伝送方式に比較して、配線長の制限が無く、高速大容量伝送が可能な光伝送方式をバックプレーンに用いる、電気接続および光接続の混載構造のバックプレーンも、例えば特開2003−121697号公報に開示されている。図4に、電気接続および光接続の混載構造のバックプレーンをデータ伝送に用いた場合のバックプレーンの構成を示す。図4に示すように、このバックプレーン140では、高速なデータ通信が行われるデータ伝送のみを光コネクタ141による光接続としており、通信速度が100Mbpsクラスの低速信号を用いるカード制御信号の伝送には、従来と同様に電気伝送が用いられている。このバックプレーン140の構成の場合には、スイッチカード107の配置制限が緩和されるため、スイッチカード107を図1に示した構成と同じように配置することが可能になり、通風口134の大きさも、図2A,2Bに示した構成と比較して広く確保することができる。
しかしながら、上述した、本発明に関連する構成には、以下の問題点があった。
第1の問題点は、複数のCPUカードと、これらCPUカード間を接続するスイッチカードとが搭載され、CPUカードとスイッチカードとの間の通信を光伝送で行う、本発明に関連する情報処理装置では、情報処理性能の向上を図ることが困難であることである。
その理由は、上述したように電気伝送で行う構成に比較して、バックプレーンに通風口の大きさを比較的広く確保することが可能になるが、依然としてバックプレーンの面積が大きいためである。このため、バックプレーンによって、筐体内の冷却用の空気の流れが阻害され、発熱量が比較的大きな高性能のLSIを機能カードに実装することが困難であるためである。
第2の問題点は、複数のCPUカードと、これらCPUカード間を接続するスイッチカードとが搭載され、CPUカードとスイッチカードとの間の通信を光伝送で行う、本発明に関連する情報処理装置では、運用時に、電気接続および光接続の混載構造のバックプレーンのメンテナンスを行うことが難しく、CPUカードのメンテナンスを行う場合に、情報処理装置のシステム全体を停止する必要があり、メンテナンス作業が煩雑であることである。
その理由は、電気接続および光接続の混載構造のバックプレーンは、一般に、カードスロットの挿脱口が配置されている筐体の前面から、筐体の背面側に向かって30cm〜50cm程度の位置に配置されており、かつ、各CPUカードの間隔が20mm程度の比較的小さいピッチで構成されているためである。このために、本発明に関連する情報処理装置は、運用時に問題が発生した場合、問題が起きている任意のCPUカードのみをカードスロットから引き抜いて、このCPUカードにおける、バックプレーン側に配置されている光コネクタを清掃することが困難である不都合があった。
本発明の目的は、筐体内の通気性の向上を図り、情報処理性能を向上させることを可能にし、光コネクタのメンテナンス時の作業性を向上させることができる接続構造体および情報処理装置を提供することである。
上述した目的を達成するため、本発明に係る接続構造体は、回路基板上に電子部品が実装されてなる複数の機能カードが挿脱される複数の挿脱口を有する筐体と、各機能カードが電気的に接続されるインターフェースボードと、各機能カードがインターフェースボードに電気的に接続された状態で挿脱口から筐体の外部に臨ませるように各機能カードに配置されている光コネクタと光学的に接続される光配線板とを備える。
以上のように構成された接続構造体は、各機能カードと電気的に接続されるインターフェースボードと、各機能カードの光コネクタに光学的に接続される光配線板とを備えることによって、インターフェースボードにおいて、各機能カードと接続するためのコネクタが占める面積が少なくなるので、筐体内における冷却用の空気の通路を比較的広く確保することが可能になる。このため、発熱量が比較的大きな高性能なLSI(集積回路)を機能カードに実装することが可能になり、情報処理性能の向上を図ることができる。また、この接続構造体では、光配線板がインターフェースボードと独立して設けられ、各機能カードがインターフェースボードに電気的に接続された状態で挿脱口から筐体の外部に臨ませるように各機能カードに配置されている光コネクタを介して、各機能カードと光配線板とが光学的に接続されていることで、光コネクタのメンテナンス作業を容易に行うことが可能になる。
また、本発明に係る情報処理装置は、上述の本発明に係る接続構造体を備える。
なお、本発明において、機能カードとは、回路基板上に電子部品であるCPUが実装されてなるCPUカードや、回路基板上に各CPUカードを連携処理させるように切り替える切り替え素子が実装されてなるスイッチカード等を含めており、各種機能を奏する電子部品が実装されたボードを指している。また、本発明において、インターフェースボードとは、機能カード側のコネクタと電気的に接続されるコネクタを有する、いわゆるバックプレーンを含めて指している。
本発明によれば、第1の効果として、各機能カードがインターフェースボードに電気的に接続された状態で挿脱口から筐体の外部に臨ませるように各機能カードに配置されている光コネクタと光学的に接続される光配線板を備えることによって、冷却用の空気の通過路を比較的広く確保することが可能になる。このため、発熱量が比較的大きい高性能なLSIを機能カードに実装することが可能になり、情報処理性能の向上を図ることができる。
第2の効果としては、問題が起きている任意の機能カードのみを挿脱口から引き抜いて、その機能カードの光コネクタの清掃を容易に行うことが可能となり、情報処理装置全体を停止させることなく、メンテナンス作業を円滑に行うことができる。
本発明に関連する情報処理装置の第1の構成例を示す模式図である。 本発明に関連する情報処理装置の第2の構成例における筐体を前面側から示す模式図である。 本発明に関連する情報処理装置の第2の構成例における筐体を後面側から示す模式図である。 本発明に関連する情報処理装置の第2の構成例が備えるバックプレーンを示す前面図である。 本発明に関連する情報処理装置の第2の構成例が備えるバックプレーンを示す後面図である。 本発明に関連する情報処理装置の第3の構成例が備えるバックプレーンの前面側を示す模式図である。 第1の実施形態の情報処理装置を示す模式図である。 第1の実施形態の情報処理装置が備えるバックプレーンを示す模式図である。 第2の実施形態の要部を示す模式図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
本実施形態の情報処理装置は、回路基板上に電子部品としてCPUが実装されたCPUカードや、回路基板上に電子部品としてスイッチ素子が実装されたスイッチカード等の各種の機能カードが着脱可能に装着されるカードスロットを備える情報処理装置であって、いわゆるブレードサーバ等に適用される。
(第1の実施形態)
図5は、第1の実施形態の情報処理装置を示す模式図である。図5に示すように、本実施形態の情報処理装置1は、CPUカード6が着脱可能に装着されるCPUカードスロット11と、スイッチカード7が着脱可能に装着に装着されるスイッチカードスロット12と、これら各カードスロット11,12の各挿脱口11a,12aがそれぞれ設けられた筐体10とを備えている。
また、この情報処理装置1は、CPUカード6およびスイッチカード7が電気的にそれぞれ接続されるインターフェースボードとしてのバックプレーン13と、CPUカード6およびスイッチカード7が光学的にそれぞれ接続される光配線板14とを備えている。
CPUカード6およびスイッチカード7は、図示しないが、制御信号用の電気コネクタと、電源ユニット(不図示)から電力が供給される電源コネクタとを有している。また、CPUカード6およびスイッチカード7は、各CPUカード6とスイッチカード7との間での光データ伝送用の光コネクタ16を有している。これら光コネクタ16は、各カードスロット11,12に装着されたCPUカード6およびスイッチカード7がバックプレーン13に電気的に接続された状態で、挿脱口11a,12aから筐体10の外部に臨ませるように、つまり外部に露出させるように、各CPUカード6およびスイッチカード7の端面に配置されている。
筐体10の前面には、CPUカードスロット11およびスイッチカードスロット12の各挿脱口11a,12aが配置されており、各CPUカード6からスイッチカード7までを接続する配線長を短縮するために、前面の各側面側にCPUカードスロット11が配置され、前面の中央側にスイッチカードスロット12が配置されている。すなわち、本実施形態は、図1に示した、本発明に関連する構成例と同様に、スイッチカード7がCPUカード6と同じ方向から筐体10に対して挿脱されるように構成されている。
図6に、第1の実施形態の情報処理装置1が備えるバックプレーン13の構成を示す。バックプレーン13は、図6に示すように、各CPUカード6および各スイッチカード7の電気コネクタが接続される制御信号用の電気コネクタ13aと、各CPUカード6および各スイッチカード7の電源コネクタが接続される電源コネクタ13bとを有している。
図5に示すように、光配線板14は、筐体10の上面に、筐体10の前面側近傍に位置して配置されている。この光配線板14は、CPUカード6およびスイッチカード7の各光コネクタ16と光学的に接続される複数の光コネクタ18と、これら各光コネクタ18が、可撓性を有する接続配線18aを介して光学的に接続された回路基板とを有している。
そして、光配線板14の各光コネクタ18が、各カードスロット11,12に装着されたCPUカード6、スイッチカード7の各光コネクタ16とそれぞれ接続されることで、各CPUカード6とスイッチカード7との間での光データ伝送が行われる。
なお、光配線板14は、筐体10の上面に配置される構成に限定されず、筐体10の後面側に配置されたバックプレーン13と分離されて配置される構成であれば、筐体10の他の位置に配置されてもよい。
本実施形態では、各CPUカード6、スイッチカード7と光学的に接続するための複数の光コネクタ18がバックプレーン13に配置されていないので、バックプレーン13の面積を縮小することが可能になる。したがって、筐体10内のバックプレーン13の周囲に、各CPUカード6の電気部品等を冷却するための冷却用の空気の通路を比較的広く確保することが可能になる。
以上の構成によって、情報処理装置1の運用時に、問題が起こっている任意のCPUカード6やスイッチカード7のみをカードスロット11,12から引き抜いて、その機能カード6,7の光コネクタ18を容易に清掃することが可能となり、情報処理装置1のシステム全体を停止させずに、メンテナンス作業を円滑に行うことができる。
また、本実施形態は、図4に示した電気接続および光接続の混載構造のバックプレーンを備える、本発明に関連する情報処理装置と比較して、バックプレーン13に光コネクタが存在していない分だけ、バックプレーン13の小型化が図られ、バックプレーン13におけるCPU等の冷却用の空気の通過路をさらに広く確保することができる。したがって、筐体10内の通気性が向上されるので、発熱量が比較的大きな高性能のCPUをCPUカード6に搭載して使用することが可能になり、情報処理装置1の処理性能の向上を図ることが可能になる。
また、本実施形態の情報処理装置1は、バックプレーン13の小型化が図られるので、情報処理装置1全体の小型化を図ることができる。
そして、本実施形態の情報処理装置1は、比較的大容量のデータ処理およびデータ伝送を必要とする機能カード間で光学的な接続が採用された筐体内の接続構造体に適用されて好適である。
(第2の実施形態)
図7は、第2の実施形態の情報処理装置の要部の構成を示す模式図である。第2の実施形態は、図5に示した第1の実施形態の構成と比べて、光配線板の構成のみが異なっている。第2の実施形態では、光配線板が、筐体の前面側の端面に光コネクタが配置された1つの機能カードである光配線カードとして構成されており、この光配線カードが、筐体の前面側に配置されたカードスロットに対して装着されるように構成されている。なお、第2の実施形態において、第1の実施形態と同一部材に同一符号を付して説明を省略する。
図7に示すように、本実施形態の情報処理装置2は、CPUカード6、スイッチカード7と光学的に接続される光配線カード24と、この光配線カード24が着脱可能に装着されるカードスロット25とを備えている。
光配線カード24は、CPUカード6およびスイッチカード7の各光コネクタ16と光学的に接続される複数の光コネクタ26と、これら各光コネクタ26が、可撓性を有する接続配線26aを介して光学的に接続された回路基板とを有している。これら光コネクタ26は、光配線カード24がカードスロット25に装着された状態で、後述する挿脱口25aから筐体10の外部に臨ませるように、光配線カード24の端面に配置されている。
カードスロット25は、筐体10の前面に配置されており、この前面に、光配線カード24が挿脱される挿脱口25aが設けられている。
本実施形態では、光配線カード24がカードスロット25に装着され、光配線カード24の各光コネクタ26が、各カードスロット11,12に装着されたCPUカード6、スイッチカード7の各光コネクタ16とそれぞれ接続されることで、各CPUカード6とスイッチカード7との間での光データ伝送が行われる。
したがって、本実施形態によれば、第1の実施形態と同様に、筐体10内の通気性の向上を図り、情報処理性能を向上させると共に、光コネクタ16、26のメンテナンス時の作業性を向上させる効果が得られる。
なお、本実施形態では、機能カードの光コネクタが、機能カードがカードスロットに装着された状態で、挿脱口から筐体の外部に露出するように、機能カードの端面に配置される構成が採られたが、筐体の外部に臨む位置で、外部から容易に接続が可能な位置であれば、他の位置に配置されてもよい。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2007年 3月 9日に出願された日本出願特願2007−060407を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (6)

  1. 回路基板上に電子部品が実装されてなる複数の機能カードが挿脱される複数の挿脱口を有する筐体と、
    前記各機能カードが電気的に接続されるインターフェースボードと、
    前記各機能カードが前記インターフェースボードに電気的に接続された状態で、前記挿脱口から前記筐体の外部に臨ませるように前記各機能カードに配置されている光コネクタと光学的に接続される光配線板と、
    を備える接続構造体。
  2. 前記機能カードは、制御信号用の電気コネクタと、電力が供給される電源コネクタと、前記各機能カード間での光データ伝送用の前記光コネクタとを有し、
    前記インターフェースボードは、前記各機能カードの前記電気コネクタが接続される制御信号用の電気コネクタと、前記各機能カードの前記電源コネクタが接続される電源コネクタとを有している、請求の範囲1に記載の接続構造体。
  3. 前記光配線板は前記筐体に設けられている、請求の範囲1に記載の接続構造体。
  4. 前記光配線板は、前記挿脱口が配置された、前記筐体の前面側に配置されている、請求の範囲3に記載の接続構造体。
  5. 前記光配線板は、前記挿脱口に対して挿脱される光配線カードである、請求の範囲1に記載の接続構造体。
  6. 請求の範囲1に記載の接続構造体を備える情報処理装置。
JP2009503890A 2007-03-09 2007-11-26 接続構造体および情報処理装置 Pending JPWO2008111267A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007060407 2007-03-09
JP2007060407 2007-03-09
PCT/JP2007/072729 WO2008111267A1 (ja) 2007-03-09 2007-11-26 接続構造体および情報処理装置

Publications (1)

Publication Number Publication Date
JPWO2008111267A1 true JPWO2008111267A1 (ja) 2010-06-24

Family

ID=39759211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009503890A Pending JPWO2008111267A1 (ja) 2007-03-09 2007-11-26 接続構造体および情報処理装置

Country Status (4)

Country Link
US (1) US20100321902A1 (ja)
JP (1) JPWO2008111267A1 (ja)
CN (1) CN101641624B (ja)
WO (1) WO2008111267A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11113033A (ja) * 1997-10-03 1999-04-23 Nippon Telegr & Teleph Corp <Ntt> 装置実装構造
JP2002258064A (ja) * 2001-03-05 2002-09-11 Nippon Telegr & Teleph Corp <Ntt> 光ファイバ配線板およびこれを使用する配線方法
WO2006054703A1 (ja) * 2004-11-18 2006-05-26 Nec Corporation 筐体のスロット間通信を伝送で行う通信装置、配線変換体および配線方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144561A (en) * 1998-12-01 2000-11-07 Scientific-Atlanta, Inc. Connectorization panel assembly for circuit board housing rack
US6582133B2 (en) * 2001-05-30 2003-06-24 Tropic Networks Inc. Module and method for interconnecting optoelectronic cards
US6533463B2 (en) * 2001-07-31 2003-03-18 Pluris, Inc. Adjustable and modular backplane assembly for providing a fiber-optics communication backplane
US6822874B1 (en) * 2002-11-12 2004-11-23 Wooshcom Corporation Modular high availability electronic product architecture with flexible I/O
DE10335036A1 (de) * 2003-08-01 2005-03-03 Siemens Ag Modulares System
US7083422B2 (en) * 2004-04-13 2006-08-01 Intel Corporation Switching system
US7326067B2 (en) * 2005-10-18 2008-02-05 Vadatech Inc. Method and apparatus for minimizing the installation height of electrical components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11113033A (ja) * 1997-10-03 1999-04-23 Nippon Telegr & Teleph Corp <Ntt> 装置実装構造
JP2002258064A (ja) * 2001-03-05 2002-09-11 Nippon Telegr & Teleph Corp <Ntt> 光ファイバ配線板およびこれを使用する配線方法
WO2006054703A1 (ja) * 2004-11-18 2006-05-26 Nec Corporation 筐体のスロット間通信を伝送で行う通信装置、配線変換体および配線方法

Also Published As

Publication number Publication date
WO2008111267A1 (ja) 2008-09-18
CN101641624B (zh) 2011-07-06
CN101641624A (zh) 2010-02-03
US20100321902A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
US7764511B2 (en) Multidirectional configurable architecture for multi-processor system
CN105717991B (zh) 电子装置
US20120050981A1 (en) Rack server
CN107005493B (zh) 减少网络交换机板上高速信号的迹线长度和插入损耗
US20080043405A1 (en) Chassis partition architecture for multi-processor system
US20120020006A1 (en) Server
EP3869927A1 (en) Electronic device having parallel backboard, and storage device
US9858227B2 (en) Hybrid networking application switch
US20120057317A1 (en) Server architecture
EP4002059A1 (en) Distributed midplane for data storage system enclosures
US8953337B2 (en) Communication apparatus with removable circuit boards
TWI676885B (zh) 計算裝置及快速週邊組件互連基板
WO2019085652A1 (zh) 一种通信设备数据信号传输装置及通信设备
US20160125706A1 (en) Indicator module for modular computing units
JP2018003838A (ja) 流線型空気流を提供するシステム
WO2017124916A1 (zh) 硬盘插箱及服务器
EP2661157A1 (en) Single board and communication equipment
JP5337723B2 (ja) 電子装置
CN110908464B (zh) 模块化计算平台、更换平台部件的方法和优化平台的方法
CN209327954U (zh) 一种电子设备及其扩展板卡系统
JPWO2008111267A1 (ja) 接続構造体および情報処理装置
US20220256727A1 (en) Interconnection structure used in electronic device and method for assembling interconnection structure
US11757220B2 (en) Paddle card for crosstalk cancellation in high-speed signaling
EP3016487A1 (en) Single flex connector and printed wiring boards for electric system controller
KR20140004273U (ko) 전원연결장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007