JPWO2008062768A1 - 命令オペコード生成システム - Google Patents
命令オペコード生成システム Download PDFInfo
- Publication number
- JPWO2008062768A1 JPWO2008062768A1 JP2008545398A JP2008545398A JPWO2008062768A1 JP WO2008062768 A1 JPWO2008062768 A1 JP WO2008062768A1 JP 2008545398 A JP2008545398 A JP 2008545398A JP 2008545398 A JP2008545398 A JP 2008545398A JP WO2008062768 A1 JPWO2008062768 A1 JP WO2008062768A1
- Authority
- JP
- Japan
- Prior art keywords
- opcode
- instruction
- value
- length
- operation code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
ここでは、'{'と'}'で囲まれた部分がビットパターンを表す。DestとSrc1とSrc2は、それぞれレジスタの番号を表す。その後の0b010000と0b10000は、命令のオペコードを表す2進数である。このように命令のビットパターンを構成する情報を全て設計者が定義する必要がある。他の文献で紹介されているツールでも同様である。
S. Pees, et al., "LISA - Machine Description Language for Cycle-Accurate Models of Programmable DSP Architectures," 36th Design Automation Conference (DAC 99), June 1999, pp. 933-938. Andreas Hoffmann, et al., "A Survey on Modeling Issues Using the Machine Description Language Lisa," Proceedings of ICASSP 2001, Vol. 2, pp. 1137-1140, May 7-11 2001.
200 命令並べ替え手段
300 オペコード値決定手段
400 第1のオペコードサブフィールド値決定手段
500 第2のオペコードサブフィールド値決定手段
600 仕様データ解析手段
700 オペコード出力手段
800 中間データ記憶手段
図1は、本発明の第一の実施の形態に係る命令オペコード生成システムの構成を示す。図1に示す命令オペコード生成システムは、プロセッサの命令セットに関する仕様データにもとづいて、仕様データを解釈する仕様データ解析手段600と、各命令のオペコードに割り当て可能なビット幅を決めるオペコードビット幅決定手段100と、オペコードのビット幅にしたがって命令を並び替える命令並び替え手段200と、各命令のオペコードの値を決定するオペコード値決定手段300と、命令オペコードを出力するオペコード出力手段700と、仕様データ解析手段600とオペコードビット幅決定手段100と命令並び替え手段200とオペコード値決定手段300とオペコード出力手段700が使用するデータを記憶するための中間データ記憶手段800と、を備える。
図2は、本発明の第二の実施の形態に係る命令オペコード生成システムの構成を示す。図2に示す命令オペコード生成システムは、プロセッサの命令セットに関する仕様データにもとづいて、仕様データを解釈する仕様データ解析手段600と、各命令のオペコードに割り当て可能なビット幅を決めるオペコードビット幅決定手段100と、オペコードのビット幅にしたがって命令を並び替える命令並び替え手段200と、オペコードを二つのサブフィールドで構成してそれぞれのサブフィールドの値をオペコードのビット幅にもとづいて決定する二つの手段、すなわち第一のオペコードサブフィールド値決定手段400と、第二のオペコードサブフィールド値決定手段500と、命令オペコードを出力するオペコード出力手段700と、仕様データ解析手段600とオペコードビット幅決定手段100と命令並び替え手段200とオペコード値決定手段300と第一のオペコードサブフィールド値決定手段400と第二のオペコードサブフィールド値決定手段500とオペコード出力手段700が使用するデータを記憶するための中間データ記憶手段800と、を備える。
次に、命令のオペコードをどのように決定するかについて説明する。なお、本明細書で用いる各種の演算子(=、+=、==、<<、&、~、+、-、等)の意味は、C言語で一般に使用されている意味と同じとする。例えば、「x=y」は、xにyを代入する代入演算を意味する。また「x+=y」は、xにx+yを代入する代入演算を意味する(x=x+yと同じ意味である)。「x==y」は、xとyとの等値性を判断する関係演算を意味し、等しければ真、等しくなければ偽を返す。「x<<y」は、xをy分だけ左にシフトさせるシフト演算を意味する。「x&y」は、xとyとの論理積を計算する論理演算を意味する。「~x」はxの全てのビットを反転する演算を意味する。
この処理は、図1及び図2に示すオペコードビット幅決定手段100により実行される。
最初に、第一のオペコード決定方法について説明する。
すなわち、opcode_value[i-1]に1を加算する演算を行う一方、opcode_length[i]からopcode_length[i-1]を減算する演算を行う。そして、前者の演算値を後者の演算値分だけ左にシフトさせる演算を行い、その演算値をopcode_value[i]に代入する。このようにして、各命令のオペコードの値を決定する。
次に、第二のオペコード決定方法について説明する。
判断する。
次に、第三のオペコード決定方法について説明する。
次に、第四のオペコード決定方法について説明する。
[定義15]全ての命令について、グループ・サブフィールドの長さを以下のように決める(ステップSt43)。
次に、インデックス・サブフィールドの値を決定する手順を以下に示す。この手順に対応するフローチャートを図13に示す。図13において、iは命令の番号を、Sは命令の総数を、opcode_value[i]は命令iのオペコードの値を、opcode_length[i]は命令iのオペコードのビット幅を、opcode_sub_idx_value[i]は命令iのインデックス・サブフィールドの値を、それぞれ表す。
これまでに述べた実施例では、命令のビットパターンのMSB側にオペコードが配置される。しかし、オペコードの位置はMSB側である必要はない。命令のビットパターンのLSB側にオペコードを配置してもよい。あるいは、命令のビットパターンの中間的な位置にオペコードを配置してもよい。あるいは、オペコードをいくつかの断片に分けて命令のビットパターンの中に配置してもよい。
本発明の実施例を特許文献3にあるようなプロセッサのハードウェア構成生成ツールやソフトウェア開発ツール生成ツールに応用することも可能である。こうしたツールはプロセッサの仕様からハードウェア構成あるいはソフトウェア開発ツールを生成する。プロセッサの仕様には命令セットの仕様も含まれる。特許文献3では命令セットの仕様にオペコードのビット幅や値が含まれていたが、本発明の実施例を使えばオペコードのビット幅と値を自動的に決定することができる。そして決定されたオペコードを正しくデコードしたりエンコードしたりするためのハードウェア構成やソフトウェア開発ツールを生成するといった応用も可能になる。
Claims (15)
- プロセッサの命令セットに関する仕様データにもとづいて、前記命令セットの各命令のオペコードに割り当てるビット幅を決めるオペコードビット幅決定手段と、
前記オペコードのビット幅にしたがって前記各命令を分類する命令分類手段と、
前記各命令の分類にもとづいて、その各命令のオペコードの値を決定するオペコード値決定手段と、
を備えることを特徴とする命令オペコード生成システム。 - 請求項1に記載の命令オペコード生成システムであって、
前記仕様データを解釈するための仕様データ解析手段と、
前記仕様データ解析手段と前記オペコードビット幅決定手段と前記命令分類手段と前記オペコード値決定手段とが出力するデータを記憶するための中間データ記憶手段と、
をさらに備えることを特徴とする命令オペコード生成システム。 - 請求項2に記載の命令オペコード生成システムにおいて、
前記オペコード値決定手段は、
前記オペコードを二つのサブフィールドで構成してそれぞれのサブフィールドの値を前記各命令の分類にもとづいて決定する手段、
を備えることを特徴とする命令オペコード生成システム。 - 請求項2または請求項3に記載の命令オペコード生成システムであって、
前記プロセッサの命令セットに関する仕様データには、命令の語長と、命令がもつオペランドの個数と、各オペランドのビット幅と、が含まれ、
前記オペコード値決定手段は、前記命令の語長と、前記命令がもつオペランドの個数と、前記各オペランドのビット幅とを含む前記プロセッサの命令セットに関する仕様データにもとづいて、各命令のオペコードを決定することを特徴とする命令オペコード生成システム。 - 請求項4に記載の命令オペコード生成システムにおいて、
前記命令の番号をkとし、前記命令の総数をSとし、前記命令の語長をNとし、前記命令kの全てのオペランドを表すために使用するビットパターンの幅total_operands_length[k]とし、前記命令kのオペコードフィールドの長さをopcode_length[k]ビットとし、前記命令kのオペコードフィールドの値をopcode_value[k]とし、前記オペコードフィールドの長さがxビットである命令の数をnum_of_inst_having_opcode_length(x)とし、値x以上の2のべき乗の最小値をmin_power_of_2(x)としたとき、
前記オペコードビット幅決定手段は、前記命令kのオペコードフィールドのビット幅opcode_length[k]を、
opcode_length[k]=N-total_operands_length[k](k=0,1,...,S-1)
により求め、
前記命令分類手段は、前記命令kの全てのオペランドを表すために使用するビットパターンの幅total_operands_length[k]にもとづいて全ての前記命令を並び替え、
並び替えられた後の前記命令の番号をiとし、最も多くのビットをオペランドに使用する命令の番号iを0とし、最も少ないビットをオペランドに使用する命令の番号iをS-1としたとき、
前記オペコード値決定手段は、0番目の命令からS-1番目の命令まで順番に命令iのオペコードフィールドの値opcode_value[i]を決定する、ことを特徴とする命令オペコード生成システム。 - 請求項5に記載の命令オペコード生成システムにおいて、
前記命令iのオペコードフィールドの値opcode_value[i]を決定する手段は、
opcode_value[0]へ0を代入後、前記命令の番号iを1からS-1まで順番に変えながら、opcode_value[i]を、
opcode_value[i]=((opcode_value[i-1]+1)<<(opcode_length[i]-opcode_length[i-1]))
により決定することを特徴とする命令オペコード生成システム。 - 請求項5に記載の命令オペコード生成システムにおいて、
前記命令iのオペコードフィールドの値opcode_value[i]を決定する手段は、
opcode_value[0]へ0を代入後、前記命令の番号iを1からS-1まで順番に変えながら、opcode_value[i]を、
(1)opcode_length[i]がopcode_length[i-1]と同じときに、opcode_value[i]=opcode
_value[i-1]+1により決定し、
(2)opcode_length[i]がopcode_length[i-1]と異なるときに、
(1<<(opcode_length[i]-opcode_length[i-1]))と、命令iと同じオペコード長をもつ命令の数以上の最小の2のべき乗min_power_of_2(num_of_inst_having_opcode_length(opcode_length[i]))との大きい方の値をZとして、opcode_value[i]=((opcode_value[i-1]<<(opcode_length[i]-opcode_length[i-1]))+Z)&(~(Z-1))により決定することを特徴とする命令
オペコード生成システム。 - 請求項5に記載の命令オペコード生成システムにおいて、
前記命令iのオペコードフィールドの値opcode_value[i]を決定する手段は、
opcode_value[0]へ0を代入後、命令の番号iを1からS-1まで順番に変えながら、opcode_value[i]を、
(1)opcode_length[i]がopcode_length[i-1]と同じときに、opcode_value[i]=opcode_value[i-1]+1により決定し、
(2)opcode_length[i]がopcode_length[i-1]と異なるときに、命令iと同じオペコード長をもつ命令の数以上の最小の2のべき乗(min_power_of_2(num_of_inst_having_opcode_length(opcode_length[i-1]))をZとして、opcode_value[i]=((opcode_value[i-1]+Z)<<(opcode_length[i]-opcode_length[i-1]))により決定することを特徴とする命令オペコード生成システム。 - 請求項5に記載の命令オペコード生成システムにおいて、
前記オペコードフィールドはグループ・サブフィールドとインデックス・サブフィールドとに区分され、
前記命令iのオペコードフィールドの値opcode_value[i]を決定する手段は、前記インデックス・サブフィールドの値を決定する手段と、前記グループ・サブフィールドの値を決定する手段とを有し、
前記命令iのインデックス・サブフィールドの長さをopcode_sub_idx_length[i]とし、前記命令iのインデックス・サブフィールドの値をopcode_sub_idx_value[i]とし、全ての
命令についてインデックス・サブフィールドの長さをopcode_sub_idx_length[i]=min_power_of_2(num_of_inst_having_opcode_length(opcode_length[i]))とし、前記命令iのグループ・サブフィールドの長さをopcode_sub_grp_length[i]とし、前記命令iのグループ・サブフィールドの値をopcode_sub_grp_value[i]とし、全ての命令についてグループ・サブフィールドの長さを opcode_sub_grp_length[i]=opcode_length[i]-opcode_sub_idx_length[i]としたとき、
前記インデックス・サブフィールドの値を決定する手段は、
opcode_sub_idx_value[0]へ0を代入後、命令の番号iを1からS-1まで順番に変えながら、opcode_sub_idx_value[i]を、
(1)opcode_length[i]がopcode_length[i-1]と同じときに、opcode_sub_idx_value[i]=opcode_sub_idx_value[i-1]+1により決定し、
(2)opcode_length[i]がopcode_length[i-1]と異なるときに、opcode_sub_idx_value[i]=0により決定し、
前記命令iのグループ・サブフィールドの長さopcode_sub_grp_length[i]にもとづいて全ての前記命令を並び替え、並び替えられた後の前記命令の番号をnとし、最も多くのビットをグループ・サブフィールドに使用する命令の番号nを0とし、最も少ないビットをグループ・サブフィールドに使用する命令の番号nをS-1とし、
前記グループ・サブフィールドの値を決定する手段は、
opcode_sub_grp_value[0]へ0を代入後、命令の番号nを1からS-1まで順番に変えながら、opcode_sub_grp_value[n]を、
(1)opcode_length[n]がopcode_length[n-1]と同じときに、
opcode_sub_grp_value[n]=opcode_sub_grp_value[n-1]により決定し、
(2)opcode_length[n]がopcode_length[n-1]と異なるときに、
opcode_sub_grp_value[n]=((opcode_sub_grp_value[n-1]+1)<<(opcode_sub_grp_length[n]-opcode_sub_grp_length[n-1]))により決定することを特徴とする命令オペコード生成システム。 - プロセッサの命令に関する仕様データにもとづいて、そのプロセッサのハードウェア構成定義又はソフトウェア開発ツールを生成するシステムであって、
請求項1から9のいずれかに記載の命令オペコード生成システムを用いて、前記プロセッサの命令セットに関する仕様データにもとづいて、前記命令セットを構成する各命令のオペコードの値を決定することを特徴とするシステム。 - プロセッサの命令セットに関する仕様データにもとづいて、
前記仕様データを解釈するための仕様データ解析ステップと、
前記命令セットの各命令のオペコードに割り当てるビット幅を決めるステップと、
前記オペコードのビット幅にしたがって前記各命令を分類するステップと、
前記各命令の分類にもとづいて、その各命令のオペコードの値を決定するステップと、
を備えることを特徴とする命令オペコード生成方法。 - 請求項11に記載の命令オペコード生成方法において、
前記オペコード値決定ステップは、
前記オペコードを二つのサブフィールドで構成してそれぞれのサブフィールドの値を前記各命令の分類にもとづいて決定するステップと、
を備えることを特徴とする命令オペコード生成方法。 - 請求項11または請求項12に記載の命令オペコード生成方法であって、
前記プロセッサの命令セットに関する仕様データには、命令の語長と、命令がもつオペランドの個数と、各オペランドのビット幅と、が含まれ、
前記オペコード値決定ステップは、前記命令の語長と、前記命令がもつオペランドの個数と、前記各オペランドのビット幅とを含む前記プロセッサの命令セットに関する仕様データにもとづいて、各命令のオペコードを決定することを特徴とする命令オペコード生成方法。 - 請求項11から請求項13のいずれかに記載の命令オペコード生成方法をコンピュータに実行させることを特徴とする命令オペコード生成プログラム。
- プロセッサの命令に関する仕様データにもとづいて、そのプロセッサのハードウェア構成定義又はソフトウェア開発ツールをコンピュータに生成させるプログラムであって、
請求項14に記載の命令オペコード生成プログラムを用いて、前記プロセッサの命令セットに関する仕様データにもとづいて、前記命令セットを構成する各命令のオペコードの値を決定することを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008545398A JP5218063B2 (ja) | 2006-11-21 | 2007-11-19 | 命令オペコード生成システム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006314260 | 2006-11-21 | ||
JP2006314260 | 2006-11-21 | ||
JP2008545398A JP5218063B2 (ja) | 2006-11-21 | 2007-11-19 | 命令オペコード生成システム |
PCT/JP2007/072413 WO2008062768A1 (fr) | 2006-11-21 | 2007-11-19 | Système de génération de code d'opération de commande |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008062768A1 true JPWO2008062768A1 (ja) | 2010-03-04 |
JP5218063B2 JP5218063B2 (ja) | 2013-06-26 |
Family
ID=39429698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008545398A Expired - Fee Related JP5218063B2 (ja) | 2006-11-21 | 2007-11-19 | 命令オペコード生成システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8935512B2 (ja) |
EP (1) | EP2096533A4 (ja) |
JP (1) | JP5218063B2 (ja) |
CN (1) | CN101542434A (ja) |
TW (1) | TWI381309B (ja) |
WO (1) | WO2008062768A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI513282B (zh) * | 2013-11-21 | 2015-12-11 | Mstar Semiconductor Inc | 快取記憶體管理裝置及應用該快取記憶體管理裝置之動態影像系統及方法 |
US10831503B2 (en) | 2018-11-06 | 2020-11-10 | International Business Machines Corporation | Saving and restoring machine state between multiple executions of an instruction |
US10831478B2 (en) * | 2018-11-06 | 2020-11-10 | International Business Machines Corporation | Sort and merge instruction for a general-purpose processor |
US10831502B2 (en) | 2018-11-06 | 2020-11-10 | International Business Machines Corporation | Migration of partially completed instructions |
CN111258633B (zh) * | 2018-11-30 | 2022-08-09 | 上海寒武纪信息科技有限公司 | 乘法器、数据处理方法、芯片及电子设备 |
CN110007962A (zh) * | 2019-03-08 | 2019-07-12 | 浙江大学 | 一种基于代码自动生成的指令集模拟方法 |
CN113656071B (zh) * | 2021-10-18 | 2022-02-08 | 深圳市智想科技有限公司 | 一种基于risc架构的cpu指令集系统及cpu系统 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03271829A (ja) * | 1990-03-20 | 1991-12-03 | Fujitsu Ltd | 情報処理装置 |
DE69431998T2 (de) * | 1993-11-05 | 2004-08-05 | Intergraph Hardware Technologies Co., Las Vegas | Superskalare Rechnerarchitektur mit Softwarescheduling |
US5493508A (en) * | 1994-06-01 | 1996-02-20 | Lsi Logic Corporation | Specification and design of complex digital systems |
US5636352A (en) * | 1994-12-16 | 1997-06-03 | International Business Machines Corporation | Method and apparatus for utilizing condensed instructions |
US5809273A (en) * | 1996-01-26 | 1998-09-15 | Advanced Micro Devices, Inc. | Instruction predecode and multiple instruction decode |
GB2308470B (en) * | 1995-12-22 | 2000-02-16 | Nokia Mobile Phones Ltd | Program memory scheme for processors |
US6862563B1 (en) | 1998-10-14 | 2005-03-01 | Arc International | Method and apparatus for managing the configuration and functionality of a semiconductor design |
JP2003518280A (ja) | 1999-02-05 | 2003-06-03 | テンシリカ インコーポレイテッド | 構成可能なプロセッサを設計するための自動プロセッサ生成システムおよび生成方法 |
US6477683B1 (en) | 1999-02-05 | 2002-11-05 | Tensilica, Inc. | Automated processor generation system for designing a configurable processor and method for the same |
US6385757B1 (en) * | 1999-08-20 | 2002-05-07 | Hewlett-Packard Company | Auto design of VLIW processors |
US6457173B1 (en) * | 1999-08-20 | 2002-09-24 | Hewlett-Packard Company | Automatic design of VLIW instruction formats |
US7036106B1 (en) | 2000-02-17 | 2006-04-25 | Tensilica, Inc. | Automated processor generation system for designing a configurable processor and method for the same |
AU2001245720A1 (en) * | 2000-03-15 | 2001-09-24 | Arc International Plc | Method and apparatus for processor code optimization using code compression |
US7069420B1 (en) * | 2000-09-28 | 2006-06-27 | Intel Corporation | Decode and dispatch of multi-issue and multiple width instructions |
US6948051B2 (en) * | 2001-05-15 | 2005-09-20 | International Business Machines Corporation | Method and apparatus for reducing logic activity in a microprocessor using reduced bit width slices that are enabled or disabled depending on operation width |
JP2003241975A (ja) * | 2002-02-21 | 2003-08-29 | Matsushita Electric Ind Co Ltd | コンパイラ装置および半導体集積回路 |
JP2003288203A (ja) * | 2002-03-27 | 2003-10-10 | Asahi Kasei Corp | プロセッサの開発支援装置 |
JP4202673B2 (ja) | 2002-04-26 | 2008-12-24 | 株式会社東芝 | システムlsi開発環境生成方法及びそのプログラム |
US7162617B2 (en) * | 2003-02-14 | 2007-01-09 | Fine Arc Incorporated | Data processor with changeable architecture |
US7299460B2 (en) * | 2003-05-29 | 2007-11-20 | Nec Corporation | Method and computer program for converting an assembly language program for one processor to another |
JP2005293448A (ja) | 2004-04-05 | 2005-10-20 | Renesas Technology Corp | データ処理装置の開発方法、データプロセッサの開発支援プログラム、設計データの提供方法、及びデータ処理システムの開発方法 |
JP4464316B2 (ja) | 2005-05-13 | 2010-05-19 | 明治乳業株式会社 | チロシン含有飲料の結晶析出の抑制方法 |
US20070038984A1 (en) * | 2005-08-12 | 2007-02-15 | Gschwind Michael K | Methods for generating code for an architecture encoding an extended register specification |
JP2007122626A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
-
2007
- 2007-11-19 JP JP2008545398A patent/JP5218063B2/ja not_active Expired - Fee Related
- 2007-11-19 US US12/515,439 patent/US8935512B2/en not_active Expired - Fee Related
- 2007-11-19 EP EP07832143A patent/EP2096533A4/en not_active Withdrawn
- 2007-11-19 WO PCT/JP2007/072413 patent/WO2008062768A1/ja active Application Filing
- 2007-11-19 CN CN 200780043241 patent/CN101542434A/zh active Pending
- 2007-11-20 TW TW96143956A patent/TWI381309B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2096533A4 (en) | 2011-06-22 |
CN101542434A (zh) | 2009-09-23 |
WO2008062768A1 (fr) | 2008-05-29 |
JP5218063B2 (ja) | 2013-06-26 |
EP2096533A1 (en) | 2009-09-02 |
TW200839610A (en) | 2008-10-01 |
US20100037039A1 (en) | 2010-02-11 |
TWI381309B (en) | 2013-01-01 |
US8935512B2 (en) | 2015-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5218063B2 (ja) | 命令オペコード生成システム | |
Agerwala | Microprogram optimization: A survey | |
US5918035A (en) | Method for processor modeling in code generation and instruction set simulation | |
JP5646737B2 (ja) | 条件付き比較命令 | |
US20040154006A1 (en) | Compiler apparatus and compilation method | |
JPH096609A (ja) | プログラム実行装置およびプログラム変換方法 | |
EP1253515A2 (en) | Method for verifying basic instruction arrangement in VLIW instructions for variable length VLIW processor | |
US5964861A (en) | Method for writing a program to control processors using any instructions selected from original instructions and defining the instructions used as a new instruction set | |
JP3246438B2 (ja) | 可変ターゲットコンパイル処理方法、その処理装置、そのプログラムの記憶媒体および変換テーブルの記憶媒体 | |
KR20010024576A (ko) | 기계 기술로부터의 명령군 구조의 시뮬레이터 및 어셈블러생성 방법 | |
JPH0877221A (ja) | 消費電力を低減する有限状態マシンを設計するシステム及び方法 | |
JP2001005675A (ja) | プログラム変換装置及びプロセッサ | |
Britton | MIPS assembly language programming | |
US8645758B2 (en) | Determining page faulting behavior of a memory operation | |
JP7295469B2 (ja) | 関数生成プログラム、関数生成方法、及び情報処理装置 | |
JP5399601B2 (ja) | 実装コード開発システム、及び実装コード開発プログラム | |
CN114791811B (zh) | 一种基于元函数模板的汇编器实现方法 | |
CN104126169A (zh) | 用于在两个向量寄存器的相应打包数据元素之间执行绝对差计算的系统、装置和方法 | |
JP3464019B2 (ja) | レジスタの割付方式 | |
Harper | Stream fusion on Haskell Unicode strings | |
Zimmermann | On the correctness of transformations in compiler back-ends | |
JP2831697B2 (ja) | アーキテクチャ合成装置 | |
JP2006079494A (ja) | コンパイラ | |
JP6243619B2 (ja) | プログラム解析装置及びプログラム解析方法 | |
Metrolho et al. | A language for automatic generation of fast instruction-set compiled simulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |