本発明は、従来の交換ノードが内部のバッファ処理により生じる通信遅延時間と、従来の交換ノードが異なる通信速度の回線を混在した場合に生じるトラヒック混雑と、従来の通信方式がコネクションレス型であるため生じる通信品質が保証できないという課題に対して、交換ノードの出力・分配部をモニタして未使用のタイムスロットをデータの書き込み先として指定しデータに含まれる優先制御信号により優先制御を行なうことで遅延時間を極めて短くし、データの伝送路の通信速度によらず指定するタイムスロットに書き込み出力することでトラヒック混雑を解消し、通信上の遅延時間の短縮化ができることから通信方式をコネクション型とすることで通信品質を確保可能な交換ノード及び交換ノード制御方法を提供することを目的とする。
また、コネクションレス型の通信を行なうパケットに対し、通信トラヒックの混雑状況如何によらず、交換ノードでの遅延時間の発生を回避することのできる交換ノード及び交換ノード制御方法を提供することを目的とする。
上記課題を解決するため、本発明は、入力データに含まれる優先制御信号を識別し、出力・分配部のタイムスロットの使用状況をモニタし、未使用のタイムスロットに識別されたデータを優先的に書き込み、出力し、出力バッファを要しない交換ノード及び交換ノード制御方法とする。
具体的には、本発明に係る交換ノードは、コネクション型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力バッファ部と、前記入力バッファ部からの前記入力バッファデータを入力し、前記入力バッファ部に入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力バッファ部からの前記入力バッファデータを優先制御処理データとして出力する振分け部と、前記入力バッファ部に入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別部と、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報を得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当回路と、前記タイムスロット割当回路からの前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記振分け部からの前記優先制御処理データを書き込み、前記優先制御処理データの書き込み完了により多重化データを出力する多重化回路と、前記多重化回路からの前記多重化データを外部の回線に伝送し、且つ、前記多重化回路からの前記多重化データのうち未使用のタイムスロットの情報を前記タイムスロット割当回路にタイムスロット情報として出力する出力・分配部と、を備えることを特徴とする。
優先制御信号を識別して優先制御処理データを優先的に処理し、出力・分配部をモニタしてタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。また、通信方式をコネクション型とすることで通信品質を確保できる。
本発明に係る交換ノードは、コネクション型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力バッファ部と、前記入力バッファ部からの前記入力バッファデータを入力し、前記入力バッファ部に入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力バッファ部からの前記入力バッファデータを優先制御処理データとして出力する振分け部と、前記入力バッファ部に入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別部と、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報を得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当回路と、前記振分け部からの前記優先制御処理データを入力し、前記優先制御処理データの時間幅を圧縮し、圧縮データを出力するフレーム圧縮回路と、前記タイムスロット割当回路からの前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記フレーム圧縮回路からの前記圧縮データを書き込み、前記圧縮データの書き込み完了により多重化データを出力する多重化回路と、前記多重化回路からの前記多重化データを入力し、前記多重化データの時間幅を伸長し、伸長データを出力するフレーム伸長回路と、前記フレーム伸長回路からの前記伸長データを外部の回線に伝送し、且つ、前記フレーム伸長回路からの前記伸長データのうち未使用のタイムスロットの情報を前記タイムスロット割当回路にタイムスロット情報として出力する出力・分配部と、を備えることを特徴とする。
優先制御信号を識別して優先制御処理データを優先的に処理し、出力・分配部をモニタしてタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。また、通信方式をコネクション型とすることで通信品質を確保できる。さらに、優先制御処理データをフレーム圧縮回路により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。
また、本発明に係る交換ノードは、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定回路をさらに備え、前記タイムスロット割当回路が、前記優先度情報の優先度に応じてタイムスロットを指定することが好ましい。優先制御処理データに優先度があると優先度がないデータに先んじてタイムスロットを指定することで、優先度があるデータを遅延することなく伝送できる。
さらに、本発明に係る交換ノードは、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定回路をさらに備え、前記タイムスロット割当回路が、前記優先度情報の優先度に応じて指定するタイムスロットの数を可変にすることが好ましい。タイムスロットの数を優先度があるデータと優先度がないデータとで区別して指定するため、空きタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
本発明に係る交換ノードは、前記多重化回路が、複数で、且つ、並列処理可能なシフトレジスタを備えることを含む。多重化回路が複数で、且つ、並列処理可能なシフトレジスタを備えることにより、データ量が大きい優先制御処理データを分割して同時並行して多重化でき、通信上の遅延時間を短縮することができる。
また、本発明に係る交換ノードは、前記タイムスロット割当回路が、2段階以上の前記優先度情報を含む前記優先制御処理データに対して、優先度に応じて前記タイムスロットを指定することを含む。優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
さらに、本発明に係る交換ノードは、前記タイムスロット割当回路が、前記優先制御処理データの長さに応じてタイムスロット数を指定することが好ましい。優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データの長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、コネクション毎にタイムスロットを指定する前記タイムスロット指定信号を出力することが好ましい。タイムスロットの指定を、コネクション毎の条件、例えば伝送路内の割当速度帯域に対応して通信速度又は優先制御処理データの長さに応じて行なう。これにより、コネクション毎に時分割多重化回線の1フレーム内のタイムスロット数を設定でき、通信速度又は優先制御処理データの長さに応じた優先制御が可能になる。
また、本発明に係る交換ノードは、前記タイムスロット割当回路が、前記入力データを前記入力バッファ部に伝送する伝送路の通信速度によらず前記タイムスロットを指定することを含む。入力データの伝送路の通信速度によらず、出力・分配部をモニタしタイムスロットに優先制御処理データを書き込み、異なる通信速度の伝送路に出力する。これにより、例えば中継ノードと中継ノードの間の通信では物理回線速度の最大値で伝送することも、トラヒックの混在状況如何では可能となる。したがって、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
さらに、本発明に係る交換ノードは、前記タイムスロット割当回路が、前記優先制御処理データに対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号として前記多重化回路に出力し、前記多重化回路が、前記タイムスロット時系列順信号の順に前記優先制御処理データを書き込むことが好ましい。優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号を多重化回路に出力する。多重化回路は時系列順に分割された優先制御処理データを書き込む。これにより、外部の交換ノードや端末が本発明に係る交換ノードの出力を受け取ると、並び替えが容易にでき、データの故障を回避できる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。タイムスロット割当回路が指定したタイムスロット情報を所定の時間経過後リセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
また、本発明に係る交換ノードは、前記タイムスロット割当回路が、前記タイムスロットを指定後、前記優先制御信号に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることを含む。優先制御信号に優先制御解除信号を含ませ、これを識別してタイムスロット割当回路が指定したタイムスロット情報をリセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
さらに、本発明に係る交換ノードは、前記タイムスロット割当回路が、前記タイムスロットを指定後、他のパケットデータが前記入力バッファ部に書き込まれることにより、タイムスロットの指定をリセットすることが好ましい。他のパケットデータが交換ノードに入力される毎にリセットすることで、入力データ毎にタイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明に係る交換ノード制御方法は、入力バッファ部が、コネクション型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力過程と、振分け部が、前記入力過程で出力された前記入力バッファデータを入力し、前記入力過程で入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力過程で出力された前記入力バッファデータを優先制御処理データとして出力する振分け過程と、識別部が、前記入力過程で入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別過程と、タイムスロット割当回路が、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報を得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当過程と、多重化回路が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記振分け過程で出力された前記優先制御処理データを書き込み、前記優先制御処理データの書き込み完了により多重化データを出力する多重化過程と、出力・分配部が、前記多重化過程で出力された前記多重化データを外部の回線に伝送し、且つ、前記多重化過程で出力された前記多重化データのうち未使用のタイムスロットの情報を前記タイムスロット割当回路に前記タイムスロット情報として出力する出力過程と、を有することを特徴とする。
優先制御信号を識別して優先制御処理データを優先的に処理し、出力をモニタしてタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファ過程を必要とせず通信上の遅延時間を短縮できる。また、通信方式をコネクション型とすることで通信品質を確保できる。
本発明に係る交換ノード制御方法は、入力バッファ部が、コネクション型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力過程と、振分け部が、前記入力過程で出力された前記入力バッファデータを入力し、前記入力過程で入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力過程で出力された前記入力バッファデータを優先制御処理データとして出力する振分け過程と、識別部が、前記入力過程で入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別過程と、タイムスロット割当回路が、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報を得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当過程と、フレーム圧縮回路が、前記振分け過程で出力された前記優先制御処理データを入力し、前記優先制御処理データの時間幅を圧縮し、圧縮データを出力するフレーム圧縮過程と、多重化回路が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記フレーム圧縮過程で出力された前記圧縮データを書き込み、前記圧縮データの書き込み完了により多重化データを出力する多重化過程と、フレーム伸長回路が、前記多重化過程で出力された前記多重化データを入力し、前記多重化データの時間幅を伸長し、伸長データを出力するフレーム伸長過程と、出力・分配部が、前記フレーム伸長過程で出力された前記伸長データを外部の回線に伝送し、且つ、前記フレーム伸長過程で出力された前記伸長データのうち未使用のタイムスロットの情報を前記タイムスロット割当回路に前記タイムスロット情報として出力する出力過程と、を有することを特徴とする。
優先制御信号を識別して優先制御処理データを優先的に処理し、出力をモニタしてタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファ過程を必要とせず通信上の遅延時間を短縮できる。また、通信方式をコネクション型とすることで通信品質を確保できる。さらに、優先制御処理データをフレーム圧縮過程により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。
また、本発明に係る交換ノード制御方法は、優先度判定回路が、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定過程をさらに有し、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先度情報の優先度に応じてタイムスロットを指定することが好ましい。優先制御処理データに優先度があると優先度がないデータに先んじてタイムスロットを指定することで、優先度があるデータを遅延することなく伝送できる。
さらに、本発明に係る交換ノード制御方法は、優先度判定回路が、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定過程をさらに有し、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先度情報の優先度に応じて指定するタイムスロットの数を可変にすることが好ましい。タイムスロットの数を優先度があるデータと優先度がないデータとで区別して指定するため、空きタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
本発明に係る交換ノード制御方法は、前記多重化過程において、前記多重化回路が、複数で、且つ、並列処理可能なシフトレジスタにデータを書き込む過程を有することを含む。多重化回路が複数で、且つ、並列処理可能なシフトレジスタにデータを書き込む過程を有することにより、データサイズが大きい優先制御処理データを分割して同時並行して多重化でき、通信上の遅延時間を短縮することができる。
また、本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、2段階以上の前記優先度情報を含む前記優先制御処理データに対して、優先度に応じて前記タイムスロットを指定することを含む。優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
さらに、本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先制御処理データの長さに応じてタイムスロット数を指定することが好ましい。優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データの長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、コネクション毎にタイムスロットを指定する前記タイムスロット指定信号を出力することが好ましい。タイムスロットの指定を、コネクション毎の条件、例えば伝送路の通信速度に応じて行なう。これにより、コネクション毎に時分割多重化回線の1フレーム内のタイムスロット数を設定でき、通信速度に応じた優先制御が可能になる。
また、本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記入力データを前記入力バッファ部に入力する通信速度によらず前記タイムスロットを指定することを含む。入力データの伝送路の通信速度によらず、出力をモニタしタイムスロットに優先制御処理データを書き込み、異なる通信速度の伝送路に出力する。これにより、例えば交換ノードと交換ノードの間の通信では物理回線速度の最大値で伝送できる。したがって、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
さらに、本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先制御処理データに対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号として前記多重化回路に出力し、前記多重化回路が、前記タイムスロット時系列順信号の順に前記優先制御処理データを書き込むことが好ましい。優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号を多重化回路に出力する。多重化回路は時系列順に分割された優先制御処理データを書き込む。これにより、外部の交換ノードや端末が本発明に係る交換ノード制御方法の出力を受け取ると、並び替えが容易にでき、データの故障を回避できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。タイムスロット割当回路が指定したタイムスロット情報を所定の時間経過後リセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
また、本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記タイムスロットを指定後、前記優先制御信号に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることを含む。優先制御信号に優先制御解除信号を含ませ、これを識別してタイムスロット割当回路が指定したタイムスロット情報をリセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
さらに、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記タイムスロットを指定後、他のパケットデータが前記入力バッファ部に書き込まれることにより、タイムスロットの指定をリセットすることが好ましい。他のパケットデータが交換ノードに入力される毎にリセットすることで、入力データ毎にタイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
さらに、コネクションレス型のパケットデータのタイムスロットを割り当て、タイムスロット指定信号を前記多重化回路に出力するコネクションレス型データ割当回路をさらに備え、前記振分け部は、前記入力バッファ部に入力された前記入力データがコネクションレス型のパケットデータであるとき、コネクションレス型データのヘッダ情報を前記コネクションレス型データ割当回路へ出力し、前記多重化回路は、前記多重化データにさらに前記コネクションレス型のパケットデータを多重化することが好ましい。
コネクションレス型のパケットデータ及びコネクション型のパケットデータのタイムスロットを割り当て、多重化することができる。よってコネクションレス通信及びコネクション通信を混在させることができる。
また、本発明に係る交換ノード及び交換ノード制御方法は、優先制御ビットを付加することにより、非優先型のコネクションレス型の通信パケットとの転送制御を差別化するとともに、当該パケットに対しては、超高速に共通バス内でのタイムスロットを、当該パケットが回線対応に設置されている入力バッファに受信されている時間を活用して、この時間内に速やかに共通バスへの多重化時のタイムスロットを割り当てることにより、リアルタイム通信を、一定時間は保障する手段を提供することを特徴とする。
具体的には、本発明に係る交換ノードは、コネクションレス型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力バッファ部と、前記入力バッファ部からの前記入力バッファデータを入力し、前記入力バッファ部に入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力バッファ部からの前記入力バッファデータを優先制御処理データとして出力する振分け部と、前記入力バッファ部に入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別部と、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報と前記識別部からの前記優先制御信号とを得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当回路と、前記タイムスロット割当回路からのタイムスロット指定信号のうち未使用のタイムスロットの情報を前記タイムスロット割当回路にタイムスロット情報として出力するタイムスロット情報取得部と、前記タイムスロット割当回路からの前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記振分け部からの前記優先制御処理データを書き込み、前記優先制御処理データの書き込み完了により多重化データを出力する多重化回路と、を備えることを特徴とする。
パケットデータのヘッダ情報に含まれる優先制御信号を識別してタイムスロットを割り当てるので、ヘッダ情報を受け取ったパケットデータの全データが入力バッファ部に入力される前に、タイムスロットの割り当てを行なうことができる。また、優先制御処理データを優先的に処理し、タイムスロット情報取得部のモニタしたタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。
本発明に係る交換ノードは、前記振分け部から出力される前記優先制御処理データを格納し、前記タイムスロット割当回路からタイムスロット指定信号が入力されると前記優先制御処理データを前記多重化回路へ出力するシフトレジスタをさらに備えることが好ましい。
優先制御処理データを一時的に格納するシフトレジスタをさらに備えるので、タイムスロット割当回路又はタイムスロット情報取得部での処理の若干の遅れがある場合にも、微小時間の待ち合わせ調整を行なうことができる。
本発明に係る交換ノードは、コネクションレス型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力バッファ部と、前記入力バッファ部からの前記入力バッファデータを入力し、前記入力バッファ部に入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力バッファ部からの前記入力バッファデータを優先制御処理データとして出力する振分け部と、前記入力バッファ部に入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別部と、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報と前記識別部からの前記優先制御信号とを得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当回路と、前記タイムスロット割当回路からのタイムスロット指定信号のうち未使用のタイムスロットの情報を前記タイムスロット割当回路にタイムスロット情報として出力するタイムスロット情報取得部と、前記振分け部からの前記優先制御処理データを入力し、前記優先制御処理データの時間幅を圧縮し、圧縮データを出力するフレーム圧縮回路と、前記タイムスロット割当回路からの前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記フレーム圧縮回路からの前記圧縮データを書き込み、前記圧縮データの書き込み完了により多重化データを出力する多重化回路と、前記多重化回路からの前記多重化データを入力し、前記多重化データの時間幅を伸長し、伸長データを出力するフレーム伸長回路と、を備えることを特徴とする。
パケットデータのヘッダ情報に含まれる優先制御信号を識別してタイムスロットを割り当てるので、ヘッダ情報を受け取ったパケットデータの全データが入力バッファ部に入力される前に、タイムスロットの割り当てを行なうことができる。また、優先制御処理データを優先的に処理し、タイムスロット情報取得部のモニタしたタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。さらに、優先制御処理データをフレーム圧縮回路により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。
本発明に係る交換ノードは、前記フレーム圧縮回路から出力される前記圧縮データを格納し、前記タイムスロット割当回路からタイムスロット指定信号が入力されると前記圧縮データを前記多重化回路へ出力するシフトレジスタをさらに備えることが好ましい。
圧縮データを一時的に格納するシフトレジスタをさらに備えるので、タイムスロット割当回路又はタイムスロット情報取得部での処理の若干の遅れがある場合に待ち合わせ調整を行なうことができる。
前記タイムスロット割当回路は、前記入力データが前記入力バッファ部に入力されてから一定時間で前記多重化回路へ前記タイムスロット指定信号を出力し、前記タイムスロット情報に含まれているパケット識別情報と同一のパケット識別情報の前記優先制御信号が入力されると、当該パケット識別情報の割り当てられているタイムスロットに、前記優先制御処理データの書き込み先のタイムスロットを優先的に割り当て、前記タイムスロット情報取得部は、前記タイムスロット割当回路からの前記タイムスロット指定信号のうち未使用のタイムスロットの情報及び当該タイムスロットに割り当てられているパケット識別情報を前記タイムスロット割当回路にタイムスロット情報として出力し、あらかじめ設定された一定時間を経過すると、未使用のタイムスロットに割り当てられているパケット識別情報を消去することが好ましい。
タイムスロット群を一時的に付与することにより、以後、割り当ての許可されたパケット識別情報のパケットが交換ノードに到着した後は、交換ノード内で予め確保されたタイムスロット位置を使用して、交換ノード内での最小限の遅延時間で通信を行なうことができる。よって、予め定められたパケット識別情報の入力データについて、交換ノード内での最小限の遅延時間で通信を行なうことができる。
前記タイムスロット割当回路は、あらかじめ設定された一定時間で前記多重化回路へ前記タイムスロット指定信号を出力し、タイムスロットの割り当ての完了していない前記優先制御処理データが残っているときは、すでに割り当てたタイムスロットを予約タイムスロットとして記憶し、予約タイムスロットの割り当てられている前記優先制御処理データに含まれるパケット識別情報と同一のパケット識別情報を含む前記優先制御信号が入力されると、残りのタイムスロットを指定し、当該優先制御信号の前記優先制御処理データのタイムスロットの割り当てを完了させることが好ましい。
途中までタイムスロットを割り当てた入力データを破棄することなく、有効活用するので、交換ノード内での通信時間を短縮することができる。
本発明に係る交換ノードは、前記入力データのうち優先制御を要求しない非優先制御処理データのタイムスロットを割り当て、タイムスロットを割り当てた前記非優先制御処理データを出力する非優先制御処理データ割当回路をさらに備え、前記振分け部は、前記入力データが優先制御処理データであることを指示する優先制御信号により、優先制御を要求しない前記入力データを非優先制御処理データとして非優先制御処理データ割当回路へ出力し、記多重化回路は、前記非優先制御処理データ割当回路の出力する非優先制御処理データを前記多重化データにさらに多重化することが好ましい。
優先型のコネクションレス通信用のパケットデータ及び非優先型のコネクションレス通信用のパケットデータのタイムスロットを割り当て、多重化することができる。よって優先型のコネクションレス通信及び非優先型のコネクションレス通信を混在させることができる。
本発明に係る交換ノードは、前記振分け部から出力されたコネクション型のパケットデータのタイムスロットを割り当て、タイムスロットを割り当てた当該パケットデータを出力するコネクション型データ割当回路をさらに備え、前記振分け部は、前記入力バッファ部に入力された前記入力データがコネクション型のパケットデータであるとき、コネクション型データを前記コネクション型データ割当回路へ出力し、前記多重化回路は、前記コネクション型データ割当回路の出力するコネクション型データを前記多重化データにさらに多重化することが好ましい。
コネクションレス型のパケットデータ及びコネクション型のパケットデータのタイムスロットを割り当て、多重化することができる。よってコネクションレス通信及びコネクション通信を混在させることができる。
本発明に係る交換ノードは、前記入力バッファ部に前記入力データを入力する回線がN本であり、当該回線のi番目(iは1からNまでの整数。)の回線速度がA(i)であり、当該回線のi番目のパケットデータの最小サイズがB(i)であり、前記タイムスロット割当回路のタイムスロットを割り当てるまでの実行処理回数がdステップであるとき、各ステップ毎の所要時間eが、
であることが好ましい。
数1において、MIN{X1,X2,…Xn}は、{X1,X2,…Xn}の中で最も小さいものを選択することを示す。本発明により、前記タイムスロット割当回路がタイムスロットを全収容回線を対象に同時に割り当て処理する場合に、各処理ステップ毎に必要とされる時間が数1よりも短かければ、交換ノード内での最小限の遅延時間で通信を行うことができる。
本発明に係る交換ノードは、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定回路をさらに備え、前記タイムスロット割当回路が、前記優先度情報の優先度に応じてタイムスロットを指定することが好ましい。
優先制御処理データに優先度があると優先度がないデータに先んじてタイムスロットを指定することで、優先度があるデータを遅延することなく伝送できる。
本発明に係る交換ノードは、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定回路をさらに備え、前記タイムスロット割当回路が、前記優先度情報の優先度に応じて指定するタイムスロットの数を可変にすることが好ましい。
タイムスロットの数を優先度があるデータと優先度がないデータとで区別して指定するため、空きタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
本発明に係る交換ノードは、前記多重化回路が、複数で、且つ、並列処理可能なシフトレジスタを備えることが好ましい。
多重化回路が複数で、且つ、並列処理可能なシフトレジスタを備えることにより、データ量が大きい優先制御処理データを分割して同時並行して多重化でき、通信上の遅延時間を短縮することができる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、2段階以上の前記優先度情報を含む前記優先制御処理データに対して、優先度に応じて前記タイムスロットを指定することが好ましい。
優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記優先制御処理データの長さに応じてタイムスロット数を指定することが好ましい。
優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データの長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記入力データを前記入力バッファ部に伝送する伝送路の通信速度によらず前記タイムスロットを指定することが好ましい。
入力データの伝送路の通信速度によらず、タイムスロットに優先制御処理データを書き込み、異なる通信速度の伝送路に出力する。これにより、例えば中継ノードと中継ノードの間の通信では物理回線速度の最大値で伝送することも、トラヒックの混在状況如何では可能となる。したがって、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記優先制御処理データに対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号として前記多重化回路に出力し、前記多重化回路が、前記タイムスロット時系列順信号の順に前記優先制御処理データを書き込むことが好ましい。
優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号を多重化回路に出力する。多重化回路は時系列順に分割された優先制御処理データを書き込む。これにより、外部の交換ノードや端末が本発明に係る交換ノードの出力を受け取ると、並び替えが容易にでき、データの故障を回避できる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。
タイムスロット割当回路が指定したタイムスロット情報を所定の時間経過後リセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記タイムスロットを指定後、前記優先制御信号に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることが好ましい。
優先制御信号に優先制御解除信号を含ませ、これを識別してタイムスロット割当回路が指定したタイムスロット情報をリセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明に係る交換ノードは、前記タイムスロット割当回路が、前記タイムスロットを指定後、他のパケットデータが前記入力バッファ部に書き込まれることにより、タイムスロットの指定をリセットすることが好ましい。
他のパケットデータが交換ノードに入力される毎にリセットすることで、入力データ毎にタイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明に係る交換ノードは、前記多重化回路を複数備え、複数の外部の回線と接続され、前記多重化回路のそれぞれの出力する多重化データを、前記外部の回線ごとに分配する複数の分配器と、前記多重化回路と前記分配器との間に配置され、前記多重化データに多重化されている優先制御処理データを方路に応じた分配器に振り分けるセレクタ回路とを、さらに備えることが好ましい。
複数の多重化回路が並列に多重化回路と接続され、各多重化回路の出力する多重化データを分解回路ごとにセレクタ回路で振り分けるので、新たな多重化回路及び共通バスを設けることなく通話路の増設をすることができる。
本発明に係る交換ノード制御方法は、入力バッファ部が、コネクションレス型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力過程と、振分け部が、前記入力過程で出力された前記入力バッファデータを入力し、前記入力過程で入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力過程で出力された前記入力バッファデータを優先制御処理データとして出力する振分け過程と、識別部が、前記入力過程で入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別過程と、タイムスロット割当回路が、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報と前記識別部からの前記優先制御信号とを得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当過程と、タイムスロット情報取得部が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号のうち未使用のタイムスロットの情報を前記タイムスロット割当回路へ前記タイムスロット情報として出力するタイムスロット情報取得過程と、多重化回路が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記振分け過程で出力された前記優先制御処理データを書き込み、前記優先制御処理データの書き込み完了により多重化データを出力する多重化過程と、を有することを特徴とする。
パケットデータのヘッダ情報に含まれる優先制御信号を識別してタイムスロットを割り当てるので、ヘッダ情報を受け取ったパケットデータの全データが入力バッファ部に入力される前に、タイムスロットの割り当てを行なうことができる。また、優先制御処理データを優先的に処理し、タイムスロット情報取得部のモニタしたタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。
また、本発明に係る交換ノード制御方法は、入力バッファ部が、コネクションレス型のパケットデータである入力データをシフトレジスタに書き込み、前記入力データの書き込み完了により入力バッファデータとして出力する入力過程と、振分け部が、前記入力過程で出力された前記入力バッファデータを入力し、前記入力過程で入力された前記入力データが優先制御処理データであることを指示する優先制御信号により、前記入力過程で出力された前記入力バッファデータを優先制御処理データとして出力する振分け過程と、識別部が、前記入力過程で入力された前記入力データに含まれる前記優先制御信号を識別して前記優先制御信号を前記振分け部に出力する識別過程と、タイムスロット割当回路が、前記優先制御処理データを書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報と前記識別部からの前記優先制御信号とを得て、未使用のタイムスロットの中から前記優先制御処理データの書き込み先のタイムスロットを指定するタイムスロット指定信号を出力するタイムスロット割当過程と、タイムスロット情報取得回路が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号のうち未使用のタイムスロットの情報を前記タイムスロット割当回路へ前記タイムスロット情報として出力するタイムスロット情報取得過程と、フレーム圧縮回路が、前記振分け過程で出力された前記優先制御処理データを入力し、前記優先制御処理データの時間幅を圧縮し、圧縮データを出力するフレーム圧縮過程と、多重化回路が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号によって割り当てられるシフトレジスタに前記フレーム圧縮過程で出力された前記圧縮データを書き込み、前記圧縮データの書き込み完了により多重化データを出力する多重化過程と、フレーム伸長回路が、前記多重化過程で出力された前記多重化データを入力し、前記多重化データの時間幅を伸長し、伸長データを出力するフレーム伸長過程と、を有することを特徴とする。
パケットデータのヘッダ情報に含まれる優先制御信号を識別してタイムスロットを割り当てるので、ヘッダ情報を受け取ったパケットデータの全データが入力バッファ部に入力される前に、タイムスロットの割り当てを行なうことができる。また、優先制御処理データを優先的に処理し、タイムスロット情報取得部のモニタしたタイムスロット情報を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。さらに、優先制御処理データをフレーム圧縮回路により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記入力データが前記入力バッファ部に入力されてから一定時間で前記多重化回路へ前記タイムスロット指定信号を出力し、前記タイムスロット情報に含まれているパケット識別情報と同一のパケット識別情報の前記優先制御信号が入力されると、当該パケット識別情報の割り当てられているタイムスロットに、前記優先制御処理データの書き込み先のタイムスロットを優先的に割り当て、前記タイムスロット情報取得過程において、前記タイムスロット情報取得部が、前記タイムスロット割当過程で出力された前記タイムスロット指定信号のうち未使用のタイムスロットの情報及び当該タイムスロットに割り当てられているパケット識別情報を前記タイムスロット割当回路へ前記タイムスロット情報として出力し、あらかじめ設定された一定時間を経過すると、未使用のタイムスロットに割り当てられているパケット識別情報を消去することが好ましい。
タイムスロット群を一時的に付与することにより、以後、割り当ての許可されたパケット識別情報のパケットが交換ノードに到着した後は、交換ノード内で予め確保されたタイムスロット位置を使用して、交換ノード内での最小限の遅延時間で通信を行なうことができる。よって、予め定められたパケット識別情報の入力データについて、交換ノード内での最小限の遅延時間で通信を行なうことができる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路は、あらかじめ設定された一定時間で前記多重化回路へ前記タイムスロット指定信号を出力し、タイムスロットの割り当ての完了していない前記優先制御処理データが残っているときは、すでに割り当てたタイムスロットを予約タイムスロットとして記憶し、予約タイムスロットの割り当てられている前記優先制御処理データに含まれるパケット識別情報と同一のパケット識別情報を含む前記優先制御信号が入力されると、残りのタイムスロットを指定し、当該優先制御信号の前記優先制御処理データのタイムスロットの割り当てを完了させることが好ましい。
途中までタイムスロットを割り当てた入力データを破棄することなく、有効活用するので、交換ノード内での通信時間を短縮することができる。
本発明に係る交換ノード制御方法は、優先度判定回路が、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定過程をさらに有し、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先度情報の優先度に応じてタイムスロットを指定することが好ましい。
優先制御処理データに優先度があると優先度がないデータに先んじてタイムスロットを指定することで、優先度があるデータを遅延することなく伝送できる。
本発明に係る交換ノード制御方法は、優先度判定回路が、前記優先制御処理データの中に含まれる優先度を検出して、前記タイムスロット割当回路に優先度情報を出力する優先度判定過程をさらに有し、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先度情報の優先度に応じて指定するタイムスロットの数を可変にすることが好ましい。
タイムスロットの数を優先度があるデータと優先度がないデータとで区別して指定するため、空きタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
本発明に係る交換ノード制御方法は、前記多重化過程において、前記多重化回路が、複数で、且つ、並列処理可能なシフトレジスタにデータを書き込む過程を有することが好ましい。
多重化回路が複数で、且つ、並列処理可能なシフトレジスタにデータを書き込む過程を有することにより、データ量が大きい優先制御処理データを分割して同時並行して多重化でき、通信上の遅延時間を短縮することができる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、2段階以上の前記優先度情報を含む前記優先制御処理データに対して、優先度に応じて前記タイムスロットを指定することが好ましい。
優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先制御処理データの長さに応じてタイムスロット数を指定することが好ましい。
優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データの長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記入力データを前記入力バッファ部に入力する通信速度によらず前記タイムスロットを指定することが好ましい。
入力データの伝送路の通信速度によらず、タイムスロットに優先制御処理データを書き込み、異なる通信速度の伝送路に出力する。これにより、例えば中継ノードと中継ノードの間の通信では物理回線速度の最大値で伝送することも、トラヒックの混在状況如何では可能となる。したがって、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記優先制御処理データに対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号として前記多重化回路に出力し、前記多重化回路が、前記タイムスロット時系列順信号の順に前記優先制御処理データを書き込むことが好ましい。
優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号を多重化回路に出力する。多重化回路は時系列順に分割された優先制御処理データを書き込む。これにより、外部の交換ノードや端末が本発明に係る交換ノードの出力を受け取ると、並び替えが容易にでき、データの故障を回避できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。
タイムスロット割当回路が指定したタイムスロット情報を所定の時間経過後リセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記タイムスロットを指定後、前記優先制御信号に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることが好ましい。
優先制御信号に優先制御解除信号を含ませ、これを識別してタイムスロット割当回路が指定したタイムスロット情報をリセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明に係る交換ノード制御方法は、前記タイムスロット割当過程において、前記タイムスロット割当回路が、前記タイムスロットを指定後、他のパケットデータが前記入力バッファ部に書き込まれることにより、タイムスロットの指定をリセットすることが好ましい。
他のパケットデータが交換ノードに入力される毎にリセットすることで、入力データ毎にタイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
本発明により、交換ノードの出力・分配部をモニタして未使用のタイムスロットをデータの書き込み先として指定しデータに含まれる優先制御信号により優先制御を行なうことで遅延時間を極めて短くでき、データの伝送路の通信速度によらず指定するタイムスロットに書き込み出力することでトラヒック混雑を解消でき、通信上の遅延時間の短縮化ができることから通信方式をコネクション型とすることで通信品質を確保可能な交換ノード及び交換ノード制御方法を提供することができる。
また、本発明により、優先制御ビットを付加し、非優先型のコネクションレス型の通信パケットとの転送制御を差別化し、当該パケットに対しては、超高速に共通バス内でのタイムスロットを、当該パケットが回線対応に設置されている入力バッファに受信されている時間を活用して、この時間内に速やかに共通バスへの多重化時のタイムスロットを割り当てることで、通信トラヒックの混雑状況如何によらず、交換ノードでの遅延時間の発生を回避することができる交換ノード及び交換ノード制御方法を提供することができる。
以下、本発明について実施形態を示しながら詳細に説明するが本発明はこれらの記載に限定して解釈されない。以下、図1から図67を参照しながら本実施形態に係る交換ノード及び交換ノード制御方法について説明する。
(第1実施形態)
図1は本実施形態に係る交換ノード100の一形態を示す概略図である。交換ノード100は、入力バッファ部2と、識別部7と、振分け部5と、多重化回路9と、タイムスロット割当回路12と、出力・分配部10を備える。さらに好ましくは、図2で説明するフレーム圧縮回路46と、フレーム伸長回路18と、優先度判定回路20を備える。図1に示す実線は主データの流れ、破線は制御用データの流れを示す。
入力バッファ部2は、コネクション型のパケットデータである入力データ1の伝送路に接続され、入力データ1をシフトレジスタに書き込む。入力データ1の書き込みを完了すると、入力バッファデータ3を出力する。本実施形態に係る交換ノード100は、入力データ1がコネクション型のパケットデータで優先制御信号を有する場合に優先制御するものであるが、入力データ1がコネクション型のパケットデータで優先制御信号を有しないデータ、コネクション型でパケットデータ以外のデータ、並びにコネクションレス型データである場合にも、入力バッファ部2に書き込むこととしても良い。
識別部7は、入力バッファ部2に入力された入力データ1に含まれる優先制御信号8を識別する。優先制御信号8は、入力データが優先制御の対象であることを指示する信号である。コネクション型のパケットデータである入力データ1のフォーマットは、図2に一例として示すようにヘッダに優先制御信号8を含む。識別部7は、この優先制御信号8の有無を識別し、「有」か「無」を出力する。ここで優先制御信号8の「有」、「無」は、「1」、「0」として出力しても良い。図2に示すようにヘッダには優先制御信号8を、パケットデータには回線の帯域信号、方路信号を含む。また、優先制御信号8には、優先度情報21、優先制御処理データの長さデータ、優先制御解除信号等が含まれる。なお、図2に示す入力データ1のフォーマットは、ヘッダ301とヘッダ以外の情報302を含む。ヘッダ301は、優先制御信号8を含む。優先制御信号8は、例えば、優先度情報21、優先制御処理データの長さ又は優先制御解除信号である。ヘッダ以外の情報302は、回線の帯域信号304及び方路信号305を含む。
図1に示す振分け部5は、入力バッファ部2からの入力バッファデータ3と、識別部7からの優先制御信号8とを入力する。優先制御信号8が有る場合は、入力バッファデータ3を優先制御処理データ6として出力する。優先制御信号8が無い場合は、入力バッファデータ3を優先制御の対象外として、非優先制御処理データ(不図示)として出力する。振分け部5は、識別部7で識別された優先制御の有無に基づいて入力バッファデータが優先制御の対象か否かを振分けるので、振分け部5で入力バッファデータ3をバッファする必要がない。振分け部5による振分け制御は、図24と図25に示す振分けを行なうこととしても良い。図24は、優先制御の対象となるデータを振分け部5で振分けコネクション型の通話路によって処理し、優先制御の対象外となるデータを振分け部5で振分けコネクションレス型の通話路によって処理する振分けを行なう場合を示す。図24における交換ノード100の構成は図1に示す構成と同様であるが、図中には振分け部5と、多重化回路9と、出力・分配部10と、タイムスロット割当回路12のみを図示している。図25は、優先制御の対象となるデータを振分け部5で振分け優先制御処理し、優先制御の対象外となるデータを振分け部5で振分け従来のバッファリング優先制御によって処理する振分けを行なう場合を示す。図25における交換ノード100の構成は図1に示す構成と同様であるが、図中には振分け部5と、多重化回路9と、出力・分配部10と、タイムスロット割当回路12のみを図示している。また、図24、図25に示す多重化回路は指定された時分割多重回線のフレーム中のタイムスロットに書き込むため、タイムスロット指定信号をフレーム中の時間に置き換える同期用クロック324を備える。なお、図24において、振分け部5から出力されたコネクションレス型の通信制御を行ない、出力・分配部10へ出力するコネクションレス型データ割当回路323を備える。また、図25において、振分け部5から出力された優先制御をすることなく、パケットのバッファリングを実施する通信制御を行なう非優先制御データ割当回路330を示す。また図24及び図25において、発信側の端末327と、発信側の端末327からのデータを多重化又は分離する多重・分離装置321と、多重・分離装置321からの多重化されている入力データを伝送し、交換ノード100に入力データを入力する多重化回線325と、出力・分配部10からの多重化データを伝送する多重化回線326と、多重化回線326の伝送する多重化データを多重化又は分離する多重・分離装置322と、多重・分離装置322の分離したデータを受信する受信側の端末328と、が示されている。
図1に示すタイムスロット割当回路12は、出力・分配部10でモニタされるタイムスロットが未使用であることを指示するタイムスロット情報11を入力する。タイムスロット情報11を入力したタイムスロット割当回路12は、未使用のタイムスロットの中から優先制御処理データ6の書き込み先のタイムスロットを指定し、タイムスロット指定信号13として出力する。未使用のタイムスロットの情報を出力・分配部10より得ることで、適切に未使用のタイムスロットの情報を得ることができる。
タイムスロット割当回路12がタイムスロットを指定する流れを図3に示す。タイムスロット割当回路12がタイムスロットを正確に指定するために、図3に示すタイムスロットマップをタイムスロット割当回路12が有することが好ましい。出力・分配部10より得られるタイムスロット情報11により、タイムスロットマップを更新する。タイムスロットマップから未使用のタイムスロットをチェックし、未使用のタイムスロットがある場合にタイムスロットの指定を実行し、タイムスロット指定信号13を出力する。この際、指定したタイムスロットが使用状態になるのでタイムスロットマップを更新する。要求に見合う未使用のタイムスロットが無い場合、例えば優先制御信号8が要求する方路に該当する未使用のタイムスロットが無い場合、中継ノード間で、呼設定処理の手順により、当該コネクションに対して接続経路の確保が可能となる方路に未使用のタイムスロットがあればタイムスロットの指定を実行し、タイムスロット指定信号13を出力することとしても良い。なお、図3において、311はタイムスロット番号、312は0が空で1が塞を示す空塞表示、313は方路番号、314はタイムスロットマップを示す。また、S315は優先制御信号の入力手順を示す。ここで、優先制御信号8はタイムスロット確保要求、タイムスロット解除要求又は目的方路番号を含む。また、S316は解除要求時のタイムスロットマップの更新手順を示す。また、S317は確保要求確認手順を示す。また、S318は未使用タイムスロット及び方路を確認する確認手順を示す。また、S319は要求方路に未使用のタイムスロット数があった場合に、要求されたスロットの指定を実行し、タイムスロットマップ314を更新し、タイムスロット指定信号13を出力する手順を示す。また、S320は要求方路に未使用のタイムスロット数が無い場合に、要求に近いタイムスロットを指定し、タイムスロットマップ314を更新し、タイムスロット指定信号13を出力する手順を示す。
図26は、タイムスロット割当回路12がタイムスロットを指定し、多重化回路9で時分割多重を行なう概念図である。タイムスロット割当回路12は、時分割多重化回線の1フレームの時間tfを必要なタイムスロット数nで除算し、1タイムスロットの時間ttを定める。1タイムスロットに書き込むことのできる優先制御処理データ6の量は、交換ノード100のスループットの速度Vsに起因する。また、1タイムスロットに対応する期間においては、伝送回線から書き込むことのできるデータ量は、tt×Vsとなる。交換ノード内のタイムスロット割当回路12は、時分割多重回線のうち、宛先の出側方路に対応する未使用のタイムスロット情報を得て、その時刻αを認識する。時間は同期用クロックからの時間情報により行なう。タイムスロット割当回路12は、時刻がαになると優先制御処理データ6を指定するタイムスロットに前述の図1に示す多重化回路9により書き込み多重化データ14を出力する。また、基本パケット長のN倍の場合は、宛先の出側方路に対応するタイムスロット群の中から、N個の未使用のタイムスロット情報を得て、当該時刻に対応するα1〜αnを認識する。なお、図26において、324は同期用クロックである。
例えば、伝送速度がVs(b/s)の回線の上で、tの時間幅を持つパケットデータが、当該の交換ノードで予め、想定した基本パケット長(具体的には、交換ノード内の共通バス上で1タイムスロットに変換される最小のパケットデータ長)に対応している場合を考える。この場合、伝送速度がVs(b/s)の回線上において、tの時間幅を持つパケットデータは、共通バス上で、ttの時間で1つのタイムスロットを活用して、高速に読み出される。基本パケット長のデータは交換ノードの入側回線対応のバッファに格納直後、基本パケット長単位のビット幅で、並列バス(ビット)構成をとる共通バス上に、ビット並列に展開されて、当該時間(tt)の1個のタイムスロットを用いて高速に読み出される。更に、1タイムスロットの時間に読み出す優先制御処理データ(パケットデータ)6の量は交換ノード100が収容する伝送回線のスループットの速度Vsとは独立に、ネットワーク内における、任意の異なる交換ノード内で、独自に定めることが可能である特徴を有する。但し、同一の交換ノード内の異なる速度の収容回線に対しては、共通バス上での1タイムスロットに割り当てられるべき、出側の方路へのルーチングの対象となる、データ量は同一である。仮に、伝送速度がVs(b/s)の回線上で、基本データ長に相当するパケットデータの当該伝送路上での所用時間がtである場合には、交換ノード内で1タイムスロットで読み出すことのできるデータ量はn×Vs×tt(=t×Vs=基本パケットデータ長)となる。また、伝送速度がVs(b/s)の回線の上でのパケットデータ長が、予め、当該の交換ノードが想定した基本パケット長のN倍である場合には、共通バス上で、N個のタイムスロットを使用して、高速に共通バス上に並列に展開されて、読み出すことで、可変長のパケットデータに対しても、本発明の動作原理が容易に適用できる。
また、交換ノード100のスループットの速度Vs(b/s)の伝送路上で、時間tの期間継続している優先制御処理データ6があり、優先制御処理データ6のすべてが多重化されて共通バス上の1タイムスロットの多重化データ14に変換される場合、同じ速度の伝送路がn本収容された場合の1回線当たりの優先制御処理データ6のパケットデータ量は、Vs×t=n×Vs×tt=n×Vs×(tf/n)=tf×Vsとなる。すなわち、tf=tの関係が成り立つ。そのため、タイムスロット割当回路12は、時分割多重化回線の多重化データ14の1フレームの時間tfと優先制御処理データ6の継続時間tとが等しいものが好ましい。
また、交換ノード100のスループットの速度Vs(b/s)の伝送路上で、時間tの期間継続している優先制御処理データ6があり、この優先制御処理データ6が多重化されて共通バス上のm個のタイムスロットの多重化データ14に変換される場合、同じ速度の伝送路がn本収容された場合の1回線当たりの優先制御処理データ6のパケットデータ量は、Vs×t=n×Vs×tt×m=n×Vs×(tf/n)×m=tf×Vs×mとなる。すなわち、tf=t/mの関係が成り立つ。そのため、タイムスロット割当回路12は、時分割多重化回線の多重化データ14の1フレームの時間tfと優先制御処理データ6が変換される多重化データ14のタイムスロットの個数mで除算されたパケットデータの継続時間tとが等しいものが好ましい。
タイムスロット割当回路12は、図1に示すように優先度判定回路20から優先度情報21を得て、優先度情報21の優先度に応じてタイムスロットを指定し、タイムスロット指定信号13を出力することが好ましい。より好ましくは、タイムスロット割当回路12は、優先度情報21の優先度に応じてタイムスロットの数を可変にする。さらに好ましくは、タイムスロット割当回路12は、2段階以上の優先度情報21を含む優先制御処理データに対して、優先度に応じてタイムスロットを指定する。優先度判定回路20は、優先制御処理データ6の中に含まれる優先度を検出して、タイムスロット割当回路12に優先度情報21を出力するものである。優先度情報21は、例えば図2に示すように優先制御処理データ6のヘッダに含まれる。優先度情報21の優先度は、特に優先度を指示しない優先度無しと、優先度有りとの場合分けとしても良く、優先度を複数の段階で指示することとしても良い。タイムスロット割当回路12が、これらの優先度情報21に応じてタイムスロットを指定することで、優先制御の対象となる優先制御処理データ6を遅延することなく処理できる。また、タイムスロット割当回路12が、優先度情報21の優先度の有無若しくは優先度の段階に応じてタイムスロット数を可変にするため、未使用のタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
また図1に示すタイムスロット割当回路12は、優先制御処理データ6の長さに応じてタイムスロット数を指定することが好ましい。タイムスロット割当回路12は、振分け部5から優先制御処理データ6を入力し、優先制御処理データ6のヘッダに含まれる優先制御処理データ6の長さの情報を得る。ここで優先制御処理データ6の長さの情報は、入力データ1に当初から含まれていることとしても良い。また、入力バッファ部2で入力データ1をシフトレジスタに書き込む際に、入力バッファ部にカウンタを設けてデータの長さの情報を検出し、このデータの長さの情報を振分け部5に入力し、振分け部5が出力する優先制御処理データ6のヘッダにデータの長さの情報を書き込むこととしても良い。優先制御処理データが1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データの長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
さらにタイムスロット割当回路12は、コネクション毎にタイムスロットを指定し、タイムスロット指定信号を出力することが好ましい。コネクションは、交換ノードが呼を設定する際に認識できる。タイムスロット割当回路12は、タイムスロットの指定を、コネクション毎の条件、例えば入力データ1の伝送路の通信速度に応じて行なう。これにより、時分割多重化回線の1フレームを無駄なく使用できる。
タイムスロット割当回路12は、入力データ1を入力バッファ部2に伝送する伝送路の通信速度によらずタイムスロットを指定することが好ましい。例えば、入力データ1の伝送路の通信速度がVaである場合に、通信速度がVaよりも速いVbである時分割多重回線フレーム中のタイムスロットを指定する。中継ノードと中継ノードの間の通信においては、通信速度を変更してデータ通信を行なうことも可能であり、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
タイムスロット割当回路12は、優先制御処理データ6に対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号22として出力する。優先制御処理データ6が1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号22を多重化回路に出力する。タイムスロット割当回路12は、振分け部5から優先制御処理データ6を入力し、優先制御処理データ6のヘッダにある優先制御処理データ6の長さの情報を得る。この優先制御処理データ6の長さの情報と1タイムスロット当たりに書き込むことのできるデータ量を比較し、優先制御処理データ6のデータ量が大きいと複数のタイムスロットを指定する。この複数のタイムスロット毎にタイムスロット時系列順信号22を定め、多重化回路9に出力する。これにより、外部の交換ノードや端末が本発明に係る交換ノードの出力を受け取ると、並び替えが容易にできる。
タイムスロット割当回路12は、タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。また、タイムスロットを指定後、優先制御信号8に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることとしても良い。さらに、タイムスロットを指定後、他のパケットデータが前記入力バッファ部2に書き込まれることにより、タイムスロットの指定をリセットすることとしても良い。タイムスロット割当回路12が指定したタイムスロットの情報をリセットすることで、タイムスロットが未使用状態であるにも関わらず指定できない状態を回避できる。タイムスロットの情報のリセットは、前述のタイムスロットマップのタイムスロットの使用情報を未使用とすることにより行なう。
多重化回路9は、振分け部5から優先制御処理データ6を入力する。また、タイムスロット割当回路12からタイムスロット指定信号13、タイムスロット時系列順信号22を入力する。入力したタイムスロット指定信号13により指定されるタイムスロットに相当するシフトレジスタに優先制御処理データ6を書き込む。優先制御処理データ6の書き込みが完了すると、多重化データ14を出力する。指定されたタイムスロットに優先制御処理データ6を随時書き込むため、優先制御処理データ6のバッファの必要はなく、多重化処理するまでの待ち時間もない。したがって、通信上の遅延時間を短縮することができる。多重化回路9は、複数で、且つ、並列処理可能なシフトレジスタを備えることが好ましい。優先制御処理データ6のデータ量が大きく、複数のタイムスロットに書き込む場合、優先制御処理データ6を分割し、各々を同時に別のシフトレジスタに書き込むことができ、通信上の遅延時間を短縮することができる。
出力・分配部10は、多重化回路9からの多重化データ14を外部15の回線に伝送する。外部15の回線が複数ある場合は、各方路に向けて伝送する。また、出力・分配部10は、多重化回路9からの多重化データ14を入力し、多重化データ14の使用状況をモニタするとともに、未使用のタイムスロット情報11をタイムスロット割当回路12に出力する。多重化データ14の使用状況のモニタに当たっては、多重化データ14が書き込まれているシフトレジスタの書き込み状況の履歴を検索することにより、使用率を推定することとしても良く、多重化回路9で多重化を行なう際、予め多重化データ14のヘッダに使用しているシフトレジスタ毎の使用率を抽出するか若しくは未使用のシフトレジスタ番号の履歴等を記憶し、これらの情報をモニタ時に抽出することとしても良い。
(第2実施形態)
図4は本実施形態に係る交換ノード200の一形態を示す概略図である。第1実施形態に係る交換ノード100との構成上の相違は、フレーム圧縮回路16とフレーム伸長回路18とをさらに加えることである。フレーム圧縮回路16は、振分け部5からの優先制御処理データ6を入力し、優先制御処理データ6の時間幅を圧縮し、圧縮データ17を出力する。多重化回路9は、第1実施形態に係る交換ノード100の優先制御処理データ6に変えて圧縮データ17を入力し、タイムスロット割当回路12からのタイムスロット指定信号13並びにタイムスロット時系列順信号22により多重化データ14を出力する。フレーム伸長回路18は、多重化回路9からの多重化データ14を入力し、多重化データ14の時間幅を伸長し、伸長データ19を出力する。出力・分配部10は、第1実施形態に係る交換ノード100の多重化データ14に変えて伸長データ19を入力し、外部15の伝送路に出力する。優先制御処理データ6をフレーム圧縮回路16により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。これにより、通信上の遅延時間を短縮できる。図4の本実施形態に係る交換ノード200では、フレーム圧縮回路16が、圧縮データ17の多重化を行なう多重化回路9の動作を兼ねる形態としたが、フレーム圧縮回路16と多重化回路9を分離した構成としても良い。本実施形態に係る交換ノード200は、フレーム圧縮回路16、フレーム伸長回路18以外の動作及び効果は、第1実施形態に係る交換ノード100と同様である。以下、フレーム圧縮回路16及びフレーム伸長回路18について具体的に説明する。
フレーム圧縮回路16の構成の一例を図5に示す。図5のフレーム圧縮回路16は、超伝導SFQ回路で構成される。図5では超伝導SFQ回路で構成するが、半導体回路で構成することとしても良い。フレーム圧縮回路16を超伝導SFQ回路で構成することにより、半導体回路で構成するよりも圧縮度を高くすることができ、時分割多重回線の1フレームに多数のタイムスロットを設けることができる。SFQはSingle Flux Quantumの略語で単一の磁束量子を表す。超伝導体で囲まれた空間では磁束は量子力学的な意味で量子化され、ひとつふたつと数えられる粒子としてふるまう。これが磁束量子である。この磁束量子を情報担体とした論理回路がSFQ論理回路である。多くの半導体論理回路では出力電圧レベルの高、低を論理の「1」、「0」に対応させるのに対して、SFQ論理回路では、SFQの有無を論理の「1」、「0」に対応させる。このSFQ回路は、ジョセフソン接合を含む超伝導回路で構成され、数100GHzの高速クロックで動作する。さらにそのときの消費電力が半導体回路に較べて約3けた低いという優れた特徴をもつ。SFQ回路ではSFQに伴って生じるパルス幅1ピコ秒程度の非常に鋭いパルスで論理動作を行なう。図5の×印がジョセフソン接合素子で半導体回路のトランジスタに相当する能動デバイスである。図5のDC/SFQ(Direct Current/Single Flux Quantum)回路はパルス幅変換回路で、数100psのパルス幅をもった半導体回路からのパルス列を1ps程度の狭いパルス幅のパルス列に変換する。図5のSFQ−PG(Single Flux Quantum−Pulse Generator)はSFQパルス発生器で回路を同期動作させるための高速のクロックパルス列を発生する。D−F/F(Delay−FlipFlop)回路は遅延フリップフロップである。フレーム圧縮部は、幅の狭いパルスの列となったパケットを時間的に圧縮して短い時間長のパルスを出力する。なお、図5において、345は入力パルス、342はリセットパルス、333はクロックパルス、334はSFQ−PG、335はDC/SFQ回路、336はSFQ回路、337はD−F/F回路、338はジョセフソン接合素子、339はフレーム圧縮部、346はDC−SFQ出力、348はD−F/F回路の出力、349はフレーム圧縮回路の出力を示す。
図6に、フレーム圧縮回路16のタイミングチャートの一例を示す。横軸は時間軸である。Aは優先制御処理データ6のパルスの列である。BはDC/SFQ回路からの出力を示す。DC/SFQ回路からAのデータに対応した鋭いSFQパルスが出る。CはSFQ−PG回路の出力である。回路全体の同期信号となる高速の繰り返しパルス列である。Dは遅延フリップフロップであるD−F/F回路の出力を表す。BのSFQパルスの列がCのクロックパルスに同期して出力される。Eはフレーム圧縮部の出力である。D−F/F回路から出力された時間的に疎なパルス列はフレーム圧縮部によって時間軸上で圧縮され、短いフレーム長の中に密なパルス列として出力される。なお、図6において、341はDC/SFQのしきい値、342はリセットパルス、343はフレーム長(圧縮前)、344はフレーム長(圧縮後)、345は入力パルス列、346はDC/SFQ出力、347はクロックパルス列、348はD−F/F回路の出力、349はフレーム圧縮回路の出力、tは時間を示す。
図7に、フレーム圧縮部の構成の一例を示す。フレーム圧縮部は、2つのタップ付きSFQシフトレジスタから構成される。入力側のシリアル入力パラレル出力のシフトレジスタと出力側のパラレル入力シリアル出力のシフトレジスタである。入力側シフトレジスタは圧縮前の長いビット長(時間長)のレジスタであり、出力側シフトレジスタは圧縮後の短いビット長(時間長)のレジスタである。2つのレジスタのパラレルタップは数ビット毎にコンフルエンス・バッファ(CB:Confluence Buffer)と呼ばれる多重化部で、SFQの合流回路を介して接続される。圧縮される前のパルス列であるD−F/F回路出力を入力し、圧縮された後のパルス列であるフレーム圧縮部出力を出力する。数ビット毎に合流させるのはDC/SFQで発生させるSFQパルスのクロックパルスに対するジッタを吸収させるためである。なお、図7において、351はフレーム圧縮部、352はシリアル入力・パラレル出力レジスタ、353はパラレル入力・シリアル出力レジスタ、354はクロックパルス、355はD−F/F回路出力(圧縮される前)、356はフレーム圧縮部出力(圧縮された後)、357はCBを示す。
図8に、DC/SFQ回路の構成の一例を示す。図8においてRは抵抗、L1からL5はコイル、Φ0は磁束量子、J1からJ4はジョセフソン接合素子、Pは入力パルスの立上り、Nは入力パルスの立下りを示す。入力される幅が広く立上り立下りがゆっくりと変化する優先制御処理データを入力し、これを微分してシャープで幅の狭いパルスに変換し、パルスの立上りPをDC/SFQデータ出力として出力し、パルスの立下りNをDC/SFQリセット出力として出力する。DC/SFQデータ出力に対応してSFQパルスをジョセフソン接合J2から出力し、DC/SFQリセット出力に対応して逆極性のSFQパルスをジョセフソン接合J4から放出する。なお、図8において、360はDC/SFQ回路、361はバイアス電流、362はSFQ回路、363は逆極性のSFQ回路、364は優先制御処理データ、342はDC/SFQのリセットパルス、346はDC/SFQ出力、367は出力パルスの信号振幅、368は出力パルス幅を示す。ここで、DC/SFQデータ出力346は、出力パルスの信号振幅367が約1mV、出力パルス幅368が約2psecとすることができる。
図9に、D−F/F回路の構成の一例を示す。図9においてRは抵抗、L1からL4はコイル、J1からJ4はジョセフソン接合素子を示す。セット入力としてDC/SFQデータ出力を入力し、リセット入力としてクロックパルスを入力することで、D−F/F回路はクロックパルスに同期した出力を出力する。クロックパルスによる同期は、多重化のために行なう。なお、図9において、337はD−F/F回路、371はバイアス電流、336はSFQ回路、354はクロックパルス、346はDC/SFQデータ出力、348はD−F/F出力を示す。
図10に、SFQ−PG回路の構成の一例を示す。SFQ−PG回路は高速でパルス幅1ピコ秒程度のシャープなクロックパルスを発生する。SFQ−PG回路は、SFQがリング状回路を周回運動することで、連続等間隔のパルス列であるクロックパルスをスプリッタから発生するリング・オシレータと呼ばれる回路形式である。フレーム圧縮回路16は、このSFQ−PG回路が発生する高速のタイミングパルス列に同期して動作する。なお、図10において、334はSFQ−PG回路、363は逆極性のSFQ回路、336はSFQ回路、371はバイアス電流、384はスプリッタ、354はクロックパルスを示す。
図11に、多重化部であるCB回路の構成の一例を示す。複数の入力線から入ってくるシフトレジスタ出力を1本の線に合流させるCB出力を出力する回路で、SFQ回路で構成される。CB回路は、図11では入力側シフトレジスタと出力側のシフトレジスタが同期型であるので、これらの連結に用いられるCB回路も同期型を用いるが、非同期型としても良い。この同期型CB回路は、複数の入力データが重ならないことが動作条件となる。なお、図11において、390はCB回路、371はバイアス電流、336はSFQ回路、393は合流、357はCB、395、396はシフトレジスタ出力、354はクロックパルス、398はCB出力を示す。ここで、CB357はシンボル化を行なう。
図12に、SFQ回路を用いたシフトレジスタ回路の構成の一例を示す。シフトレジスタ回路は、D−F/F出力とクロックパルス出力を入力し、シフトレジスタ出力を出力する入力側シフトレジスタのための回路である。図12は、シフトレジスタの2ビット分を抽出したものである。シフトレジスタの1ビットは、データを保持するストレージループとその前段のバッファループで構成される。シフトレジスタの1ビットに2つ以上のバッファループを使うこととしても良い。図12のシフトレジスタ回路は、各ビットの上側のループにレジスタの後段側から供給されるクロックパルス列に同期してデータを転送する。データはレジスタ内を左から右にシフトする。このシフトレジスタのストレージループに出力線を2本設けることでパラレル出力タップを付加することができる。なお、図12において、401はシフトレジスタ回路、336はSFQ回路、371はバイアス電流、348はD−F/F出力、405はバッファループ、406はストレージループ、354はクロックパルス、408はシフトレジスタ出力、409はシフトレジスタの1bit分を示す。
図13は、多重化部の動作の一例を示す。図13は、フレーム圧縮率n=4の場合について説明する。ここで入力される優先制御処理データ6は、D−F/F回路でCH−1からCH−4のチャンネル間の同期がとられているものとする。多重化部では、CH−2からCH−4の圧縮後データを順に1データ長+αだけ遅延させてCH−1に多重化する。αは多重化後のデータ間隔を表わす。このようにするとデータの重なりが生じないのでスムーズに多重化が実現できる。なお、図13において、411はパケット(圧縮前)、412はパケット(圧縮後)を示す。CH−1からCH−4のパケットは、すべてCH−1に多重化される。また、遅延τDは、τD=パケッ ト長(圧縮後)+αで表される。
図14は、多重化部の回路構成の一例を示す。多重化部は、フレーム圧縮部の一部であるシフトレジスタ回路からシフトレジスタ出力を各チャンネルに入力し、CB出力を出力する。CB回路でチャンネル1つ分のデータと遅延回路418a、418b、418cを介した他のチャンネル1つ分のデータを合流させる。これをカスケードに接続して順に合流させることで、すべてのパケットを重なり無くCH−1に多重化させることができる。遅延時間τDの遅延回路418a、418b、418cは、適切な長さの超伝導ジョセフソン伝送線路を挿入することで実現できる。なお、図14において、413は多重化部、414は入力CH−1(圧縮後)、415は入力CH−2(圧縮後)、416は入力CH−3(圧縮後)、417は入力CH−4(圧縮後)、418は遅延回路、419はCB回路、420はCB出力 を示す。また、遅延回路418の遅延τDは、τD=パケッ ト長(圧縮後)+αで表される。
フレーム伸長回路18の構成の一例を図15に示す。図15のフレーム伸長回路18は、超伝導SFQ回路で構成される。図15では超伝導SFQ回路で構成するが、半導体回路で構成することとしても良い。フレーム圧縮回路16で圧縮し出力される圧縮データのフレーム長を伸長した伸長データを出力し、パルス幅を広げて本実施形態に係る交換ノード200の外部の端末や他のノードが、データを検出できるようにするものである。SFQ/DC(Single Flux Quantum/Direct Current)回路はパルス幅変換回路である。なお、図15において、421はSFQ−PG、422はSFQ/DC、423はフレーム伸長部、424は圧縮データ、425はクロックパルス、426は伸長データである。
図16は、SFQ/DC回路の構成の一例を示す。フレーム伸長部出力が入力されると、出力の「0」「1」が反転する回路である。この回路の出力であるSFQ/DC出力は、パルスではなく振幅を持つレベル信号である。SFQパルスのように鋭い立ち上り、立ち下りのパルスに対応して「0」「1」が反転するレベル出力が得られる。この出力は半導体回路で検出できる。なお、図16において、427はフレーム伸長部出力、428はSFQ/DC出力、422はSFQ/DC回路である。
図27は、多重化回路での多重化を可能にする可変遅延回路の一例である。図27の可変遅延回路VD(Variable Delay element)は、例えば論理積ゲートで構成されるセレクタと、遅延素子(遅延D、遅延2D)と、論理和ゲートで構成される。セレクタは、コネクションが設定されると、入力側の伝送路上の任意チャンネルn(CHn)の入力データを要求される時間だけ遅延させて出力する。遅延時間は、遅延素子が無い場合、遅延Dにより遅延させる場合、遅延2Dにより遅延させる場合等の選択が可能である。図27では遅延の設定を3段階として例に挙げたが、これに拘束されない。遅延された入力データは論理和ゲートを介してCB回路に出力される。セレクタへの遅延要求は、タイムスロット割当回路12の指定するタイムスロット指定信号を、デコーダに入力し、デコーダからの信号により遅延時間を選択することとしても良い。この遅延時間設定は、コネクション毎に可変であるが、一旦、コネクションが設定された後は、コネクションの解放指示があるまでは、この状態は保持されることとしても良い。なお、図27において、441はデコーダ 、442はセレクタ、443は論理積ゲート、444は遅延2Dの遅延素子、445は遅延Dの遅延素子、446は論理和ゲート、447はCB回路、448はVD、449はCHnである。
図28は、タイムスロットの多重化位置を可変に設定するため、可変遅延回路VDを、CB回路及びデコーダと組み合わせた構成例である。図28の例では、可変遅延回路VDを3種類(VD1、VD2、VD3)用いて、圧縮された多重化データ(チャネル1(CH1)からチャネル4(CH4))を、目的の方路別に対応した所望のタイムスロット位置に位相を変換する。なお、図28において、12はタイムスロット割当回路、450はデコーダ、451はVD、452はCB、453aは圧縮後のCH1、453bは圧縮後のCH2、453cは圧縮後のCH3、453dは圧縮後のCH4、454は多重化データである。
(第3実施形態)
図29は、第1実施形態に係る交換ノード100、或いは、第2実施形態に係る交換ノード200を用いて、時分割多重化回線の1フレーム内のタイムスロットと、出力側の方路との対応関係の例を示す。図29では、入力側伝送路の速度が等しい複数のコネクションが設定された場合に、IPアドレスを付けられて転送されるデータ長さの異なる各入力データ(IPデータ)が、どのようにタイムスロットの番号を指定されるかという一例を示す。図29では、交換ノード内での時分割多重化回線の1フレームを125μsecと仮定する。100Mb/s伝送路1からは128バイトのIPデータ1と、64バイトのIPデータ2が入力される。100Mb/s伝送路2からは64バイトのIPデータ3と、128バイトのIPデータ4が入力される。これら入力に対して、タイムスロット割当回路12は、128バイトのIPデータに対しては呼設定時に2タイムスロットを指定する。一方、64バイトのIPデータに対しては呼設定時に1タイムスロット分を指定する。このように64バイト単位でタイムスロット数を指定することで、異なる長さのパケットデータが混在する場合においても、能率よく、タイムスロットの指定が可能となる方式が提供できる。図29に示すタイムスロットマップは、コネクションが設定されている間、テーブル形式で保持される。図29には図示していないが、入力側には伝送路速度に対応して、64バイト分のデータをバッファリングするためのメモリ回路が設けられるため、このバッファリングのための遅延は、交換ノードの入口では発生する。しかしながら、交換ノード内では、64バイトデータは一律的に、時分割多重化フレーム内での超高速な、1つのタイムスロットとして、最小の遅延時間で目的の出力側方路へ転送される。なお、図29において、12はタイムスロット割当回路、455はIPデータ1(128バイト)、456はIPデータ2(64バイト)、457はIPデータ3(64バイト)、458はIPデータ4(128バイト)、459は125μsecのフレーム、460は125μsecのフレーム、461aは方路1、461bは方路2、461cは方路3、462aは100Mb/s伝送路1、462bは100Mb/s伝送路2である。また、図29は、8ビット並列〜512ビット並列の一例を示す。タイムスロット1及びタイムスロット2が方路1、タイムスロット3及びタイムスロット4が方路2、タイムスロット5及びタイムスロット6が方路3とする。また、IPデータ1の希望する方路が方路2、IPデータ2及びIPデータ3の希望する方路が方路1、IPデータ4の希望する方路が方路3とする。この場合、先頭指示(1)のIPデータ1がタイムスロット3に128B割り当てられ、IPデータ3がタイムスロット1に64B割り当てられ、最後指示(0)のIPデータ1がタイムスロット4に128B割り当てられ、IPデータ2がタイムスロット2に64B割り当てられ、先頭指示(1)のIPデータがタイムスロット5に128B割り当てられ、最後指示(0)のIPデータ4がタイムスロット6に128B割り当てられる。
タイムスロットを複数個占有する場合には、上記のタイムスロットマップ内で、最初のタイムスロットまたは最後のタイムスロットに対応するかを識別するための制御ビットが有効に活用できる。例えば、コネクションが終了する場合には、先頭のタイムスロットから、順番にサーチして、最後のタイムスロットであるかどうかが判別できた段階で、サーチを終了し、タイムスロットを解放して、他のコネクション用に使用するなどの技術を組み合わせて使用することが可能となる。図29では、IPデータ1は128バイトであるため、タイムスロットマップに基づき出力側方路2向けとして、タイムスロット3(TS3)、タイムスロット4(TS4)が指定され、IPデータ2は64バイトであるため、タイムスロットマップに基づき出力側方路1向けとして、タイムスロット2(TS2)が指定され、出力側の各方路番号上への転送に対応したタイムスロット位置へ多重化される。
図30は、図29の実施形態において入力側伝送路の速度が異なる場合の、時分割多重化回線の1フレーム内のタイムスロットと、出力側の方路との対応関係の例を示す。図30では、交換ノード内での時分割多重化回線の1フレームを125μsecと仮定する。100Mb/s伝送路1からは128バイトのIPデータ1と、64バイトのIPデータ2が入力される。1Gb/s伝送路1からは128バイトのIPデータ3と、64バイトのIPデータ4が入力される。これら入力に対して、タイムスロット割当回路12は、128バイトのIPデータに対しては呼設定時に2タイムスロットを指定する。一方、64バイトのIPデータに対しては呼設定時に1タイムスロット分を指定する。この場合も同様に、入力側には伝送路速度に対応して、64バイト分のデータをバッファリングするためのメモリ回路が設けられるため、このバッファリングのための遅延は、交換ノードの入口では発生する。しかしながら、交換ノード内では、64バイトデータは一律的に、時分割多重化フレーム内での超高速な、1つのタイムスロットとして、最小の遅延時間で目的の出力側方路へ転送される。128バイトのパケットデータに対しては、最初のタイムスロットまたは最後のタイムスロットに対応するかを識別するための制御用ビットが活用できる。なお、図30において、12はタイムスロット割当回路、463はIPデータ1(128バイト)、464はIPデータ2(64バイト)、465はIPデータ3(128バイト)、466はIPデータ4(64バイト)、467は100Mb/s伝送路1、468は1Gb/s伝送路1、469はタイムスロット3、470はタイムスロット4、471はIPデータ1、472はIPデータ2、473はタイムスロット1、474はタイムスロット2、475はIPデータ3、476はIPデータ4、477aは方路1、477bは方路2、477cは方路3である。また、図30は、8ビット並列〜512ビット並列の一例を示す。タイムスロット1及びタイムスロット2が方路1、タイムスロット3及びタイムスロット4が方路2、タイムスロット5及びタイムスロット6が方路1とする。また、IPデータ1の希望する方路が方路2、IPデータ2及びIPデータ3の希望する方路が方路1、IPデータ4の希望する方路が方路3とする。この場合、先頭指示(1)のIPデータ1が方路2のタイムスロット3に割り当てられ、先頭指示(1)のIPデータ3が方路1のタイムスロット1に割り当てられ、最後指示(0)のIPデータ3が方路1のタイムスロット2に割り当てられ、最後指示(0)のIPデータ1が方路2のタイムスロット4に割り当てられ、最後指示(0)のIPデータ4が方路3のタイムスロット5に割り当てられ、最後指示(0)のIPデータ2が方路1のタイムスロット6に割り当てられる。
図30では、IPデータ1は128バイトであるため、出力側方路2向けとして、タイムスロット3(TS3)、タイムスロット4(TS4)が指定され、出力側方路2へ転送される。同様に、IPデータ2は64バイトであるため、出力側方路1向けである、タイムスロット6(TS6)が指定され、出力側方路1へ転送される。また、1Gb/s伝送路1のIPデータ3は128バイトであるため、出力側方路1向けとして、タイムスロット1(TS1)、タイムスロット2(TS2)が指定され、出力側方路1へ転送される。以上の述べたように、本発明の原理を用いれば、異なる伝送速度に収容された長さの異なるパケットも、コネクションの設定時に適切なタイムスロットを割り当てることにより、交換ノード内を最小の遅延時間で、転送され、目的の出力側方路へ、転送することが可能となる。上記の説明では、交換ノード内での1フレームの中では、どのような速度の呼に対しても、与えるタイムスロットは最大速度に対応するもの1つに限定し、低速度の呼の場合には、空のデータが送出される場合も許容する例を示したが、本発明はこの条件に束縛されるものではない。仮に、1フレーム内で速度別に、個別に複数のタイムスロットを割り当てる制御が必要となった場合においても、呼の設定時に当該呼に対して、最大で何タイムスロットを交換ノード内で割り当てるべきかを、優先制御信号を利用して交換ノードと事前に交渉する。この交渉が終了後、当該呼のデータ通信の継続中は常時、最大タイムスロット数を用いたデータ伝送が行われても十分なように、帯域を交換ノード側で確保することも可能である。
(第4実施形態)
図17は、第1実施形態から第3実施形態の交換ノードを光スイッチを使用する光通信に用いる実施形態400である第4実施形態の一形態を示す概略図である。本実施形態400を説明する前に、図18で従来の光スイッチを使用する光通信の構成例について説明する。交換ノード488から波長λ1を用いて伝送される光伝送路#1と交換ノード489から波長λ2を用いて伝送される光伝送路#2とが、光スイッチ1へ収容され、光中継伝送路#3を用いて、光スイッチ2へ波長λ3を使用して光スイッチ2へ伝送され、光スイッチ2において、交換ノード490、交換ノード491にそれぞれ、波長λ1、λ2に変換される。ここで、交換ノード1、交換ノード2からの送出されるデータトラヒックが少なく、交換ノード1及び交換ノード2の波長におけるデータ占有率が非常に大きい場合には、波長毎のスイッチング機能を光スイッチ1及び光スイッチ2に具備すればよい。しかし、各波長毎のトラヒック量が少なく、光中継伝送路#3を効率的に使用する必要性が生じた場合や、または、各波長毎に多重化されたトラヒックを混在して多重または交換する必要性が生じた場合には、図18に示されるように、入側の波長データをOE変換後に、電気的なIPスイッチング処理を行ない、処理後に再び、EO変換を行なって、適切な波長に変換後に、出側の伝送路に送出処理を行なう必要がある。この場合に、IPスイッチング用には大容量のバッファメモリが必要とされ、この部分での処理遅延は避けることはできないという欠点が生じていた。なお、図17において、100は交換ノード、431は光スイッチ、432はEO変換、433はOE変換である。また、図18において、480は従来の光スイッチを使用する光通信、481、482はIPスイッチング、483、484はOE・EO変換、485は光スイッチ1、486は光スイッチ2、487は光伝送路#3 (λ3)、488は交換ノード1、489は交換ノード2、490は交換ノード3、491は交換ノード4、492は光伝送路#1(λ1)、493は光伝送路#2(λ2)、494は光伝送路#4(λ1)、495は光伝送路#5(λ2)である。
図19は、従来の光スイッチを使用する別の構成例である。波長λ3とλ4が多重化された入側回線#1と、波長λ1とλ2が多重化された入側回線#2が、光スイッチへ入力される。出側回線#3には波長λ1と波長λ4を、出側回線#4には波長λ2を、出側回線#5には波長λ3を出力する。この場合、波長で伝送される伝送回線データを一度、OE変換を行ない、電気レベルでのバッファリングを行なう。IPスイッチング処理を行なった後に、EO変換を行なって、方路変換を行なうことになる。したがって、バッファリング処理に伴う遅延が発生し、遅延品質を損なう可能性があった。なお、図19において、496は従来の光スイッチを使用する光通信、497はIPスイッチング、431は光スイッチ、432はEO変換、433はOE変換である。
図17は、第4実施形態に係る光スイッチを使用する光通信に用いる実施形態400の構成例である。波長λ3とλ4が多重化された入側回線#1と、波長λ1とλ2が多重化された入側回線#2が、光スイッチへ入力される。出側回線#3には波長λ1と波長λ4を、出側回線#4には波長λ2を、出側回線#5には波長λ3を出力する。図19の従来の光スイッチを使用する構成例のIPスイッチング処理部を第1実施形態から第3実施形態の交換ノードに置き換えたものである。入側から出側までの動作は、従来の光スイッチを使用する構成例と同様であるが、第1実施形態から第3実施形態の交換ノードを使用するため、処理遅延時間は固定的で且つ常に極小値で保障される。
(第5実施形態)
図20は、MPLS通信に第1実施形態から第4実施形態の交換ノードを適用した構成例である。MPLS(Multi−Protocol Label Switching)は、あて先IPアドレスを見る代わりに、ネットワーク入口のノードが新たに加えるラベルと呼ばれる目印のみを見てフォワーディングを行なう通信方式である。ネットワーク入口のノードが新たにラベルの情報を、第1実施形態から第4実施形態の交換ノードにおける優先制御信号として活用し、MPLS通信において遅延時間を低減することができる。図20では、#1ノード502aで、宛て先のIPアドレスがYである仮想コネクションに対してラベルaが付与されて#2ノードに伝搬される。#2ノード502bでは目的ノードである#3ノード502cへの方路上のコネクション識別子であるbが付与されて、#3ではラベルbが取り除かれ、最終宛て先ホスト(IPアドレスYに対応)に到着する経過が示されている。このMPLSの通信形態において、ラベルはネットワーク全体で一意になるように決める必要はなく、各リンク毎に一意であればよい。一般に、MPLSを適用したVPN(Virtual Private Network)においては、ラベル情報を交換するノードをLSR(Label Switching Router)と呼び、特に、ネットワークへの入口で、特定のIPパケットに対して対応したラベル情報を付与する。また、ネットワークからの出口でラベル情報を除去するノードをPE(Provider Edge)デバイスと呼んでおり、図20では#1ノード、#3ノード、#5ノードが、PEデバイスに相当している。各交換ノード内ではMPLSコネクションの通信に対して、常時、固定的にタイムスロットが割り当てられ、常に一定の遅延時間で入力データは出側のリンクへ出力される。すなわち、各交換ノードで使用されるMPLS用ラベルは、LSP(Label Switched Path)が設定されている限りは、保証されることに特徴がある。図20では、特定のあて先IPアドレスに対応してMPLS用のラベルが割り当てられているが、この方式に限定する必要はなく、#3ノード行きの全てのIPアドレスに対して、この方式を適用するか、あるいは、#3ノード内の特定のIPアドレス群や、特定のポート番号に対してMPLS用ラベルを割り当てて、中継用のリンク上で高速転送することも可能である。MPLSを適用したネットワーク内でラベル交換を行なうLSRでは、宛先IPアドレスや、ユーザから要求されるQoS(Quality of Service)レベルに対応したFEC(Forward Equivalent Class)が識別され、本発明で対象としているコネクション型の通信トラヒックに対しては、要求される高い品質のQoSを提供することが可能となる。なお、図20において、501はMPLS通信への適用例、502aは#1ノード、502bは#2ノード、502cは#3ノード、502dは#4ノード、502eは#5ノード、503aはパケット(宛先:Y)、503bはパケット(宛先:X)、503cはパケット(アドレス:Y)、503dはパケット(アドレス:X)、504a、504bはラベル、505Aは端末A、505Bは端末B、505Xは端末X、505Yは端末Yである。#1ノード502a、#2ノード502b及び#3ノード502cはPEデバイスを備える。#1ノード502aはラベルを張替え、ラベル504aを出力する。#2ノード502bはラベルを張替え、ラベル504bを出力する。#3ノード502cはラベル504bを取り外す。
MPLSラベルの代わりにATMをレイヤ2用に使用し、VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)を適用することや、フレームリレーの場合にはDLCI(Date Link Connection Identifier)をMPLS用のラベルとして適用することも、同様に可能である。一般には、MPLSでは、図31に示すように、VPN識別情報用のヘッダが付与されるため、この情報を優先制御信号として活用すること可能である。なお、図31において、516aは制御パケットの識別用ヘッダ(レイヤ2ヘッダ)、516bは網内の転送ラベル、516cはVPNの識別ラベル(優先制御信号用ラベルとして活用可)、516dは(IPデータ+データ)である。
(第6実施形態)
図21は、第1実施形態から第5実施形態の交換ノードを基幹交換網へ適用した構成例である。コア中継網ではコアルータ同士が接続される。このコアルータはエッジルータと接続され、エッジルータは、ATM(Asynchronous Transfer Mode)メディアコンバータ、ADSL(Asynchronous Digital Subscriber Line)、PON(Passive Optical Network)といったアクセスシステムに接続される。図21において、第1実施形態から第5実施形態の交換ノードは、エッジルータとコアルータの間乃至はコアルータ同志の通信に適用される。第1実施形態から第5実施形態の交換ノードを基幹交換網へ適用することにより、基幹交換網全体の遅延時間を低減できるとともに、通信品質の向上が図れる。なお、図21において、511は基幹交換網への適用、512a、512b、512c、512d、512e、512fはアクセスシステム、513a、513b、513cはエッジルータ、514a、514b、514cはコアルータ、515はコア中継網である。
(第7実施形態)
図32は本実施形態に係る交換ノード201の第1形態を示す構成図である。本実施形態に係る交換ノード201は、入力バッファ部32と、識別部37と、振分け部35と、多重化回路39と、タイムスロット割当回路42と、タイムスロット情報取得部40を備える。さらに好ましくは、優先度判定回路20及びシフトレジスタ51を備える。
入力バッファ部32は、コネクションレス型のパケットデータである入力データ31の伝送路に接続され、入力データ31をシフトレジスタに書き込む。入力データ31の書き込みを完了すると、入力バッファデータ33を出力する。本実施形態に係る交換ノード201は、入力データ31がコネクションレス型のパケットデータで優先制御信号38を有する場合に優先制御するものであるが、入力データ31がコネクションレス型のパケットデータで優先制御信号38を有しないデータ、コネクションレス型でパケットデータ以外のデータ、並びにコネクション型データである場合にも、入力バッファ部32に書き込むこととしても良い。
識別部37は、入力バッファ部32に入力された入力データ31に含まれる優先制御信号38を識別するものである。さらに、識別部37は、優先制御信号38を振分け部35に出力するものである。優先制御信号38は、入力データ31が優先制御の対象であることを指示する信号である。コネクションレス型のパケットデータである入力データ31のフォーマットは、図33に一例として示すようにヘッダ301に優先制御信号38を含む。識別部37は、この優先制御信号38の有無を識別し、「有」か「無」を出力する。ここで優先制御信号38の「有」、「無」は、「1」、「0」として出力しても良い。図33に示すようにヘッダには優先制御信号38を、パケットデータには回線の帯域信号、方路信号を含む。また、優先制御信号38には、優先度情報21、優先制御処理データ36の長さデータ、優先制御解除信号等が含まれる。なお、図33において、示す入力データ31のフォーマットは、ヘッダ301とヘッダ以外の情報302を含む。ヘッダ301は、優先制御信号38を含む。優先制御信号38は、例えば、優先度情報21、優先制御処理データの長さ又は優先制御解除信号である。ヘッダ以外の情報302は、例えばパケットデータであり、回線の帯域信号304及び方路信号305を含む。
振分け部35は、入力バッファ部32からの入力バッファデータ33と、識別部37からの優先制御信号38とを入力する。優先制御信号38が有る場合は、入力バッファデータ33を優先制御処理データ36として出力する。優先制御信号38が無い場合は、入力バッファデータ33を優先制御の対象外として、非優先制御処理データ(不図示)として出力する。振分け部35は、識別部37で識別された優先制御の有無に基づいて入力バッファデータ33が優先制御の対象か否かを振分けるので、振分け部35で入力バッファデータ33をバッファする必要がない。振分け部35による振分け制御は、図34と図35に示す振分けを行なうこととしても良い。なお、図34において、振分け部35から出力されたコネクションレス型の通信制御を行ない、多重化回路39へ出力するコネクションレス型データ割当回路323を備える。また、振分け部35から出力されたコネクション型の通信制御を行ない、多重化回路39へ出力するコネクション型データ割当回路329を備える。また、図35において、振分け部5から出力された優先制御を必要としていないパケットデータについて、パケットのバッファリングを実施する通信制御を行なう非優先制御データ割当回路330を示す。また図34及び図35において、発信側の端末327と、発信側の端末327からのデータを多重化又は分離する多重・分離装置321と、多重・分離装置321からの多重化されている入力データを伝送し、交換ノード201に入力データを入力する多重化回線325と、多重化回路39からの多重化データを伝送する多重化回線326と、多重化回線326の伝送する多重化データを多重化又は分離する多重・分離装置322と、多重・分離装置322の分離したデータを受信する受信側の端末328と、が示されている。
図34は、本実施形態に係る交換ノードの第2形態を示す構成図である。コネクション型のデータとコネクションレス型のデータとを振分け部で振分けする場合を示す。図34における交換ノード201の構成は図32に示す構成と同様であるが、図中には振分け部35と、多重化回路39と、図32に示すタイムスロット割当回路42を有するコネクションレス型データ割当回路323が示されている。振分け部35で振分けられたコネクション型のデータはコネクション型の通話路によってコネクション型データ割当回路329が処理し、振分け部35で振分けられたコネクションレス型のデータはコネクションレス型の通話路にコネクションレス型データ割当回路323がよって処理する。コネクション型データ割当回路329は、コネクション型のパケットデータのタイムスロットを割り当て、タイムスロットを割り当てた当該パケットデータを出力するコネクション型データ用のタイムスロット割当回路12を備えるものとすることができる。振分け部35は、図32に示す入力バッファ部32に入力された入力データ31がコネクション型のパケットデータであるとき、コネクション型データとしてコネクション型データ割当回路329へ出力し、多重化回路39は、多重化データ44にさらにコネクション型データを多重化することが好ましい。
コネクション型のパケットデータのタイムスロットの割り当ては、前述の実施形態1から実施形態6で説明した交換ノードと同様の構成とすることができる。例えば、図1に示すタイムスロット割当回路12及び出力・分配部10をコネクション型データ割当回路329として用いることができる。一方、コネクションレス型データ割当回路329としては、タイムスロット割当回路42を用いることができる。コネクションレス型のパケットデータ及びコネクション型のパケットデータのタイムスロットを割り当て、多重化することができれば、コネクションレス通信及びコネクション通信を混在させることができる。
図35は、本実施形態に係る交換ノードの第3形態を示す構成図である。優先制御の対象となるデータを振分け部35で振分け優先制御処理し、優先制御の対象外となるデータを振分け部35で振分け従来のバッファリング優先制御によって処理する振分けを行なう場合を示す。図35における交換ノード201の構成は図32に示す構成と同様であるが、図中には振分け部35と、多重化回路39と、コネクションレス型データ割当回路323と、非優先制御データ割当回路330とを図示している。また、図34、図35に示す交換ノード201は、指定された時分割多重回線のフレーム中のタイムスロットに書き込むため、タイムスロット指定信号をフレーム中の時間に置き換える同期用クロックを備える。この場合、振分け部35は、入力データが優先制御処理データであることを指示する優先制御信号により、優先制御を要求しない入力データを非優先制御処理データとして非優先制御データ割当回路330へ出力することが好ましい。非優先制御処理データ割当回路はさらにこの場合、交換ノード201は、入力データのうち優先制御を要求しない非優先制御処理データのタイムスロットを割り当て、タイムスロットを割り当てた非優先制御処理データを出力する。さらにこの場合、多重化回路39は、前述の図32で説明した多重化データ44にさらに非優先制御処理データを多重化する。このように、優先型のコネクションレス通信用のパケットデータ及び非優先型のコネクションレス通信用のパケットデータのタイムスロットを割り当て、多重化することができる。よって優先型のコネクションレス通信及び非優先型のコネクションレス通信を混在させることができる。
図32に示すタイムスロット割当回路42は、未使用のタイムスロットの中から優先制御処理データ36の書き込み先のタイムスロットを指定し、タイムスロット指定信号43として出力するものである。タイムスロット情報41を入力されたタイムスロット割当回路42は、未使用のタイムスロットの中から優先制御処理データ36の書き込み先のタイムスロットを指定し、タイムスロット指定信号43として出力する。未使用のタイムスロットの情報をタイムスロット情報取得部40より得ることで、適切に未使用のタイムスロットの情報を得ることができる。
タイムスロット割当回路42がタイムスロットを指定する流れを図36に示す。図36において、40はタイムスロット情報取得部、41はタイムスロット情報、43はタイムスロット指定信号、531はタイムスロットマップ、532はタイムスロット番号、533は空塞表示(0/1=空/塞)、534は方路番号、S535は優先制御信号入力を示す。タイムスロット割当回路42がタイムスロットを正確に指定するために、図36に示すタイムスロットマップ531をタイムスロット割当回路42が有することが好ましい。タイムスロット割当回路42は、タイムスロット情報取得部40より得られるタイムスロット情報41により、タイムスロットマップ531を更新する。優先制御信号入力S535では、優先制御信号38が入力される。優先制御信号38には、例えば、タイムスロット確保要求、タイムスロット解除要求、目的方路番号が含まれる。S537では、確保要求の判定を行なう。S536では、解除要求時のタイムスロットマップを更新する。S538では、タイムスロットマップ531から未使用のタイムスロットをチェックし、未使用のタイムスロットがある場合に、タイムスロットの指定を実行し、タイムスロット指定信号43を出力する(S539)。この際、指定したタイムスロットが使用状態になるのでタイムスロットマップ531を更新する。例えば空塞マップの更新を行なう。加算ステップS541では、クロックに合わせ、方路向けのタイムスロットに対する選択的な加算演算を行なう。このとき、リセット信号出力S543で出力された1周期ごとのリセット信号と、タイムスロットマップの空塞表示、及び、方路番号534と、に応じて、クロック出力S542で出力されたクロックに合わせる。一方、要求に合う未使用のタイムスロットが無い場合、パケットを廃棄する(S540)。
図37は、タイムスロット割当回路がタイムスロットを指定するタイムスロットマップの第1例である。図37に示すタイムスロットマップは、出側の方路番号に対応するタイムスロット番号のすべてが割り当てられていない場合を示す。ここで、Addressはアドレスである。CID(Call Identification Number)はCall IDである。TSはタイムスロットの略であり、TSFはTS割り当てフラグである。TS1、TS2、…TSNは、1からNまでのタイムスロット番号である。Des−IPA(Destination IP Address)はあて先IPアドレスを示す。Sor−IPA(Source IP Address)は発信元IPアドレスを示す。α、βは、タイムスロットの割り当て状況を示すフィールドである。例えば、αβ=10であれば現在使用中、αβ=11であればまだすべてが割り当てられていない状態、αβ=01であれば保守・試験用に使用中、αβ=00であればまだ接続用の要求が発生していない状態として、タイムスロットの割り当て状況を示すことができる。なお、ここでは、同時接続数がNに対応することとし、TS割り当てフラグ「0」となっているアドレスのフィールドは、上書き使用が可能であることを示している。TS割り当てフラグが「1」であるCIDは、適切な規定時間内にクリアされ、この場合には、TSの使用状況もそれに同期してクリアされる。以上述べた本実施形態のメカニズムは、MPLS(Multi−Protocol Label Switching)網を適用したVPN(Virtual Private Network)においても、適用が同様に可能となる。すなわち、MPLS用のパス(LSP:Label Switched Path)が設定されている限りは、この中で任意のコネクションレス通信用のパケット通信も、同時に品質を保障することができる。本実施形態のMPLS網又はVPNへの適用は、このように、LSPの最適なトラヒックフローの特定LSPへの割り当てを実施することにより、容易に実現可能である。以上述べたこれらのトラヒックエンジニアリングの手法を活用して、ネットワークの帯域を効率的に運用管理し、ネットワーク全体の負荷バランスの均衡化を図るプロトコル等を有効に活用することが、優先度の識別子をもつコネクションレス型の通信に対しても可能となる。また、MPLSラベルの代わりにATM(Asynchronous Transfer Mode)をレイヤ2用に使用し、VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)を適用することや、フレームリレーの場合にはDLCI(Date Link Connection Identifier)をMPLS用のラベルとして適用することも可能である。なお、図37において、TSはタイムスロット番号、CID(Call ID)はIP呼の識別番号、TS1は#1のタイムスロット、TS2は#2のタイムスロット、...TSNは#Nのタイムスロット、を示す。
図38は、タイムスロット割当回路がタイムスロットを指定し、多重化回路で時分割多重を行なう概念図である。タイムスロット割当回路42は、時分割多重化回線の1フレームの時間tfを必要なタイムスロット数nで除算し、1タイムスロットの時間ttを定める。1タイムスロットに書き込むことのできる優先制御処理データ36の量は、交換ノード201のスループットの速度Vsに起因する。また、1タイムスロットに対応する期間においては、伝送回線から書き込むことのできるデータ量は、tt×Vsとなる。交換ノード内のタイムスロット割当回路42は、未使用のタイムスロット情報41を得て、その時刻αを認識する。時間は同期用クロックからの時間情報により行なう。タイムスロット割当回路42は、時刻がαになると優先制御処理データ36を指定するタイムスロットに多重化回路39により書き込み多重化データ44を出力する。また、基本パケット長のN倍の場合は、宛先の出側方路に対応するタイムスロット群の中から、N個の未使用のタイムスロット情報を得て、当該時刻に対応するα1〜αNを認識する。なお、図38において、324は同期用クロックである。
例えば、伝送速度がVs(b/s)の回線の上で、tの時間幅を持つパケットデータが、交換ノードで予め、想定した基本パケット長(具体的には、交換ノード内の共通バス上で1タイムスロットに変換される最小のパケットデータ長)に対応している場合を考える。この場合、伝送速度がVs(b/s)の回線上において、tの時間幅を持つパケットデータは、共通バス上で、ttの時間で1つのタイムスロットを活用して、高速に読み出される。基本パケット長のデータは交換ノードの入側回線対応のバッファに格納直後、基本パケット長単位のビット幅で、並列バス(ビット)構成をとる共通バス上に、ビット並列に展開されて、当該時間(tt)の1個のタイムスロットを用いて高速に読み出される。更に、1タイムスロットの時間に読み出す優先制御処理データ(パケットデータ)36の量は交換ノード201が収容する伝送回線のスループットの速度Vsとは独立に、ネットワーク内における、任意の異なる交換ノード内で、独自に定めることが可能である特徴を有する。但し、同一の交換ノード内の異なる速度の収容回線に対しては、共通バス上での1タイムスロットに割り当てられるべき、出側の方路へのルーチングの対象となる、データ量は同一である。仮に、伝送速度がVs(b/s)の回線上で、基本データ長に相当するパケットデータの当該伝送路上での所用時間がtである場合には、交換ノード内で1タイムスロットで読み出すことのできるデータ量はn×Vs×tt(=t×Vs=基本パケットデータ長)となる。また、伝送速度がVs(b/s)の回線の上でのパケットデータ長が、予め、当該の交換ノードが想定した基本パケット長のN倍である場合には、共通バス上で、N個のタイムスロットを使用して、高速に共通バス上に並列に展開されて、読み出すことで、可変長のパケットデータに対しても、本発明の動作原理が容易に適用できる。
また、交換ノード201のスループットの速度Vs(b/s)の伝送路上で、時間tの期間継続している優先制御処理データ36があり、優先制御処理データ36のすべてが多重化されて共通バス上の1タイムスロットの多重化データ44に変換される場合、同じ速度の伝送路がn本収容された場合の1回線当たりの優先制御処理データ36のパケットデータ量は、Vs×t=n×Vs×tt=n×Vs×(tf/n)=tf×Vsとなる。すなわち、tf=tの関係が成り立つ。そのため、タイムスロット割当回路42は、時分割多重化回線の多重化データ44の1フレームの時間tfと優先制御処理データ36の継続時間tとが等しいものが好ましい。
また、交換ノード201のスループットの速度Vs(b/s)の伝送路上で、時間tの期間継続している優先制御処理データ36があり、この優先制御処理データ36が多重化されて共通バス上のm個のタイムスロットの多重化データ44に変換される場合、同じ速度の伝送路がn本収容された場合の1回線当たりの優先制御処理データ36のパケットデータ量は、Vs×t=n×Vs×tt×m=n×Vs×(tf/n)×m=tf×Vs×mとなる。すなわち、tf=t/mの関係が成り立つ。そのため、タイムスロット割当回路42は、時分割多重化回線の多重化データ44の1フレームの時間tfと優先制御処理データ36が変換される多重化データ44のタイムスロットの個数mで除算されたパケットデータの継続時間tとが等しいものが好ましい。
図39は、タイムスロット割当回路がタイムスロットを指定する流れの第2例を示す図である。タイムスロット割当回路42がタイムスロットを指定する場合に、方路の向きに1つのタイムスロットをハードウェアで捕捉するメカニズムの一例を示す。図39において、531はタイムスロットマップ、532はタイムスロット番号、545はコネクション識別番号、546は使用・非使用の区別(0/1=使用/非使用)、547a、547bはラッチ、548はスタックメモリ、550はタイムスロット割り当て毎のタイムスロットの捕捉要求信号、551はスタックポインタ、552は空きタイムスロット番号、553は出側方路番号、554は空きタイムスロット数を示す。ラッチ547aは、割り当てるノード内のタイムスロット番号を出力する。ラッチ547bは、利用可能なタイムスロット番号を出力する。このとき、使用・非使用の区別546を参照し、非使用「1」であればイネーブルとし、使用・非使用の区別546の使用「0」であったタイムスロット番号532を空きタイムスロット番号552としてスタックメモリ548へ出力する。スタックポインタ551は、スタックメモリ548の使用・非使用の区別546を参照する。スタックポインタ551の参照によって空きタイムスロット数554の数を計数することができる。タイムスロット捕捉要求550は、空きタイムスロット数554の数の計数を完了するまでイネーブル信号を送出する。
また、図40は、タイムスロット割当回路がタイムスロットを指定する流れの第3例を示す図である。タイムスロット割当回路がタイムスロットを指定する場合に、方路の向きに複数のタイムスロットをハードウェアで捕捉するメカニズムの一例を示す。図40において、555はカウンタ制御(減算処理)、S556は要求タイムスロット番号に見合う出側方路が存在するかを確認するステップである。カウンタ制御555は、CID(Call ID)毎に要求するタイムスロット数のセット情報(ヘッダ情報内で通知される最大パケット長等)を取得し、使用「0」が計数されるまで非使用「1」の間はイネーブル信号を送出する。ラッチ547cは、スタックメモリ548に記録されている空きタイムスロット番号552を参照し、カウンタ制御555からのイネーブル信号を取得し、CIDに割り当て可能なタイムスロット番号を出力する。S556は、スタックポインタ551の参照する要求タイムスロット番号に見合う出側方路番号553が存在するか否かを判定する。そして、スタックポインタ551の参照する要求タイムスロット番号に見合う出側方路番号が存在すれば、スタックメモリ548に記録されている空きスロット番号552をカウントする。スタックポインタ551の参照する要求タイムスロット番号に見合う出側方路番号が存在しなければ、スタックポインタの参照しているパケットを破棄する。
図39及び図40のいずれの方式においても、スタックメモリ内の利用可能な空きのタイムスロット番号は、FILOベースで、スタックメモリ内への書き込みを自動的に実施する特徴をもたせることが可能である。制御上、複数のタイムスロットを要求するパケットに対して、十分な空きのタイムスロットが方路に対して存在せず、パケットの要求条件に応えることができない場合には、即座にパケットは廃棄される。また、これらのメカニズムは、すべての等価な論理機能はソフトウェア論理で実現することも、超伝導素子を活用したハードウェア論理で実現することも可能である。超高速動作のためには、超伝導素子の使用が望ましい。
タイムスロット割当回路42は、図32に示すように優先度判定回路20から優先度情報21を得て、優先度情報21の優先度に応じてタイムスロットを指定し、タイムスロット指定信号43を出力することが好ましい。より好ましくは、タイムスロット割当回路42は、優先度情報21の優先度に応じてタイムスロットの数を可変にする。さらに好ましくは、タイムスロット割当回路42は、2段階以上の優先度情報21を含む優先制御処理データ36に対して、優先度に応じてタイムスロットを指定する。優先度判定回路20は、優先制御処理データ36の中に含まれる優先度を検出して、タイムスロット割当回路42に優先度情報21を出力するものである。優先度情報21は、例えば図33で説明したように優先制御処理データ36のヘッダに含まれる。優先度情報21の優先度は、特に優先度を指示しない優先度無しと、優先度有りとの場合分けとしても良く、優先度を複数の段階で指示することとしても良い。タイムスロット割当回路42が、これらの優先度情報21に応じてタイムスロットを指定することで、優先制御の対象となる優先制御処理データ36を遅延することなく処理できる。また、タイムスロット割当回路42が、優先度情報21の優先度の有無若しくは優先度の段階に応じてタイムスロット数を可変にするため、未使用のタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
タイムスロット割当回路42は、入力データ31が入力バッファ部32に入力されてから一定時間で多重化回路39へタイムスロット指定信号43を出力し、タイムスロット情報41に含まれているパケット識別情報と同一のパケット識別情報の優先制御信号38が入力されると、当該パケット識別情報の割り当てられているタイムスロットに、優先制御処理データ36の書き込み先のタイムスロットを優先的に割り当てることが好ましい。ここで、パケット識別情報とは、例えば、送信アドレス又は宛先アドレスとすることができる。この場合、タイムスロット情報取得部40は、タイムスロット割当回路42からのタイムスロット指定信号43のうち未使用のタイムスロットの情報及び当該タイムスロットに割り当てられているパケット識別情報をタイムスロット割当回路42にタイムスロット情報41として出力し、あらかじめ設定された一定時間を経過すると、未使用のタイムスロットに割り当てられているパケット識別情報を消去することが好ましい。このように、タイムスロット群を一時的に付与することにより、以後、割り当ての許可されたパケット識別情報のパケットが交換ノードに到着した後は、交換ノード内で予め確保されたタイムスロット位置を使用して、交換ノード内での最小限の遅延時間で通信を行なうことができる。よって、予め定められたパケット識別情報の入力データ31について、交換ノード内での最小限の遅延時間で通信を行なうことができる。
タイムスロット割当回路42は、あらかじめ設定された一定時間で多重化回路39へタイムスロット指定信号43を出力し、タイムスロットの割り当ての完了していない優先制御処理データ36が残っているときは、すでに割り当てたタイムスロットを予約タイムスロットとして記憶し、予約タイムスロットの割り当てられている優先制御処理データ36に含まれるパケット識別情報と同一のパケット識別情報を含む優先制御信号38が入力されると、残りのタイムスロットを指定し、当該優先制御信号38の優先制御処理データ36のタイムスロットの割り当てを完了させることが好ましい。途中までタイムスロットを割り当てた入力データ31を破棄することなく、有効活用するので、交換ノード内での通信時間を短縮することができる。
タイムスロット割当回路42が、2段階以上の優先度情報21を含む優先制御処理データ36に対して、優先度に応じてタイムスロットを指定することが好ましい。優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
タイムスロット割当回路42が、入力データ31を入力バッファ部32に伝送する伝送路の通信速度によらずタイムスロットを指定することが好ましい。例えば、入力データ31の伝送路の通信速度がVaである場合に、通信速度がVaよりも速いVbである時分割多重回線フレーム中のタイムスロットを指定する。中継ノードと中継ノードの間の通信においては、通信速度を変更してデータ通信を行なうことも可能であり、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
また、タイムスロット割当回路42が、優先制御処理データ36の長さに応じてタイムスロット数を指定することが好ましい。タイムスロット割当回路42は、振分け部35から優先制御処理データ36を入力し、優先制御処理データ36のヘッダに含まれる優先制御処理データ36の長さの情報を得る。ここで優先制御処理データ36の長さの情報は、入力データ31に当初から含まれていることとしても良い。また、入力バッファ部32で入力データ31をシフトレジスタに書き込む際に、入力バッファ部32にカウンタを設けてデータの長さの情報を検出し、このデータの長さの情報を振分け部35に入力し、振分け部35が出力する優先制御処理データ36のヘッダにデータの長さの情報を書き込むこととしても良い。優先制御処理データ36が1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データ36の長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
タイムスロット割当回路42が、優先制御処理データ36に対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号22として多重化回路39に出力することが好ましい。優先制御処理データ36が1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号22を多重化回路39に出力する。タイムスロット割当回路42は、振分け部35から優先制御処理データ36を入力し、優先制御処理データ36のヘッダにある優先制御処理データ36の長さの情報を得る。この優先制御処理データ36の長さの情報と1タイムスロット当たりに書き込むことのできるデータ量を比較し、優先制御処理データ36のデータ量が大きいと複数のタイムスロットを指定する。この複数のタイムスロット毎にタイムスロット時系列順信号22を定め、多重化回路39に出力する。これにより、外部の交換ノードや端末が本発明に係る交換ノードの出力を受け取ると、並び替えが容易にできる。
タイムスロット割当回路42が、タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。また、タイムスロットを指定後、優先制御信号38に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることとしても良い。さらに、タイムスロットを指定後、他のパケットデータが入力バッファ部32に書き込まれることにより、タイムスロットの指定をリセットすることとしても良い。タイムスロット割当回路42が指定したタイムスロットの情報をリセットすることで、タイムスロットが未使用状態であるにも関わらず指定できない状態を回避できる。タイムスロットの情報のリセットは、前述のタイムスロットマップのタイムスロットの使用情報を未使用とすることにより行なう。
優先制御処理データ36の中に含まれる優先度を検出して、タイムスロット割当回路42に優先度情報21を出力する優先度判定回路20をさらに備えることが好ましい。この場合、タイムスロット割当回路42は、優先度情報21の優先度に応じて指定するタイムスロットの数を可変にすることが好ましい。タイムスロットの数を優先度があるデータと優先度がないデータとで区別して指定するため、空きタイムスロットを効率よく使用でき、通信上の遅延時間を短縮することができる。
タイムスロット情報取得部40は、タイムスロット割当回路42からのタイムスロット指定信号43を入力し、タイムスロットの割り当て状況をモニタし、未使用のタイムスロット情報41をタイムスロット割当回路42に出力する。タイムスロットの割り当て状況のモニタに当たっては、タイムスロットマップの空きスロットを検索することにより、使用率を推定することができる。
多重化回路39は、振分け部35から優先制御処理データ36を入力する。また、タイムスロット割当回路42からタイムスロット指定信号43、タイムスロット時系列順信号22を入力する。入力したタイムスロット指定信号43により指定されるタイムスロットに相当するシフトレジスタに優先制御処理データ36を書き込む。優先制御処理データ36の書き込みが完了すると、多重化データ44を出力する。指定されたタイムスロットに優先制御処理データ36を随時書き込むため、優先制御処理データ36のバッファの必要はなく、多重化処理するまでの待ち時間もない。したがって、通信上の遅延時間を短縮することができる。多重化回路39は、複数で、且つ、並列処理可能なシフトレジスタを備えることが好ましい。優先制御処理データ36のデータ量が大きく、複数のタイムスロットに書き込む場合、優先制御処理データ36を分割し、各々を同時に別のシフトレジスタに書き込むことができ、通信上の遅延時間を短縮することができる。
優先度判定回路20をさらに備える場合、多重化回路39が、タイムスロット時系列順信号22の順に優先制御処理データ36を書き込むことが好ましい。多重化回路39は時系列順に分割された優先制御処理データ36を書き込む。これにより、外部の交換ノードや端末が本発明に係る交換ノードの出力を受け取ると、並び替えが容易にでき、データの故障を回避できる。
振分け部35から出力される優先制御処理データ36を格納し、タイムスロット割当回路42からタイムスロット指定信号43が入力されると優先制御処理データ36を多重化回路39へ出力するシフトレジスタ51をさらに備えることが好ましい。優先制御処理データ36を一時的に格納するシフトレジスタをさらに備えるので、タイムスロット割当回路42又はタイムスロット情報取得部40での処理の若干の遅れがある場合にも、微小時間の待ち合わせ調整を行なうことができる。
本実施形態に係る交換ノード201の交換ノード制御方法は、入力過程と、振分け過程と、識別過程と、タイムスロット割当過程と、タイムスロット情報取得過程と、多重化過程と、を有する。より好ましくは、優先度判定過程を有する。
入力過程では、入力バッファ部32が、コネクションレス型のパケットデータである入力データ31をシフトレジスタに書き込み、入力データ31の書き込み完了により入力バッファデータ33として出力する。入力バッファ部32は、さらにコネクションレス型のパケットデータをシフトレジスタに書き込んでもよい。
振分け過程では、振分け部35が、入力過程で出力された入力バッファデータ33を入力し、入力過程で入力された入力データ31が優先制御処理データ36であることを指示する優先制御信号38により、入力過程で出力された入力バッファデータ33を優先制御処理データ36として出力する。
識別過程では、識別部37が、入力過程で入力された入力データ31に含まれる優先制御信号38を識別して優先制御信号38を振分け部35に出力する。
タイムスロット割当過程では、タイムスロット割当回路42が、優先制御処理データ36を書き込むためのタイムスロットが未使用であることを指示するタイムスロット情報41と識別部37からの優先制御信号38とを得て、未使用のタイムスロットの中から優先制御処理データ36の書き込み先のタイムスロットを指定するタイムスロット指定信号43を出力する。タイムスロット指定信号43の出力は、例えば一定時間になったときに行なう。また、タイムスロット指定信号43の出力は、タイムスロットを割り当てるべき優先制御処理データ36の割当先をすべて割り当てたときであってもよい。それまでは、例えば、タイムスロットを割り当てた後、タイムスロット情報取得過程に移行する。
タイムスロット情報取得過程では、タイムスロット情報取得部40が、タイムスロット割当過程で出力されたタイムスロット指定信号43のうち未使用のタイムスロットの情報をタイムスロット情報41として出力する。タイムスロット情報41として出力後、タイムスロット割当過程へ戻り、再度タイムスロットの割り当てを行なう。
タイムスロット割当過程において、タイムスロット割当回路42が、入力データ31が入力バッファ部32に入力されてから一定時間で多重化回路39へタイムスロット指定信号43を出力し、タイムスロット情報41に含まれているパケット識別情報と同一のパケット識別情報の優先制御信号38が入力されると、当該パケット識別情報の割り当てられているタイムスロットに、優先制御処理データ36の書き込み先のタイムスロットを優先的に割り当てることが好ましい。この場合、タイムスロット情報取得過程において、タイムスロット情報取得部40が、タイムスロット割当過程で出力されたタイムスロット指定信号43のうち未使用のタイムスロットの情報及び当該タイムスロットに割り当てられているパケット識別情報をタイムスロット情報41として出力し、あらかじめ設定された一定時間を経過すると、未使用のタイムスロットに割り当てられているパケット識別情報を消去することが好ましい。タイムスロット群を一時的に付与することにより、以後、割り当ての許可されたパケット識別情報のパケットが交換ノードに到着した後は、交換ノード内で予め確保されたタイムスロット位置を使用して、交換ノード内での最小限の遅延時間で通信を行なうことができる。よって、予め定められたパケット識別情報の入力データ31について、交換ノード内での最小限の遅延時間で通信を行なうことができる。
タイムスロット割当過程において、タイムスロット割当回路42は、あらかじめ設定された一定時間で多重化回路39へタイムスロット指定信号43を出力し、タイムスロットの割り当ての完了していない優先制御処理データ36のタイムスロットを予約タイムスロットとして記憶し、予約タイムスロットの割り当てられている優先制御処理データ36に含まれるパケット識別情報と同一のパケット識別情報を含む優先制御信号38が入力されると、残りのタイムスロットを指定し、当該優先制御信号38の優先制御処理データ36のタイムスロットの割り当てを完了させることが好ましい。途中までタイムスロットを割り当てた入力データ31を破棄することなく、有効活用するので、交換ノード内での通信時間を短縮することができる。
優先度判定回路20が、優先制御処理データ36の中に含まれる優先度を検出して、タイムスロット割当回路42に優先度情報21を出力する優先度判定過程をさらに有することが好ましい。この場合、タイムスロット割当過程において、タイムスロット割当回路42が、優先度情報21の優先度に応じてタイムスロットを指定することが好ましい。優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
さらに、タイムスロット割当過程において、タイムスロット割当回路42が、優先度情報21の優先度に応じて指定するタイムスロットの数を可変にすることが好ましい。優先制御処理データ36が1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データ36の長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
タイムスロット割当過程において、タイムスロット割当回路42が、2段階以上の優先度情報21を含む優先制御処理データ36に対して、優先度に応じてタイムスロットを指定することが好ましい。優先度が2段階以上ある場合、優先度が高い順にタイムスロットを指定することで、優先度が高いデータを遅延することなく伝送できる。
タイムスロット割当過程において、タイムスロット割当回路42が、優先制御処理データ36の長さに応じてタイムスロット数を指定することが好ましい。優先制御処理データ36が1のタイムスロットに書き込むことができるデータ量を超える場合、優先制御処理データ36の長さに対して適切なタイムスロット数を指定することにより、無駄なく時分割多重化回線の1フレームを使用できる。これにより通信上の遅延時間を短縮することができる。
タイムスロット割当過程において、タイムスロット割当回路42が、入力データ31を入力バッファ部32に入力する通信速度によらずタイムスロットを指定することが好ましい。入力データ31の伝送路の通信速度によらず、タイムスロットに優先制御処理データ36を書き込み、異なる通信速度の伝送路に出力する。これにより、例えば中継ノードと中継ノードの間の通信では物理回線速度の最大値で伝送することも、トラヒックの混在状況如何では可能となる。したがって、ある通信速度の伝送路がトラヒック混雑している場合にこれを回避し、通信網全体の遅延時間を低減できる。
タイムスロット割当過程において、タイムスロット割当回路42が、優先制御処理データ36に対して複数のタイムスロットを指定する際に、各タイムスロットの時系列順番をタイムスロット時系列順信号22として多重化回路39に出力することが好ましい。この場合、多重化回路が、タイムスロット時系列順信号22の順に優先制御処理データ36を書き込むことが好ましい。優先制御処理データ36が1のタイムスロットに書き込むことができるデータ量を超え、複数のタイムスロットを指定する場合、指定する各タイムスロットが時系列順番として何番目に相当するかを示すタイムスロット時系列順信号22を多重化回路39に出力する。多重化回路39は時系列順に分割された優先制御処理データ36を書き込む。これにより、外部の交換ノードや端末が本実施形態に係る交換ノード201の出力を受け取ると、並び替えが容易にでき、データの故障を回避できる。
タイムスロット割当過程において、タイムスロット割当回路42が、タイムスロットを指定後、所定の時間を経過すると、タイムスロットの指定をリセットすることが好ましい。タイムスロット割当回路42が指定したタイムスロット情報41を所定の時間経過後リセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
タイムスロット割当過程において、タイムスロット割当回路42が、タイムスロットを指定後、優先制御信号38に含まれる優先制御解除信号により、タイムスロットの指定をリセットすることが好ましい。優先制御信号38に優先制御解除信号を含ませ、これを識別してタイムスロット割当回路42が指定したタイムスロット情報41をリセットすることで、タイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
タイムスロット割当過程において、タイムスロット割当回路42が、タイムスロットを指定後、他のパケットデータが入力バッファ部32に書き込まれることにより、タイムスロットの指定をリセットすることが好ましい。他のパケットデータが交換ノードに入力される毎にリセットすることで、入力データ31毎にタイムスロットが空き状態であるにも関わらず指定できない状態を回避できる。
多重化過程では、多重化回路39が、タイムスロット割当過程で出力されたタイムスロット指定信号43によって割り当てられるシフトレジスタに振分け過程で出力された優先制御処理データ36を書き込み、優先制御処理データ36の書き込み完了により多重化データ44を出力する。
多重化過程において、多重化回路39が、複数で、且つ、並列処理可能なシフトレジスタにデータを書き込む過程を有することが好ましい。これにより、データ量が大きい優先制御処理データ36を分割して同時並行して多重化でき、通信上の遅延時間を短縮することができる。
本実施形態に係る交換ノード201の動作について、図41を用いて説明する。図41は、本実施形態に係る交換ノードの概略図である。図41において、31a、31bは入力バッファ回路、39は多重化回路、557a、557b、557cはヘッダ、558a、558b、558cは識別子、559a、559b、559cはデータ、560a、560b、560cはパケットデータ、561a、561bは多重化回線を示す。パケットデータ560aは、ヘッダ557a、識別子558a及びデータ559aを含む。パケットデータ560bは、ヘッダ557b、識別子558b及びデータ559bを含む。パケットデータ560cは、ヘッダ557c、識別子558c及びデータ559cを含む。パケットデータ560a及びパケットデータ560cは、1番目の多重化回線561aから入力バッファ回路31aに入力される。パケットデータ560bは、m番目の多重化回線561bから入力バッファ回路31bに入力される。パケットデータ560aが入力バッファ回路31aに入力されるタイミングと、パケットデータ560bが入力バッファ回路31bに入力されるタイミングとは、略同時である。タイムスロット割り当て回路は、時時刻刻、到着するIPパケットのヘッダ情報に基づいて、コネクションレス制御パケットである場合にも、優先制御ビットが付加された優先制御を必要とするパケットデータに対しては、入力パケット共通バスに多重化出力される前に、出側の方路番号に対応するタイムスロット番号を割り当てられることが好ましい。
例えば、説明を単純化するために、すべての回線の伝送速度をA1と仮定した場合、回線速度A1上のパケットデータが最小サイズ(例えば64バイト)である場合に、最小サイズのパケットデータが回線入力部に格納されている時間内において、所要のタイムスロット番号が割り当てられ、かつ交換ノード内での多重化制御ができることが好ましい。すなわち、同一の回線速度A1の伝送回線をm本交換ノードが所有することを想定する。このとき、以下の条件を満足できる動作であることが好ましい。
第1条件は、各回線上で伝送されるパケットのヘッダ部を除いた部分(例えば、プロトコルデータユニットである。)の最小値は64バイトと仮定する。第2条件は、回線速度A1上での1ビットあたりの所要時間は1/A1(b/s)であるため、64バイトのデータの入力バッファへの転送に要する時間は、(64×8)/A1=a(s)と仮定する。また簡単化のために、交換ノード内の多重化バスは64バイト単位の並列バスと想定し、このデータ長に対して、1タイムスロットを割り当てるものとする。
第3条件は、交換ノード内でのプログラム制御又はハードウェアによる論理制御により、各々の入力パケットが要求する所望のタイムスロットの探索および割り当て処理を実行する場合の処理時間量D(ソフトウェア処理を想定する場合は実行処理ステップ数に該当)の見積もりに関しては、例えば、伝送速度がA1(b/s)のm本の回線上に同時に、最小サイズの64バイト長のパケットが交換ノードに到着した場合に、当該パケットデータがそれぞれ回線ごとの入力バッファへの転送中に、ヘッダ情報の解析結果を使用して、全ての入力パケットに所望のタイムスロット番号を割り当て、共通バス上の所望のタイムスロット位置へ、当該の全パケットデータの多重化制御を完了させる場合の条件がもっとも厳しい時間的な条件となる。
第4条件は、上記では、単純化のために、タイムスロットを最小サイズの64バイト長の各パケット毎に1つだけ探索し、全収容回線を対象に、同時にそれぞれ別のタイムスロットを割り当て処理することを想定すると、タイムスロット探索および割り当て処理に必要とされる時間Dに関しては、a/m>Dとなり、タイムスロット探索および割り当て処理に必要とされる時間Dはa/mよりも、短い時間で行うことが好ましい。また、仮に共通バス上でタイムスロット群を構成する1フレームの時間がf(s)であると仮定しこの1フレームのf(s)内での多重化されるタイムスロット総数をMとし、回線の収容数をmと仮定すると、f/(a/m)=Mとなり、M=(mf)/aの関係が成立する。
前記第4条件の説明により、a/m>Dであるから、a/m=f/M>Dとなり、f/D>Mの関係が導出でき、常識と一致することが示される。従って、タイムスロット探索および割り当て処理に必要とされる時間Dに関して、a/m>Dが成立できるような、プログラム処理動作又はハードウェア論理回路動作が実現可能となれば任意のm本の同一回線上のデータに対して、常時リアルタイムにタイムスロットの割り当てが可能となる。
以上の4つの条件を実施すると、優先制御を前提としたコネクションレス型の通信においても、大幅な遅延時間の解消とリアルタイム性の保障を可能とすることができる。ここでは、#Mサイクルのクロック動作の範囲で、タイムスロット割り当て及びタイムスロット解放処理を同時に実行可能なタイムスロット割当制御が必要となるので、入力データ31のヘッダ情報がタイムスロット割当回路へ通知され、入力パケットのデータ部の入力バッファ部への書き込みが完了するまでの間に、タイムスロットの割り当てが完了すればよい。また、実現するための超伝導素子の処理速度が若干間に合わない場合は、その時間を補填するためにバッファ処理用のシフトレジスタを多重化回路の前に設置し、微小時間の待ち合わせ調整を行ってもよい。シフトレジスタを仮に導入しても、本実施形態におけるコネクションレス型の通信におけるリアルタイム性の保障を実現できる。
また、一般的に、i番目の回線の回線速度Ai(b/s)が異なる場合にも、同様な導出が可能である。それぞれの回線A1上での最小データサイズがBiバイトの場合には、全収容回線(回線総数N)を対象に同時にタイムスロットの割り当て処理する場合に、dステップの論理動作が必要であることを想定したとき、dステップ内での各処理ステップ毎に必要とされる平均の所要時間eは、次式で表現できることが好ましい。
この式は、すべての入力回線上の入力パケットに対して、一括的にタイムスロット管理を行なうことを想定したものであるが、この処理方式を並列分散することにより、ハードウェアの要求動作速度を緩和することができる。さらに、入力バッファ部32に入力データ31を入力する回線がN本であり、当該回線のi番目(iは1からNまでの整数。)の回線速度がA(i)であり、当該回線のi番目のパケットデータの最小サイズがB(i)であり、タイムスロット割当回路42のタイムスロットを割り当てるまでの実行処理回数がdステップであるとき、タイムスロット割当回路42は、入力バッファ部32に入力データ31が入力されてからタイムスロット割当回路42のタイムスロットを割り当てるまでを、数2よりも短い時間で行うことが好ましい。タイムスロット割当回路42のタイムスロット割り当て時間eが数2を満たせば、交換ノード内での最小限の遅延時間で通信を行なうことができる。
以上説明したように、本実施形態に係る交換ノード201は、パケットデータのヘッダ情報に含まれる優先制御信号38を識別してタイムスロットを割り当てるので、ヘッダ情報を受け取ったパケットデータの全データが入力バッファ部32に入力される前に、タイムスロットの割り当てを行なうことができる。また、優先制御処理データ36を優先的に処理し、タイムスロット情報取得部40のモニタしたタイムスロット情報41を得て未使用のタイムスロットを優先制御処理データの書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。
(第8実施形態)
図42は本実施形態に係る交換ノードの一形態を示す概略図である。第7実施形態に係る交換ノード201との構成上の相違は、フレーム圧縮回路46とフレーム伸長回路48とをさらに加えることである。フレーム圧縮回路46は、振分け部35からの優先制御処理データ36を入力し、優先制御処理データ36の時間幅を圧縮し、圧縮データ47を出力する。多重化回路39は、第7実施形態に係る交換ノード201の優先制御処理データ36に変えて圧縮データ47を入力し、タイムスロット割当回路42からのタイムスロット指定信号43並びにタイムスロット時系列順信号22により多重化データ44を出力する。フレーム伸長回路48は、多重化回路39からの多重化データ44を入力し、多重化データ44の時間幅を伸長し、伸長データ49を出力する。
優先制御処理データ36をフレーム圧縮回路46により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。これにより、通信上の遅延時間を短縮できる。図42の本実施形態に係る交換ノード202では、フレーム圧縮回路46が、圧縮データ47の多重化を行なう多重化回路39の動作を兼ねる形態としたが、フレーム圧縮回路46と多重化回路39を分離した構成としても良い。本実施形態に係る交換ノード202は、フレーム圧縮回路46、フレーム伸長回路48以外の動作及び効果は、第7実施形態に係る交換ノード201と同様である。以下、フレーム圧縮回路46及びフレーム伸長回路48について具体的に説明する。
フレーム圧縮回路46の構成の一例を図43に示す。図43のフレーム圧縮回路46は、超伝導SFQ回路で構成される。図43では超伝導SFQ回路で構成するが、半導体回路で構成することとしても良い。フレーム圧縮回路46を超伝導SFQ回路で構成することにより、半導体回路で構成するよりも圧縮度を高くすることができ、時分割多重回線の1フレームに多数のタイムスロットを設けることができる。SFQはSingle Flux Quantumの略語で単一の磁束量子を表す。超伝導体で囲まれた空間では磁束は量子力学的な意味で量子化され、ひとつふたつと数えられる粒子としてふるまう。これが磁束量子である。この磁束量子を情報担体とした論理回路がSFQ論理回路である。多くの半導体論理回路では出力電圧レベルの高、低を論理の「1」、「0」に対応させるのに対して、SFQ論理回路では、SFQの有無を論理の「1」、「0」に対応させる。このSFQ回路は、ジョセフソン接合を含む超伝導回路で構成され、数100GHzの高速クロックで動作する。さらにそのときの消費電力が半導体回路に較べて約3けた低いという優れた特徴をもつ。SFQ回路ではSFQに伴って生じるパルス幅1ピコ秒程度の非常に鋭いパルスで論理動作を行なう。図43の×印がジョセフソン接合素子で半導体回路のトランジスタに相当する能動デバイスである。図43のDC/SFQ(Direct Current/Single Flux Quantum)回路はパルス幅変換回路で、数100psのパルス幅をもった半導体回路からのパルス列を1ps程度の狭いパルス幅のパルス列に変換する。図43のSFQ−PG(Single Flux Quantum−Pulse Generator)はSFQパルス発生器で回路を同期動作させるための高速のクロックパルス列を発生する。D−F/F(Delay−FlipFlop)回路は遅延フリップフロップである。フレーム圧縮部は、幅の狭いパルスの列となったパケットを時間的に圧縮して短い時間長のパルスを出力する。なお、図43において、345は入力パルス、342はリセットパルス、333はクロックパルス、334はSFQ−PG、335はDC/SFQ回路、336はSFQ回路、337はD−F/F回路、338はジョセフソン接合素子、339はフレーム圧縮部、346はDC−SFQ出力、348はD−F/F回路の出力、349はフレーム圧縮回路の出力を示す。
図44に、フレーム圧縮回路46のタイミングチャートの一例を示す。横軸は時間軸である。Aは優先制御処理データ36のパルスの列である。BはDC/SFQ回路からの出力を示す。Aのデータに対応した鋭いSFQパルスが出る。CはSFQ−PG回路の出力である。回路全体の同期信号となる高速の繰り返しパルス列である。Dは遅延フリップフロップであるD−F/F回路の出力を表す。BのSFQパルスの列がCのクロックパルスに同期して出力される。Eはフレーム圧縮部の出力である。D−F/F回路から出力された時間的に疎なパルス列はフレーム圧縮部によって時間軸上で圧縮され、短いフレーム長の中に密なパルス列として出力される。なお、図44において、341はDC/SFQ回路のしきい値、342はリセットパルス、343はフレーム長(圧縮前)、344はフレーム長(圧縮後)、345は入力パルス列、346はDC/SFQ回路の出力、347はクロックパルス列、348はD−F/F回路の出力、349はフレーム圧縮回路の出力、tは時間を示す。
図45に、フレーム圧縮部の構成の一例を示す。フレーム圧縮部は、2つのタップ付きSFQシフトレジスタから構成される。入力側のシリアル入力パラレル出力のシフトレジスタと出力側のパラレル入力シリアル出力のシフトレジスタである。入力側シフトレジスタは圧縮前の長いビット長(時間長)のレジスタであり、出力側シフトレジスタは圧縮後の短いビット長(時間長)のレジスタである。2つのレジスタのパラレルタップは数ビット毎にコンフルエンス・バッファ(CB:Confluence Buffer)と呼ばれる多重化部で、SFQの合流回路を介して接続される。圧縮される前のパルス列であるD−F/F出力を入力し、圧縮された後のパルス列であるフレーム圧縮部出力を出力する。数ビット毎に合流させるのはDC/SFQで発生させるSFQパルスのクロックパルスに対するジッタを吸収させるためである。なお、図45において、351はフレーム圧縮部、352はシリアル入力・パラレル出力レジスタ、353はパラレル入力・シリアル出力レジスタ、354はクロックパルス、355はD−F/F回路の出力(圧縮される前)、356はフレーム圧縮部出力(圧縮された後)、357はCBを示す。
図46に、DC/SFQ回路の構成の一例を示す。図46においてRは抵抗、L1からL5はコイル、Φ0は磁束量子、J1からJ4はジョセフソン接合素子、Pは入力パルスの立上り、Nは入力パルスの立下りを示す。入力される幅が広く立上り立下りがゆっくりと変化する優先制御処理データ36を入力し、これを微分してシャープで幅の狭いパルスに変換し、パルスの立上りPをDC/SFQデータ出力として出力し、パルスの立下りNをDC/SFQリセット出力として出力する。DC/SFQデータ出力に対応してSFQパルスをジョセフソン接合J2から出力し、DC/SFQリセット出力に対応して逆極性のSFQパルスをジョセフソン接合J4から放出する。なお、図46において、360はDC/SFQ回路、361はバイアス電流、362はSFQ回路、363は逆極性のSFQ回路、364は優先制御処理データ、342はDC/SFQリセット出力、346はDC/SFQデータ出力、367は出力パルスの信号振幅、368は出力パルス幅を示す。ここで、DC/SFQデータ出力346は、出力パルスの信号振幅367が約1mV、出力パルス幅368が約2psecとすることができる。
図47に、D−F/F回路の構成の一例を示す。図47においてRは抵抗、L1からL4はコイル、J1からJ4はジョセフソン接合素子を示す。セット入力としてDC/SFQデータ出力を入力し、リセット入力としてクロックパルスを入力することで、クロックパルスに同期したD−F/F出力が出力される。クロックパルスによる同期は、多重化のために行なう。なお、図47において、337はD−F/F回路、371はバイアス電流、336はSFQ回路、354はクロックパルス、346はDC/SFQデータ出力、348はD−F/F出力を示す。
図48に、SFQ−PG回路の構成の一例を示す。SFQ−PG回路は高速でパルス幅1ピコ秒程度のシャープなクロックパルスを発生する。SFQ−PG回路は、SFQがリング状回路を周回運動することで、連続等間隔のパルス列であるクロックパルスをスプリッタから発生するリング・オシレータと呼ばれる回路形式である。フレーム圧縮回路46は、このSFQ−PG回路が発生する高速のタイミングパルス列に同期して動作する。なお、図48において、334はSFQ−PG回路、363は逆極性のSFQ回路、336はSFQ回路、371はバイアス電流、384はスプリッタ、354はクロックパルスを示す。
図49に、多重化部であるCB回路の構成の一例を示す。複数の入力線から入ってくるシフトレジスタ出力を1本の線に合流させるCB出力を出力する回路で、SFQ回路で構成される。CB回路は、図49では入力側シフトレジスタと出力側のシフトレジスタが同期型であるので、これらの連結に用いられるCB回路も同期型を用いるが、非同期型としても良い。この同期型CB回路は、複数の入力データ31が重ならないことが動作条件となる。なお、図49において、390はCB回路、371はバイアス電流、336はSFQ回路、393は合流、357はCB、395、396はシフトレジスタ出力、354はクロックパルス、398はCB出力を示す。ここで、CB357はシンボル化を行なう。
図50に、SFQ回路を用いたシフトレジスタ回路の構成の一例を示す。シフトレジスタ回路は、D−F/F出力とクロックパルス出力を入力し、シフトレジスタ出力を出力する入力側シフトレジスタのための回路である。図50は、シフトレジスタの2ビット分を抽出したものである。シフトレジスタの1ビットは、データを保持するストレージループとその前段のバッファループで構成される。シフトレジスタの1ビットに2つ以上のバッファループを使うこととしても良い。図50のシフトレジスタ回路は、各ビットの上側のループにレジスタの後段側から供給されるクロックパルス列に同期してデータを転送する。データはレジスタ内を左から右にシフトする。このシフトレジスタのストレージループに出力線を2本設けることでパラレル出力タップを付加することができる。なお、図50において、401はシフトレジスタ回路、336はSFQ回路、371はバイアス電流、348はD−F/F出力、405はバッファループ、406はストレージループ、354はクロックパルス、408はシフトレジスタ出力、409はシフトレジスタの1bit分を示す。
図51は、多重化部の動作の一例を示す。図51は、フレーム圧縮率n=4の場合について説明する。ここで入力される優先制御処理データ36は、D−F/F回路でCH−1からCH−4のチャンネル間の同期がとられているものとする。多重化部では、CH−2からCH−4の圧縮後データを順に1データ長+αだけ遅延させてCH−1に多重化する。αは多重化後のデータ間隔を表わす。このようにするとデータの重なりが生じないのでスムーズに多重化が実現できる。なお、図51において、411はパケット(圧縮前)、412はパケット(圧縮後)を示す。CH−1〜CH−4のパケッ トは、すべてCH−1に多重化される。また、遅延τDは、τD=パケッ ト長(圧縮後)+αで表される。
図52は、多重化部の回路構成の一例を示す。多重化部は、フレーム圧縮部の一部であるシフトレジスタ回路からシフトレジスタ出力を各チャンネルに入力し、CB出力を出力する。CB回路でチャンネル1つ分のデータと遅延回路Dを介した他のチャンネル1つ分のデータを合流させる。これをカスケードに接続して順に合流させることで、すべてのパケットを重なり無くCH−1に多重化させることができる。遅延時間τDの遅延回路Dは、適切な長さの超伝導ジョセフソン伝送線路を挿入することで実現できる。なお、図52において、413は多重化部、414は入力CH−1(圧縮後)、415は入力CH−2(圧縮後)、416は入力CH−3(圧縮後)、417は入力CH−4(圧縮後)、418は遅延回路、419はCB回路、420はCB出力 を示す。また、遅延回路418の遅延τDは、τD=パケット長(圧縮後)+αで表される。
フレーム伸長回路48の構成の一例を図53に示す。図53のフレーム伸長回路48は、超伝導SFQ回路で構成される。図53では超伝導SFQ回路で構成するが、半導体回路で構成することとしても良い。フレーム圧縮回路46で圧縮し出力される圧縮データ47のフレーム長を伸長した伸長データ49を出力し、パルス幅を広げて本実施形態に係る交換ノード202の外部の端末や他のノードが、データを検出できるようにするものである。SFQ/DC(Single Flux Quantum/Direct Current)回路はパルス幅変換回路である。なお、図53において、421はSFQ−PG回路、422はSFQ/DC回路、423はフレーム伸長部、424は圧縮データ、425はクロックパルス、426は伸長データである。
図54は、SFQ/DC回路の構成の一例を示す。フレーム伸長部出力が入力されると、出力の「0」「1」が反転する回路である。この回路の出力であるSFQ/DC出力は、パルスではなく振幅を持つレベル信号である。SFQパルスのように鋭い立ち上り、立ち下りのパルスに対応して「0」「1」が反転するレベル出力が得られる。この出力は半導体回路で検出できる。なお、図54において、427はフレーム伸長部出力、428はSFQ/DC出力、422はSFQ/DC回路である。
図55は、多重化回路での多重化を可能にする可変遅延回路の一例を示す概略図である。図55の可変遅延回路VD(Variable Delay element)は、例えば論理積ゲートで構成されるセレクタと、遅延素子(遅延D、遅延2D)と、論理和ゲートで構成される。セレクタは、コネクションが設定されると、入力側の伝送路上の任意チャンネルn(CHn)の入力データ31を要求される時間だけ遅延させて出力する。遅延時間は、遅延素子が無い場合、遅延Dにより遅延させる場合、遅延2Dにより遅延させる場合等の選択が可能である。図55では遅延の設定を3段階として例に挙げたが、これに拘束されない。遅延された入力データ31は論理和ゲートを介してCB回路に出力される。セレクタへの遅延要求は、タイムスロット割当回路42の指定するタイムスロット指定信号43を、デコーダに入力し、デコーダからの信号により遅延時間を選択することとしても良い。この遅延時間設定は、コネクション毎に可変であるが、一旦、コネクションが設定された後は、コネクションの解放指示があるまでは、この状態は保持されることとしても良い。なお、図55において、42はタイムスロット割当回路、441はデコーダ 、442はセレクタ、443は論理積ゲート、444は遅延2Dの遅延素子、445は遅延Dの遅延素子、446は論理和ゲート、447はCB回路、448はVD、449はCHnである。
図56は、タイムスロットの多重化位置を可変に設定するため、可変遅延回路VDを、CB回路及びデコーダと組み合わせた構成例である。図56の例では、可変遅延回路VDを3種類(VD1、VD2、VD3)用いて、圧縮された多重化データ44(チャネル1(CH1)からチャネル4(CH4)を、目的の方路別に対応した所望のタイムスロット位置に位相を変換する。なお、図56において、571はタイムスロット割当制御情報作成部、572はデコーダ、573は可変遅延回路、574はCB回路、575はタイムスロット割当回路の入力端子、576は多重化回路の入力端子である。入力端子575a、入力端子575b、入力端子575c、入力端子575dに、それぞれ、CH1、CH2、CH3、CH4のヘッダ情報が入力される。入力端子576a、入力端子576b、入力端子576c、入力端子576dに、それぞれ、CH1、CH2、CH3、CH4の圧縮後の優先制御処理データが入力される。
また、本発明に係る交換ノード制御方法は、前述の第7実施形態で説明した振分け過程と多重化過程の間に、フレーム圧縮回路46が、振分け過程で出力された優先制御処理データ36を入力し、優先制御処理データ36の時間幅を圧縮し、圧縮データ47を出力するフレーム圧縮過程を有する。また、フレーム伸長回路48が、多重化過程で出力された多重化データ44を入力し、多重化データ44の時間幅を伸長し、伸長データ49を出力するフレーム伸長過程と、を有する。
フレーム圧縮過程では、フレーム圧縮回路46が、振分け過程で出力された優先制御処理データ36を入力し、優先制御処理データ36の時間幅を圧縮し、圧縮データ47を出力する。
フレーム伸長過程では、フレーム伸長回路48が、多重化過程で出力された多重化データ44を入力し、多重化データ44の時間幅を伸長し、伸長データ49を出力する。
図67は、本実施形態に係る交換ノード202の概略図である。交換ノード202は、以上述べたように、タイムスロット割当回路42が、時々刻々到着するIPパケットのヘッダ識別情報に基づいて優先処理を行なう。ここで、図67において、42はタイムスロット割当回路、46はフレーム圧縮回路、48はフレーム伸長回路、84は共通バス、57は入力側クロック、58は出力側クロック、581はタイムスロット割当制御部、582は共通制御部、583はSFQ−PG回路である。コネクションレス制御パケットである場合でも、優先制御ビットが付加された優先制御を必要とする、パケットデータに対しては、入力パケットが共通バス84に多重化出力される前に、出側の方路番号に対応するタイムスロットを割り当てることができる。このように、図32で説明した交換ノード201又は図42で説明した交換ノード202は、タイムスロット割当回路42がパケットデータのヘッダ情報に含まれる優先制御信号38を識別してタイムスロットを割り当てるので、ヘッダ情報を受け取ったパケットデータの全データが入力バッファ部32に入力される前に、タイムスロット割当回路42はタイムスロットの割り当てを行なうことができる。また、タイムスロット割当回路42が、優先制御処理データ36を優先的に処理し、タイムスロット情報取得部40のモニタしたタイムスロット情報41を得て未使用のタイムスロットを優先制御処理データ36の書き込み先として指定することで、交換ノード内部のデータ処理のためのバッファを必要とせず通信上の遅延時間を短縮できる。さらに、優先制御処理データ36をフレーム圧縮回路46により時間幅を圧縮することで、時分割多重化回線の1フレームに多数のタイムスロットを設けることができ、大量のデータを短時間に多重化でき、通信上の遅延時間を短縮化できる。また、1フレーム中のタイムスロットを増加できるため、入力側伝送路のコネクション数を増加できる。
(第9実施形態)
図57は、第7実施形態に係る交換ノード201、或いは、第8実施形態に係る交換ノード202を用いて、時分割多重化回線の1フレーム内のタイムスロットと、出力側の方路との対応関係の例を示す。図57では、入力側伝送路の速度が等しい複数のコネクションが設定された場合に、IPアドレスを付けられて転送されるデータ長さの異なる各入力データ31(IPデータ)が、どのようにタイムスロットの番号を指定されるかという一例を示す。図57では、交換ノード内での時分割多重化回線の1フレームを125μsecと仮定する。100Mb/s伝送路1からは128バイトのIPデータ1と、64バイトのIPデータ2が入力される。100Mb/s伝送路2からは64バイトのIPデータ3と、128バイトのIPデータ4が入力される。これら入力に対して、タイムスロット割当回路42は、128バイトのIPデータに対しては呼設定時に2タイムスロットを指定する。一方、64バイトのIPデータに対しては1タイムスロット分を指定する。このように64バイト単位でタイムスロット数を指定することで、異なる長さのパケットデータが混在する場合においても、能率よく、タイムスロットの指定が可能となる方式が提供できる。図57に示すタイムスロットマップは、テーブル形式で保持される。図57には図示していないが、入力側には伝送路速度に対応して、64バイト分のデータをバッファリングするためのメモリ回路が設けられるため、このバッファリングのための遅延は、交換ノードの入口では発生する。しかしながら、交換ノード内では、64バイトデータは一律的に、時分割多重化フレーム内での超高速な、1つのタイムスロットとして、最小の遅延時間で目的の出力側方路へ転送される。図57において、42はタイムスロット割当回路、455はIPデータ1(128バイト)、456はIPデータ2(64バイト)、457はIPデータ3(64バイト)、458はIPデータ4(128バイト)、459は125μsecのフレーム、460は125μsecのフレーム、461aは方路1、461bは方路2、461cは方路3、462aは100Mb/s伝送路1、462bは100Mb/s伝送路2である。また、図57は、8ビット並列〜512ビット並列の一例を示している。タイムスロット1及びタイムスロット2が方路1、タイムスロット3及びタイムスロット4が方路2、タイムスロット5及びタイムスロット6が方路3とする。また、IPデータ1の希望する方路が方路2、IPデータ2及びIPデータ3の希望する方路が方路1、IPデータ4の希望する方路が方路3とする。この場合、先頭指示(1)のIPデータ1がタイムスロット3に128B割り当てられ、IPデータ3がタイムスロット1に64B割り当てられ、最後指示(0)のIPデータ1がタイムスロット4に128B割り当てられ、IPデータ2がタイムスロット2に64B割り当てられ、先頭指示(1)のIPデータがタイムスロット5に128B割り当てられ、最後指示(0)のIPデータ4がタイムスロット6に128B割り当てられる。
タイムスロットを複数個占有する場合には、上記のタイムスロットマップ内で、最初のタイムスロットまたは最後のタイムスロットに対応するかを識別するための制御ビットが有効に活用できる。例えば、先頭のタイムスロットから、順番にサーチして、最後のタイムスロットであるかどうかが判別できた段階で、サーチを終了し、タイムスロットを解放して、他のパケットデータに使用するなどの技術を組み合わせて使用することが可能となる。図57では、IPデータ1は128バイトであるため、タイムスロットマップに基づき出力側方路2向けとして、タイムスロット3(TS3)、タイムスロット4(TS4)が指定され、IPデータ2は64バイトであるため、タイムスロットマップに基づき出力側方路1向けとして、タイムスロット2(TS2)が指定され、出力側の各方路番号上への転送に対応したタイムスロット位置へ多重化される。
図58は、図57の実施形態において入力側伝送路の速度が異なる場合の、時分割多重化回線の1フレーム内のタイムスロットと、出力側の方路との対応関係の例を示す。図58では、交換ノード内での時分割多重化回線の1フレームを125μsecと仮定する。100Mb/s伝送路1からは128バイトのIPデータ1と、64バイトのIPデータ2が入力される。1Gb/s伝送路1からは128バイトのIPデータ3と、64バイトのIPデータ4が入力される。これら入力に対して、タイムスロット割当回路42は、128バイトのIPデータに対しては2タイムスロットを指定する。一方、64バイトのIPデータに対しては1タイムスロット分を指定する。この場合も同様に、入力側には伝送路速度に対応して、64バイト分のデータをバッファリングするためのメモリ回路が設けられるため、このバッファリングのための遅延は、交換ノードの入口で発生する。しかしながら、交換ノード内では、64バイトデータは一律的に、時分割多重化フレーム内での超高速な、1つのタイムスロットとして、最小の遅延時間で目的の出力側方路へ転送される。128バイトのパケットデータに対しては、最初のタイムスロットまたは最後のタイムスロットに対応するかを識別するための制御用ビットが活用できる。なお、図58において、42はタイムスロット割当回路、463はIPデータ1(128バイト)、464はIPデータ2(64バイト)、465はIPデータ3(128バイト)、466はIPデータ4(64バイト)、467は100Mb/s伝送路1、468は1Gb/s伝送路1、469はタイムスロット3、470はタイムスロット4、471はIPデータ1、472はIPデータ2、473はタイムスロット1、474はタイムスロット2、475はIPデータ3、476はIPデータ4、477aは方路1、477bは方路2、477cは方路3である。また、図58は、8ビット並列〜512ビット並列の一例を示す。タイムスロット1及びタイムスロット2が方路1、タイムスロット3及びタイムスロット4が方路2、タイムスロット5及びタイムスロット6が方路3とする。また、IPデータ1の希望する方路が方路2、IPデータ2及びIPデータ3の希望する方路が方路1、IPデータ4の希望する方路が方路3とする。この場合、先頭指示(1)のIPデータ1が方路2のタイムスロット3に割り当てられ、先頭指示(1)のIPデータ3が方路1のタイムスロット1に割り当てられ、最後指示(0)のIPデータ3が方路1のタイムスロット2に割り当てられ、最後指示(0)のIPデータ1が方路2のタイムスロット4に割り当てられ、最後指示(0)のIPデータ4が方路3のタイムスロット5に割り当てられ、最後指示(0)のIPデータ2が方路1のタイムスロット6に割り当てられる。
図58では、IPデータ1は128バイトであるため、出力側方路2向けとして、タイムスロット3(TS3)、タイムスロット4(TS4)が指定され、出力側方路2へ転送される。同様に、IPデータ2は64バイトであるため、出力側方路1向けである、タイムスロット6(TS6)が指定され、出力側方路1へ転送される。また、1Gb/s伝送路1のIPデータ3は128バイトであるため、出力側方路1向けとして、タイムスロット1(TS1)、タイムスロット2(TS2)が指定され、出力側方路1へ転送される。以上の述べたように、本発明の原理を用いれば、異なる伝送速度に収容された長さの異なるパケットも、適切なタイムスロットを割り当てることにより、目的の出力側方路へ、転送することが可能となる。上記の説明では、交換ノード内での1フレームの中では、どのような速度の呼に対しても、与えるタイムスロットは最大速度に対応するもの1つに限定し、低速度の呼の場合には、空のデータが送出される場合も許容する例を示したが、本発明はこの条件に束縛されるものではない。仮に、1フレーム内で速度別に、個別に複数のタイムスロットを割り当てる制御が必要となった場合においても、最大で何タイムスロットをノード内で割り当てるべきかを、優先制御信号38を利用して交換ノードと事前に交渉する。この交渉が終了後、帯域を交換ノード側で確保することも可能である。
(第10実施形態)
図59は、第7実施形態から第9実施形態の交換ノードを光スイッチを使用する光通信に用いる実施形態207である第10実施形態の一形態を示す概略図である。本実施形態207を説明する前に、図60で従来の光スイッチを使用する光通信の構成例について説明する。交換ノード1から波長λ1を用いて伝送される光伝送路#1と交換ノード2から波長λ2を用いて伝送される光伝送路#2とが、光スイッチ1へ収容され、光中継伝送路#3を用いて、波長λ3を使用して光スイッチ2へ伝送され、光スイッチ2において、交換ノード3、交換ノード4にそれぞれ、波長λ1、λ2に変換される。ここで、交換ノード1、交換ノード2からの送出されるデータトラヒックが少なく、交換ノード1及び交換ノード2の波長におけるデータ占有率が非常に大きい場合には、波長毎のスイッチング機能を光スイッチ1及び光スイッチ2に具備すればよい。しかし、各波長毎のトラヒック量が少なく、光中継伝送路#3を効率的に使用する必要性が生じた場合や、または、各波長毎に多重化されたトラヒックを混在して多重または交換する必要性が生じた場合には、図60に示されるように、入側の波長データをOE変換後に、電気的なIPスイッチング処理を行ない、処理後に再び、EO変換を行なって、適切な波長に変換後に、出側の伝送路に送出処理を行なう必要がある。この場合に、IPスイッチング用には大容量のバッファメモリが必要とされ、この部分での処理遅延は避けることはできないという欠点が生じていた。なお、図59において、201は交換ノード、431は光スイッチ、432はEO変換、433はOE変換である。また、図60において、480は従来の光スイッチを使用する光通信、481、482はIPスイッチング、483、484はOE・EO変換、485は光スイッチ1、486は光スイッチ2、487は光伝送路#3(λ3)、488は交換ノード1、489は交換ノード2、490は交換ノード3、491は交換ノード4、492は光伝送路#1(λ1)、493は光伝送路#2(λ2)、494は光伝送路#4(λ1)、495は光伝送路#5(λ2)である。
図61は、従来の光スイッチを使用する別の構成例である。波長λ3とλ4が多重化された入側回線#1と、波長λ1とλ2が多重化された入側回線#2が、光スイッチへ入力される。出側回線#3には波長λ1と波長λ4を、出側回線#4には波長λ2を、出側回線#5には波長λ3を出力する。この場合、波長で伝送される伝送回線データを一度、OE変換を行ない、電気レベルでのバッファリングを行なう。IPスイッチング処理を行なった後に、EO変換を行なって、方路変換を行なうことになる。したがって、バッファリング処理に伴う遅延が発生し、遅延品質を損なう可能性があった。なお、図61において、496は従来の光スイッチを使用する光通信、497はIPスイッチング、431は光スイッチ、432はEO変換、433はOE変換である。である。
図59は、第10実施形態に係る光スイッチを使用する光通信に用いる実施形態207の構成例である。波長λ3とλ4が多重化された入側回線#1と、波長λ1とλ2が多重化された入側回線#2が、光スイッチへ入力される。出側回線#3には波長λ1と波長λ4を、出側回線#4には波長λ2を、出側回線#5には波長λ3を出力する。図60の従来の光スイッチを使用する構成例のIPスイッチング処理部を第7実施形態から第9実施形態の交換ノードに置き換えたものである。入側から出側までの動作は、従来の光スイッチを使用する構成例と同様であるが、第7実施形態から第9実施形態の交換ノードを使用するため、処理遅延時間は固定的で且つ常に極小値で保障される。
(第11実施形態)
図62は、通話路の拡張されている交換ノードの第1形態を示す概略図である。図62に示す交換ノード208は、前述の第7実施形態で説明した多重化回路39を2個備え、複数の外部の回線と接続され、多重化回路39のそれぞれの出力する多重化データ44を、外部の回線ごとに分配する複数の分配器56a、56bと、多重化回路39と分配器56との間に配置され、多重化データ44に多重化されている優先制御処理データ36を方路に応じた分配器56に振り分けるセレクタ回路57と、をさらに備えることが好ましい。分配器56は、多重化データ44を、外部の回線ごとに分配する。図62において、39aは交換ノード208内の多重化回路、39bは交換ノード208外の多重化回路、42はタイムスロット割当回路、56aは交換ノード208内の分配器、56bは交換ノード208外の分配器56、57aは交換ノード208内のセレクタ回路、57bは交換ノード208外のセレクタ回路、584は共通制御部を示す。セレクタ回路57は、高速動作を行なうものが好ましい。セレクタ回路57は、共通バス上に設置されることが好ましい。セレクタ回路57をタイムスロット制御部の動作により、適宜切り替え動作を行なうことにより、回路規模を小さくすることができる。さらに消費電力の削減が可能となる。多重化回路39の個数は2個に限定されるものではない、例えば、3個以上であってもよい。
図63は、通話路の拡張されている交換ノードの第2形態を示す概略図である。図63に示す交換ノード209は、前述の図62で説明した交換ノード208と、セレクタ回路57が分配器56の後段に配置されている点が異なる。この形態においても、N本の既設置の収容回線を収容して交換する交換ノードの出側のN本の回線に対して、既設置の交換ノードの出側回線又は新規設置の交換ノードの出側回線の、いずれの回線群からの相互に交換することができる。この場合、交換ノードの入出力回線数N、Mが大きくなると、高速で動作するセレクタ回路57が必要となる。このように、複数の多重化回路39が並列に多重化回路39と接続され、各多重化回路39の出力する多重化データ44を分配器56ごとにセレクタ回路57で振り分けるので、新たな多重化回路39及び共通バスを設けることなく通話路の増設をすることができる。
(第12実施形態)
図64は、MPLS通信に第7実施形態から第 11実施形態の交換ノードを適用した構成例である。MPLS(Multi Protocol Label Switching)は、あて先IPアドレスを見る代わりに、ネットワーク入口のノードが新たに加えるラベルと呼ばれる目印のみを見てフォワーディングを行なう通信方式である。ネットワーク入口のノードが新たにラベルの情報を、第7実施形態から第10実施形態の交換ノードにおける優先制御信号38として活用し、MPLS通信において遅延時間を低減することができる。図64では、#1ノードで、宛て先のIPアドレスがYである仮想コネクションに対してラベルaが付与されて#2ノードに伝搬される。#2ノードでは目的ノードである#3ノードへの方路上のコネクション識別子であるbが付与されて、#3ノードではラベルbが取り除かれ、最終宛て先ホスト(IPアドレスYに対応)に到着する経過が示されている。このMPLSの通信形態において、ラベルはネットワーク全体で一意になるように決める必要はなく、各リンク毎に、一意であればよい。一般に、MPLSを適用したVPN(Virtual Private Network)においては、ラベル情報を交換するノードをLSR(Label Switching Router)と呼び、特に、ネットワークへの入口で、特定のIPパケットに対して対応したラベル情報を付与する。また、ネットワークからの出口でラベル情報を除去するノードをPE(Provider Edge)デバイスと呼んでおり、図64では#1ノード602a、#3ノード602c、#5ノード602eが、PEデバイスに相当している。各交換ノード内ではMPLSコネクションの通信に対して、常時、固定的にタイムスロットが割り当てられ、常に一定の遅延時間で入力データは出側のリンクへ出力される。すなわち、各交換ノードで使用されるMPLS用ラベルは、LSP(Label Switched Path)が設定されている限りは、保証されることに特徴がある。図64では、特定のあて先IPアドレスに対応してMPLS用のラベルが割り当てられているが、この方式に限定する必要はなく、#3ノード行きの全てのIPアドレスに対して、この方式を適用するか、あるいは、#3ノード内の特定のIPアドレス群や、特定のポート番号に対してMPLS用ラベルを割り当てて、中継用のリンク上で高速転送することも可能である。MPLSを適用したネットワーク内でラベル交換を行なうLSRでは、宛先IPアドレスや、ユーザから要求されるQoS(Quality of Service)レベルに対応したFEC(Forward Equivalent Class)が識別され、本発明で対象としているコネクションレス型の通信トラヒックに対しては、要求される高い品質のQoSを提供することが可能となる。なお、図64において、501はMPLS通信への適用例、602aは#1ノード、602bは#2ノード、602cは#3ノード、602dは#4ノード、602eは#5ノード、603aはパケット(宛先:Y)、603bはパケット(宛先:X)、603cはパケット(アドレス:Y)、603dはパケット(アドレス:X)、604a、604bはラベル、605Aは端末A、605Bは端末B、605Xは端末X、605Yは端末Yである。#1ノード602a、#2ノード602b及び#3ノード602cはPEデバイスを備える。#1ノード602aはラベルを張替え、ラベル604aを出力する。#2ノード602bはラベルを張替え、ラベル604bを出力する。#3ノード602cはラベル604bを取り外す。
MPLSラベルの代わりにATMをレイヤ2用に使用し、VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)を適用することや、フレームリレーの場合にはDLCI(Date Link Connection Identifier)をMPLS用のラベルとして適用することも、同様に可能である。一般には、MPLSでは、図65に示すように、VPN識別情報用のヘッダが付与されるため、この情報を優先制御信号として活用すること可能である。なお、図65において、516aは制御パケットの識別用ヘッダ(レイヤ2ヘッダ)、516bは網内の転送ラベル、516cはVPNの識別ラベル(優先制御信号用ラベルとして活用可)、516dは(IPデータ+データ)である。
(第13実施形態)
図66は、第7実施形態から第12実施形態の交換ノードを基幹交換網へ適用した構成例である。コア中継網ではコアルータ同士が接続される。このコアルータはエッジルータと接続され、エッジルータは、ATM(Asynchronous Transfer Mode)メディアコンバータ、ADSL(Asynchronous Digital Subscriber Line)、PON(Passive Optical Network)といったアクセスシステムに接続される。図66において、第7実施形態から第12実施形態の交換ノードは、エッジルータとコアルータの間乃至はコアルータ同志の通信に適用される。第7実施形態から第12実施形態の交換ノードを基幹交換網へ適用することにより、基幹交換網全体の遅延時間を低減できるとともに、通信品質の向上が図れる。なお、図66において、511は基幹交換網への適用、512a、512b、512c、512d、512e、512fはアクセスシステム、513a、513b、513c、513dはエッジルータ、514a、514b、514cはコアルータ、515はコア中継網である。