JPWO2005067134A1 - Power transistor protection circuit for motor drive circuit, motor drive circuit, and semiconductor device - Google Patents

Power transistor protection circuit for motor drive circuit, motor drive circuit, and semiconductor device Download PDF

Info

Publication number
JPWO2005067134A1
JPWO2005067134A1 JP2005516894A JP2005516894A JPWO2005067134A1 JP WO2005067134 A1 JPWO2005067134 A1 JP WO2005067134A1 JP 2005516894 A JP2005516894 A JP 2005516894A JP 2005516894 A JP2005516894 A JP 2005516894A JP WO2005067134 A1 JPWO2005067134 A1 JP WO2005067134A1
Authority
JP
Japan
Prior art keywords
circuit
terminal
power transistor
output
disconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005516894A
Other languages
Japanese (ja)
Inventor
光明 大尾
光明 大尾
大輝 柳島
大輝 柳島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2005067134A1 publication Critical patent/JPWO2005067134A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/08Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
    • H02H7/1222Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to abnormalities in the input circuit, e.g. transients in the DC input
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02Providing protection against overload without automatic interruption of supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

【課題】パワートランジスタの出力端子からモータの励磁コイルの他端までの間に断線があるときにパワートランジスタが破壊されるのを防止することができるモータドライブ回路のパワートランジスタ保護回路、モータドライブ回路あるいは半導体装置を提供することにある。【解決手段】この発明は、端子オープン検出回路と、断線検出回路と、駆動停止回路とを備え、その第1の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路が出力端子に接続されていない各励磁コイルの他方の端子あるいはこれが接続されているライン(いずれか一方)と、各励磁コイルに対応する出力端子あるいはこれが接続されているライン(いずれか他方)の間がオープン状態であるか否かを検出する。さらに断線検出として、端子オープン検出回路がオープン状態にないことを検出しかつその後にパオープン状態であることを検出する。その第2の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路がいずれか一方といずれか他方との間のオープン状態あるいは接続状態のいずれかを検出する。そして、断線検出として、端子オープン検出回路によるオープン状態あるいは接続状態のいずれかの検出に応じて複数回オープン状態が検出されたときに断線状態を検出する。【選択図】 図1A power transistor protection circuit for a motor drive circuit and a motor drive circuit capable of preventing the power transistor from being destroyed when there is a disconnection between the output terminal of the power transistor and the other end of the exciting coil of the motor. Another object is to provide a semiconductor device. The present invention includes a terminal open detection circuit, a disconnection detection circuit, and a drive stop circuit. The first invention of the present invention detects a terminal open detection when a power transistor is operating to output a drive current. The other terminal of each exciting coil whose circuit is not connected to the output terminal or the line to which it is connected (one of them) and the output terminal corresponding to each exciting coil or the line to which this is connected (whichever) It is detected whether the space between is open. Further, as disconnection detection, it is detected that the terminal open detection circuit is not in the open state, and thereafter the open state is detected. In the second aspect of the invention, the terminal open detection circuit detects either an open state or a connection state between one and the other when the power transistor is performing a drive current output operation. As the disconnection detection, the disconnection state is detected when the open state is detected a plurality of times in response to detection of either the open state or the connection state by the terminal open detection circuit. [Selection] Figure 1

Description

この発明は、モータドライブ回路のパワートランジスタ保護回路、モータドライブ回路および半導体装置に関し、詳しくは、ユニポーラ(半波)駆動のステッピングモータドライバにおいて、パワートランジスタの出力端子とモータの励磁コイルとの間が断線状態になっているときにパワートランジスタが破壊されるのを防止することができるようなモータドライブ回路のパワートランジスタ保護回路に関する。   The present invention relates to a power transistor protection circuit of a motor drive circuit, a motor drive circuit, and a semiconductor device. More specifically, in a stepping motor driver of unipolar (half wave) drive, a gap between an output terminal of a power transistor and an excitation coil of a motor is provided. The present invention relates to a power transistor protection circuit for a motor drive circuit that can prevent the power transistor from being destroyed when it is disconnected.

ユニポーラ駆動のステッピングモータドライバ(パルスモータドライバ)は、1相駆動、1相−2相駆動あるいは2相駆動等によりモータの固定子側を順次励磁することで、所定の回転角だけ突起形状の回転子を回転させる。
各固定子を励磁するための駆動電流を流すドライバは、電源ラインに接続され固定子に巻かれたコイル(励磁コイル)に対してこれに直列にパワートランジスタ(出力段トランジスタ)が各相対応にそれぞれ設けられていている。この各相対応に設けられたパワートランジスタが所定のタイミングでON/OFFされることで、固定子が順次励磁されてステッピングモータがドライブされる。
ある相のパワートランジスタがONすると、その相の励磁コイルのインダクタンスとパワートランジスタ等のインピーダンスにより決定される所定の時定数の過渡現象でON期間の間順次駆動電流が増加していく。この増加量を所定値までに制限するために、パワートランジスタをONさせてから所定の期間後にOFFすることで、パワートランジスタに過電流が流れないように制御される。そのため、パワートランジスタは、通常、ON/OFFする“H”(HIGHレベル),“L”(LOWレベル)の論理値パルスで各相がチョッピングによるパルス駆動される。
A unipolar stepping motor driver (pulse motor driver) rotates the projection shape by a predetermined rotation angle by sequentially exciting the stator side of the motor by one-phase driving, one-phase-two-phase driving, or two-phase driving. Rotate the child.
The driver that drives the drive current to excite each stator has a power transistor (output stage transistor) corresponding to each phase in series with the coil (excitation coil) connected to the power line and wound around the stator. Each is provided. The power transistors provided for each phase are turned ON / OFF at a predetermined timing, whereby the stator is sequentially excited and the stepping motor is driven.
When a power transistor of a certain phase is turned on, the drive current is increased sequentially during the ON period due to a transient phenomenon of a predetermined time constant determined by the inductance of the exciting coil of that phase and the impedance of the power transistor or the like. In order to limit the amount of increase to a predetermined value, the power transistor is controlled to turn off after a predetermined period of time so that no overcurrent flows through the power transistor. Therefore, the power transistor is normally pulse-driven by chopping each phase with “H” (HIGH level) and “L” (LOW level) logic value pulses that are turned ON / OFF.

このようなパルス駆動制御の1つとして、ON期間をタイマ回路で設定して制御するチョッパ制御の3相モータドライバとそのIGBTパワートランジスタの保護回路が公知である(特許文献1)。
特開平11−112313号公報
As one of such pulse drive controls, a chopper-controlled three-phase motor driver that controls the ON period with a timer circuit and a protection circuit for the IGBT power transistor are well known (Patent Document 1).
JP 11-112313 A

前記のようなパワートランジスタの保護回路は、過電流保護回路や電流制限回路が一般的である。しかし、モータ駆動のドライバがIC化されている場合には、出力端子にモータの励磁コイルの端子が接続されることから、出力端子とモータとの接続不良が発生し易い。また、モータ等では回転子があるので励磁コイルの断線等も発生する。
しかも、モータ駆動回路等では、ノイズや駆動状態などによってパワートランジスタの出力端子の1つが瞬間的にオープン状態になることがあって、端子のオープン状態を検出することで断線を検出しようとすると誤検出が発生し易く、モータドライブ回路の駆動動作に影響を与えて、実用的なものにはならない。したがって、この種の断線に対する保護回路は見受けられない。
ステッピングモータドライバにおいて、出力端子の1つに接続不良や励磁コイルの断線が発生したときにもモータの駆動は継続される。このとき、オープンとなった端子に接続される励磁コイルに逆起電力が発生しなくなるため、その分、他の励磁コイルに流れる電流が増加してドライバ全体として過負荷状態でモータの駆動が継続される。それによりパワートランジスタが破壊され、しいてはIC自体が破壊されることになる。
この発明の目的は、このような従来技術の問題点を解決するものであり、パワートランジスタの出力端子からモータの励磁コイルの他端までの間に断線があるときにパワートランジスタが破壊されるのを防止することができるモータドライブ回路のパワートランジスタ保護回路、モータドライブ回路あるいは半導体装置を提供することにある。
The power transistor protection circuit as described above is generally an overcurrent protection circuit or a current limiting circuit. However, when the motor-driven driver is an IC, since the motor excitation coil terminal is connected to the output terminal, poor connection between the output terminal and the motor is likely to occur. Further, since a motor or the like has a rotor, disconnection of the exciting coil or the like also occurs.
In addition, in a motor drive circuit or the like, one of the output terminals of the power transistor may be instantaneously opened due to noise, drive state, etc., and it is an error to detect disconnection by detecting the open state of the terminal. Detection is likely to occur and affects the driving operation of the motor drive circuit, making it impractical. Therefore, there is no protection circuit against this type of disconnection.
In the stepping motor driver, the motor continues to be driven even when connection failure or disconnection of the exciting coil occurs at one of the output terminals. At this time, since no back electromotive force is generated in the exciting coil connected to the open terminal, the current flowing through the other exciting coil increases and the driver continues to drive the motor in an overloaded state as a whole. Is done. As a result, the power transistor is destroyed, and the IC itself is destroyed.
The object of the present invention is to solve such problems of the prior art, and the power transistor is destroyed when there is a disconnection between the output terminal of the power transistor and the other end of the excitation coil of the motor. It is an object of the present invention to provide a power transistor protection circuit, a motor drive circuit, or a semiconductor device for a motor drive circuit that can prevent the above.

このような目的を達成するための第1の発明のモータドライブ回路のパワートランジスタ保護回路、モータドライブ回路あるいは半導体装置の構成は、出力端子を介してモータの励磁コイルに駆動電流を出力するパワートランジスタを複数の励磁コイルに対応して複数有するモータドライブ回路におけるパワートランジスタ保護回路において、
端子オープン検出回路と、断線検出回路と、駆動停止回路とを備えるものである。
そして、端子オープン検出回路は、出力端子に接続されていない各励磁コイルの他方の端子とこの他方の端子が接続されているラインとのいずれかの一方と他方の端子を持つ励磁コイルが接続されている出力端子あるいはこの出力端子が接続されているラインとのいずれかの他方との間に設けられかつ複数のパワートランジスタに対応してそれぞれ設けられパワートランジスタが駆動電流の出力動作をしているときにいずれか一方といずれか他方との間がオープン状態にあるか否かを検出するものであり、
断線検出回路は、端子オープン検出回路がいずれか一方といずれか他方との間がオープン状態にないことを検出しかつその後にオープン状態にあることを検出したことにより断線状態のいずれかを検出するものであり、
駆動停止回路は、この断線検出回路により断線状態が検出されたときにモータドライブ回路の駆動動作を停止させるものである。
また、第2の発明は、前記の端子オープン検出回路がパワートランジスタが駆動電流の出力動作をしているときにいずれか一方といずれか他方との間のオープン状態あるいは接続状態を検出するものであり、
前記の断線検出回路が端子オープン検出回路によるオープン状態あるいは接続状態のいずれかの検出に応じて複数回オープン状態が検出されたときに断線状態を検出するものである。
In order to achieve such an object, the power transistor protection circuit, motor drive circuit or semiconductor device configuration of the motor drive circuit according to the first aspect of the present invention is a power transistor that outputs a drive current to an excitation coil of a motor via an output terminal. In a power transistor protection circuit in a motor drive circuit having a plurality corresponding to a plurality of excitation coils,
A terminal open detection circuit, a disconnection detection circuit, and a drive stop circuit are provided.
The terminal open detection circuit is connected to an excitation coil having either one of the other terminal of each excitation coil not connected to the output terminal and a line to which the other terminal is connected and the other terminal. Between the output terminal and the line to which the output terminal is connected and each corresponding to the plurality of power transistors, and the power transistors perform the drive current output operation. Sometimes detect whether one of the other and the other is open,
The disconnection detection circuit detects that the terminal open detection circuit detects that there is no open state between one and the other, and then detects any open state by detecting that it is in the open state. Is,
The drive stop circuit stops the drive operation of the motor drive circuit when a disconnection state is detected by the disconnection detection circuit.
According to a second aspect of the present invention, the terminal open detection circuit detects an open state or a connection state between one of the power transistors and the other when the power transistor is performing a drive current output operation. Yes,
The disconnection detection circuit detects a disconnection state when an open state is detected a plurality of times in response to detection of either an open state or a connection state by the terminal open detection circuit.

このように、第1の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路が出力端子に接続されていない各励磁コイルの他方の端子あるいはこれが接続されているライン(いずれか一方)と、各励磁コイルに対応する出力端子あるいはこれが接続されているライン(いずれか他方)の間がオープン状態であるか否かを検出する。さらに断線検出として、端子オープン検出回路がオープン状態にないことを検出しかつその後にパオープン状態であることを検出する。
このように、第1の発明は、端子間がオープン状態にないことを先に検出しておき、その後に端子間がオープン状態にあることを検出することをパワートランジスタが駆動電流の出力動作ごとに行いオープン状態になっていなかった状態からオープン状態になる変化を検出する。また、第1の発明は、端子間がオープン状態にないこととオープン状態にあることとを検出条件とすることで実質的に後の駆動電流の出力時まで端子間のオープン状態が続くか否かを検出する。
一方、第2の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路がいずれか一方といずれか他方との間のオープン状態あるいは接続状態のいずれかを検出する。そして、断線検出として、端子オープン検出回路によるオープン状態あるいは接続状態のいずれかの検出に応じて複数回オープン状態が検出されたときに断線状態を検出する。
なお、以上の検出では、当然ながら、接続状態にないときにはオープン状態とされ、逆にオープン状態にないときには接続状態とされる。
これら複数の条件で断線状態を判定することで、断線の誤検出がなくなり、モータドライブ回路の駆動動作に影響を与えることなく、確実に断線を検出することができる。そこで、断線時にモータドライブ回路の駆動動作を停止させることができる。
しかも、パワートランジスタが駆動電流の出力動作をしているときに常時オープン状態あるいはオープン状態でないことの検出をし、この検出時には駆動電流がモータのコイルに流れている関係から瞬間的なノイズや駆動状態などの変化に影響され難い。特に、駆動電流の制限電流値に対応する電圧値に近いところでオープン状態にあるか否かを検出するようにすれば、瞬間的なノイズや瞬間的にオープン状態になることに対して影響され難い検出ができる。
その結果、パワートランジスタの出力端子からモータの励磁コイルの他端までの間に断線があるときにそれが即座に検出できるのでパワートランジスタが破壊されるのを防止することができる。
Thus, according to the first aspect of the present invention, when the power transistor performs the output operation of the drive current, the other terminal of each exciting coil whose terminal open detection circuit is not connected to the output terminal or the line to which this terminal is connected. It is detected whether or not between any one of them and the output terminal corresponding to each exciting coil or the line (any other) to which this is connected. Further, as a disconnection detection, it is detected that the terminal open detection circuit is not in the open state, and thereafter the open state is detected.
Thus, according to the first aspect of the present invention, the power transistor detects that the terminals are not in an open state first, and thereafter detects that the terminals are in an open state. To detect a change from an open state to an open state. In the first aspect of the present invention, whether or not the open state between the terminals continues substantially until the subsequent output of the drive current by setting the detection condition that the terminals are not in the open state and in the open state. To detect.
On the other hand, in the second invention, the terminal open detection circuit detects either an open state or a connection state between one and the other when the power transistor is performing the drive current output operation. As the disconnection detection, the disconnection state is detected when the open state is detected a plurality of times in response to the detection of either the open state or the connection state by the terminal open detection circuit.
In the above detection, as a matter of course, the open state is set when the connection state is not established, and the connection state is established when the open state is not established.
By determining the disconnection state under these multiple conditions, disconnection is not erroneously detected, and disconnection can be reliably detected without affecting the drive operation of the motor drive circuit. Thus, the drive operation of the motor drive circuit can be stopped when the wire is disconnected.
Moreover, when the power transistor is operating to output the drive current, it is detected that it is always open or not open. At this time, the drive current is flowing through the motor coil, so instantaneous noise and drive are detected. Not easily affected by changes in state. In particular, if it is detected whether or not it is in an open state near a voltage value corresponding to the limit current value of the drive current, it is difficult to be affected by instantaneous noise and instantaneous open state. Can be detected.
As a result, when there is a disconnection between the output terminal of the power transistor and the other end of the exciting coil of the motor, it can be detected immediately, and thus the power transistor can be prevented from being destroyed.

図1は、この発明のモータドライブ回路のパワートランジスタ保護回路を適用した一実施例のユニポーラ駆動のステッピングモータドライバのブロック図、図2は、パワートランジスタ保護回路の動作のタイミングチャートである。
図1において、10は、励磁コイルが4個のユニポーラ駆動のステッピングモータドライバICである。これには、単相駆動回路1a,1b、1c,1dが設けられ、それぞれの出力端子2a,2b、2c,2dにはステッピングモータ11の励磁コイル11a,11b、11c,11dがそれぞれ接続されている。
これら励磁コイル11a,11b、11c,11dは、電源(電池)12の電源ライン13に接続されてこれから電力供給を受ける。なお、各励磁コイル11a,11b、11c,11dには、それぞれフライホイールダイオードDが並列に接続されている。
また、電源12は、端子2eを介してIC内部の電圧レギュレータ回路(REG)2に電力を供給して、REG2を介して内部電源ライン+VDDに安定化した所定の電圧、例えば、3Vの電力を各種の内部回路に送出する。
単相駆動回路1a,1b、1c,1dは、それぞれ同一の回路で構成されているので、その詳細は単相駆動回路1aのみに示す。以下、単相駆動回路1aについて説明し、単相駆動回路1b、1c,1dは、同様であるのでその説明を割愛する。
FIG. 1 is a block diagram of a unipolar driving stepping motor driver to which the power transistor protection circuit of the motor drive circuit of the present invention is applied, and FIG. 2 is a timing chart of the operation of the power transistor protection circuit.
In FIG. 1, reference numeral 10 denotes a unipolar stepping motor driver IC having four exciting coils. For this, single-phase drive circuits 1a, 1b, 1c and 1d are provided, and excitation coils 11a, 11b, 11c and 11d of the stepping motor 11 are connected to the output terminals 2a, 2b, 2c and 2d, respectively. Yes.
These exciting coils 11a, 11b, 11c, and 11d are connected to a power supply line 13 of a power source (battery) 12 and receive power supply therefrom. A flywheel diode D is connected in parallel to each of the exciting coils 11a, 11b, 11c, and 11d.
The power supply 12 supplies power to the voltage regulator circuit (REG) 2 inside the IC through the terminal 2e, and supplies a predetermined voltage, for example, 3V power, stabilized to the internal power supply line + VDD through the REG2. Send to various internal circuits.
Since the single-phase drive circuits 1a, 1b, 1c, and 1d are configured by the same circuit, the details are shown only in the single-phase drive circuit 1a. Hereinafter, the single-phase drive circuit 1a will be described, and the single-phase drive circuits 1b, 1c, and 1d are the same and will not be described.

単相駆動回路1aについて説明すると、NチャネルMOSFETパワートランジスタ3と、パワートランジスタ保護回路4、電流制限回路5、そして基準電圧発生回路6とからなる。なお、説明の都合上、各単相駆動回路の電流制限回路5は、単相駆動回路1aの点線枠の外に出してある。
パワートランジスタ3は、ドレインが出力端子2aに接続され、出力端子2aに励磁電流を出力する。パワートランジスタ3のソース側は、端子2fを介してIC外部に取り付けられた出力電流検出用の抵抗Rsに接続され、これを介して接地されている。なお、出力端子2aの出力電流は、この出力端子2aに励磁コイル11aからシンクする電流となる。
パワートランジスタ保護回路4は、電池12の電源ライン12aと出力端子2aとのオープン状態を検出する端子オープン検出回路4aと断線検出回路4bとからなる。
端子オープン検出回路4aは、出力端子2aと前記励磁コイル11aの電源ライン13側の端子(他方の端子)との電圧を検出することでこれら端子間がオープン状態にあることを検出するものであって、抵抗分圧回路44と抵抗分圧回路45、そしてコンパレータ46とからなる。抵抗分圧回路44は、出力端子2aとグランドGNDとの間に接続され、た抵抗R1,R2からなる。抵抗分圧回路45は、端子2iを介して電源ライン13に一方が接続され、他方がグランドGNDに接続された抵抗R3,R4からなる。
コンパレータ46の(+)入力は、抵抗分圧回路44の抵抗の接続点に接続され、接続点の分圧電圧Vaを受ける。その(−)入力は、抵抗分圧回路45の抵抗の接続点に接続され、接続点の分圧電圧Vbを受ける。ここで、パワートランジスタ3の出力が発生してそれが所定の駆動電流値になったときには、出力端子2aがこの電流値に応じた電圧値になるので、Va>Vbとなる。このとき、コンパレータ46の出力は“H”から“L”となる。すなわち、コンパレータ46は、“L”のときに出力電流が発生していることを示す“L”有意の出力検出パルスを発生する(図2(d)参照)。この出力検出パルスは、端子オープン検出回路4aが出力端子2aと励磁コイル11aの他方の端子とが接続状態にあることを示すために出力する検出信号である。逆に言えば、この出力検出パルスは、これら端子がオープン状態にないことを示している。したがって、パワートランジスタ3が駆動電流の出力動作をしているときにこの出力検出パルスが発生しないときにはこれら端子がオープン状態になっていることになる。
ここで、図2(d)に示すように、分圧電圧Vbの電圧は、駆動電流の制限電流値に近い電圧値(5%〜20%低いところ)に設定されている。このようにパワートランジスタ3が駆動電流の出力動作をしているときに出力端子端子2aがオープン状態か否かの検出をし、さらにその駆動電流が制限電流値に対応する電圧値に近いときに端子がオープン状態か否かの検出をするようにすれば、駆動電流がモータのコイルに流れ続けている関係から端子オープン状態の検出がノイズや瞬間的にオープン状態に影響され難くなる。
The single-phase driving circuit 1a will be described. The single-phase driving circuit 1a includes an N-channel MOSFET power transistor 3, a power transistor protection circuit 4, a current limiting circuit 5, and a reference voltage generating circuit 6. For convenience of explanation, the current limiting circuit 5 of each single-phase driving circuit is outside the dotted frame of the single-phase driving circuit 1a.
The power transistor 3 has a drain connected to the output terminal 2a and outputs an excitation current to the output terminal 2a. The source side of the power transistor 3 is connected to an output current detection resistor Rs attached outside the IC via a terminal 2f, and is grounded via this. The output current of the output terminal 2a is a current that is sunk from the exciting coil 11a to the output terminal 2a.
The power transistor protection circuit 4 includes a terminal open detection circuit 4a that detects an open state of the power supply line 12a of the battery 12 and the output terminal 2a, and a disconnection detection circuit 4b.
The terminal open detection circuit 4a detects the voltage between the output terminal 2a and the terminal (the other terminal) on the power supply line 13 side of the exciting coil 11a, thereby detecting that the terminals are open. The resistor voltage divider circuit 44, the resistor voltage divider circuit 45, and the comparator 46. The resistance voltage dividing circuit 44 is composed of resistors R1 and R2 connected between the output terminal 2a and the ground GND. The resistance voltage dividing circuit 45 includes resistors R3 and R4, one of which is connected to the power supply line 13 via the terminal 2i and the other of which is connected to the ground GND.
The (+) input of the comparator 46 is connected to the connection point of the resistor of the resistance voltage dividing circuit 44 and receives the divided voltage Va at the connection point. The (−) input is connected to the connection point of the resistor of the resistance voltage dividing circuit 45 and receives the divided voltage Vb at the connection point. Here, when the output of the power transistor 3 is generated and has a predetermined drive current value, the output terminal 2a has a voltage value corresponding to the current value, and therefore Va> Vb. At this time, the output of the comparator 46 changes from “H” to “L”. That is, the comparator 46 generates a significant output detection pulse of “L” indicating that an output current is generated when “L” (see FIG. 2D). This output detection pulse is a detection signal that the terminal open detection circuit 4a outputs to indicate that the output terminal 2a and the other terminal of the exciting coil 11a are connected. In other words, this output detection pulse indicates that these terminals are not open. Accordingly, when the output detection pulse is not generated when the power transistor 3 is outputting the drive current, these terminals are in an open state.
Here, as shown in FIG. 2D, the voltage of the divided voltage Vb is set to a voltage value (5% to 20% lower) close to the limit current value of the drive current. In this way, when the power transistor 3 is outputting the drive current, it is detected whether or not the output terminal 2a is in an open state, and when the drive current is close to the voltage value corresponding to the limit current value. If it is detected whether or not the terminal is in an open state, the detection of the terminal open state is less likely to be affected by noise or instantaneously the open state because the drive current continues to flow through the motor coil.

断線検出回路4bは、コンパレータ4cと8進カウンタ4dとからなり、8進カウンタ4dは、クロック発生回路14から端子2hを介して送出されたクロックCLKを受ける。コンパレータ4cの(+)入力は、単相駆動回路1a,1b、1c,1dに共通に設けられた基準電圧発生回路6から比較基準電圧VRを受け、(−)入力は、端子オープン検出回路4aから検出電圧信号を受ける。コンパレータ4cの出力は、8進カウンタ4dのリセット端子Rに接続されている。なお、基準電圧発生回路6は、レーザトリミング等によりその電圧調整が可能になっている。この電圧調整により、単相駆動回路1a,1b、1c,1dのそれぞれのコンパレータ4cがそれぞれにリセット信号を発生するようにその電圧VRが設定される。
なお、このリセット信号は、コンパレータ46の“H”から“L”となり、次に“H”に変化したときにコンパレータ4cが“H”から“L”に立下がるときの立下がりトリガ信号が利用される。
断線検出回路4bは、端子オープン検出回路4aから検出電圧信号を受けて、一定期間オープン状態が継続していることを8進カウンタ4dでクロックCLKをカウントすることで断線の検出をする。すなわち、断線検出信号は、8進カウンタ4dがカウント終了(8カウントか、それ以上カウントアップすること)することで発生する。これによりパワートランジスタ3が駆動電流の出力動作をしていない期間に断線検出信号を発生する。これにより断線検出信号は、パワートランジスタ3の動作中のノイズに影響されないで済む。
ところで、パワートランジスタ3を駆動するゲート駆動パルスの周期TGは、TG<8×Tであり、Tは、クロックCLKの周期である。ここでは、周期TGは、例えば、8進カウンタ4dの6カウント(6×T)程度の周期に設定されている。
コンパレータ4cは、コンパレータ46が“L”の出力検出パルスを発生したときにのみ、“H”の出力パルス(リセットパルス)を発生して8進カウンタ4dをリセットする。これにより8進カウンタ4dは、“0”からそのカウントをスタートさせる。8×Tより手前で次のゲート駆動パルスが発生するので、これにより、パワートランジスタ3の出力電流が発生する。これが発生する限りは、8進カウンタ4dはリセットされ続ける。その結果、8進カウンタ4dの8カウント終了信号は発生しない。
The disconnection detection circuit 4b includes a comparator 4c and an octal counter 4d. The octal counter 4d receives the clock CLK sent from the clock generation circuit 14 via the terminal 2h. The (+) input of the comparator 4c receives the comparison reference voltage VR from the reference voltage generating circuit 6 provided in common to the single-phase drive circuits 1a, 1b, 1c, and 1d, and the (−) input is the terminal open detection circuit 4a. Receives a detection voltage signal from. The output of the comparator 4c is connected to the reset terminal R of the octal counter 4d. The reference voltage generating circuit 6 can be adjusted in voltage by laser trimming or the like. By this voltage adjustment, the voltage VR is set so that the comparators 4c of the single-phase drive circuits 1a, 1b, 1c, and 1d generate reset signals.
This reset signal is used as a falling trigger signal when the comparator 4c falls from “H” to “L” when the comparator 46 changes from “H” to “L” and then changes to “H”. Is done.
The disconnection detection circuit 4b receives the detection voltage signal from the terminal open detection circuit 4a, and detects the disconnection by counting the clock CLK with the octal counter 4d that the open state continues for a certain period. That is, the disconnection detection signal is generated when the octal counter 4d finishes counting (counts up by 8 or more). As a result, a disconnection detection signal is generated during a period in which the power transistor 3 does not output the drive current. As a result, the disconnection detection signal is not affected by noise during operation of the power transistor 3.
By the way, the period TG of the gate drive pulse for driving the power transistor 3 is TG <8 × T, and T is the period of the clock CLK. Here, the period TG is set to a period of about 6 counts (6 × T) of the octal counter 4d, for example.
The comparator 4 c generates an “H” output pulse (reset pulse) and resets the octal counter 4 d only when the comparator 46 generates an “L” output detection pulse. As a result, the octal counter 4d starts counting from “0”. Since the next gate drive pulse is generated before 8 × T, the output current of the power transistor 3 is thereby generated. As long as this occurs, the octal counter 4d continues to be reset. As a result, the 8-count end signal of the octal counter 4d is not generated.

ここで、電源ライン13側の励磁コイル11aの端子から接続端子2aまでの間で断線が発生したときには、抵抗分圧回路44の分圧電圧がグランドGND電位となるので、コンパレータ46が発生する出力検出パルスは、たとえゲート駆動パルスが発生しても、パワートランジスタ3に出力電流が発生しない場合には“H”のままとなる(図4(e)の後半波形参照)。そのため、コンパレータ4cの出力パルス(リセットパルス)は“L”のままとなり、8進カウンタ4dは、コンパレータ4cの出力パルスによってはリセットされない。その結果、パワートランジスタ3の出力電流が発生していないときには、8進カウンタ4dの8カウント終了信号が発生することになる。この8カウント終了信号が断線検出信号とされる。
41は、駆動停止信号発生回路であって、オアゲート42とラッチ回路43とからなる。そして、単相駆動回路1a,1b、1c,1dの8進カウンタ4dの最終段の8カウント終了信号“H”を断線検出信号としてオアゲート42を介してラッチ回路43が受ける。これによりラッチ回路43は、8カウント終了信号“H”を“1”を受けてこれの励磁コイル11a〜11dについての論理和信号をクロックCLKに応じてラッチする。
断線検出信号(“1”)がラッチされたときには、ラッチ回路43からこの“1”が駆動停止信号SPとして相励磁信号生成回路9に加えられる。これにより相励磁信号生成回路9は、その動作を停止する。なお、ラッチ回路43のリセット端子Rにリセット信号“1”が端子RSを介して入力されると、ラッチ回路43の値は、“0”クリアされる。このラッチ回路43は、初期状態では、このリセット信号により“0”がセットされている。
そこで、電源ライン13側の励磁コイル11aの端子から接続端子2aまでの間で断線が発生したときには、8進カウンタ4dから8カウント終了信号(“H”)が断線検出信号として発生してラッチ回路43に“1”がラッチされ、相励磁信号生成回路9の動作が停止する。これにより、ステッピングモータドライバIC10、特にパワートランジスタ3は破壊されないで済む。
ところで、断線検出信号は、8進カウンタ4dのオーバーフロー信号やキャリー信号を使用してもよい。
Here, when a disconnection occurs between the terminal of the exciting coil 11a on the power supply line 13 side and the connection terminal 2a, the divided voltage of the resistance voltage dividing circuit 44 becomes the ground GND potential, and therefore the output generated by the comparator 46. Even if the gate drive pulse is generated, the detection pulse remains “H” when no output current is generated in the power transistor 3 (see the latter half waveform in FIG. 4E). Therefore, the output pulse (reset pulse) of the comparator 4c remains “L”, and the octal counter 4d is not reset by the output pulse of the comparator 4c. As a result, when the output current of the power transistor 3 is not generated, an 8-count end signal of the octal counter 4d is generated. This 8-count end signal is used as a disconnection detection signal.
Reference numeral 41 denotes a drive stop signal generation circuit which includes an OR gate 42 and a latch circuit 43. Then, the latch circuit 43 receives the 8-count end signal “H” at the final stage of the octal counter 4d of the single-phase drive circuits 1a, 1b, 1c, 1d via the OR gate 42 as a disconnection detection signal. As a result, the latch circuit 43 receives the 8-count end signal “H” as “1”, and latches the logical sum signal for the exciting coils 11a to 11d in accordance with the clock CLK.
When the disconnection detection signal (“1”) is latched, “1” is applied from the latch circuit 43 to the phase excitation signal generation circuit 9 as the drive stop signal SP. As a result, the phase excitation signal generation circuit 9 stops its operation. Note that when the reset signal “1” is input to the reset terminal R of the latch circuit 43 via the terminal RS, the value of the latch circuit 43 is cleared to “0”. In the initial state, the latch circuit 43 is set to “0” by this reset signal.
Therefore, when a disconnection occurs between the terminal of the exciting coil 11a on the power supply line 13 side and the connection terminal 2a, an 8-count end signal ("H") is generated as a disconnection detection signal from the octal counter 4d, and the latch circuit “1” is latched in 43, and the operation of the phase excitation signal generation circuit 9 stops. As a result, the stepping motor driver IC 10, particularly the power transistor 3, does not need to be destroyed.
By the way, the disconnection detection signal may use an overflow signal or carry signal of the octal counter 4d.

電流制限回路5は、コンパレータ5a、そして、基準電圧発生回路5bとからなる。 コンパレータ5aの(+)入力端子は、端子2fと接続され、基準電圧発生回路5bは、IC外部に設けられ、端子2gを介してコンパレータ5aの(−)入力端子に接続され、基準電圧VREFを(−)入力端子に加える。出力電流検出用の抵抗Rsの端子電圧(端子2fの電圧)をVsとすると、パワートランジスタ3の駆動電流(出力電流)が増加して、電圧Vsが基準電圧VREFを越えるような出力電流がパワートランジスタ3に発生したとき、言い換えれば、出力電流が規定値になったときに、コンパレータ5aは検出パルスSを発生する。この検出パルスSは、チョッピングパルス発生回路7に加えられて、“H”のチョッピングパルスPをOFF(“H”から“L”)にするとともにOFFタイマ回路8を駆動する。これによりパワートランジスタ3はOFFになる(その動作については後述)。
チョッピングパルスPの停止時間(“L”の期間)は、OFF時間設定のOFFタイマ回路8によりカウントされて、一定期間後、例えば、15μsec後にチョッピングパルスPが“L”から“H”となる。このチョッピングパルスPは、例えば、30μsec〜50μsec程度の範囲で選択された期間の間“H”となるパルスである。すなわち、チョッピングパルスPは、“H”のパルスが検出パルスSに応じて“L”となり、一定時間後に“H”となることで、チョッピングパルスとして生成される。
その結果、電流制限回路5は、抵抗Rsの端子電圧Vsが電圧VREFを越えたときに駆動電流を停止させてパワートランジスタ3の出力電流を制限する。この点で電流制限回路5は、モータドライブ回路の過電流保護回路を兼ねるものとして設けられている。
The current limiting circuit 5 includes a comparator 5a and a reference voltage generation circuit 5b. The (+) input terminal of the comparator 5a is connected to the terminal 2f, and the reference voltage generation circuit 5b is provided outside the IC, and is connected to the (−) input terminal of the comparator 5a via the terminal 2g, so that the reference voltage VREF is supplied. (-) Add to the input terminal. Assuming that the terminal voltage of the resistor Rs for detecting the output current (the voltage at the terminal 2f) is Vs, the drive current (output current) of the power transistor 3 is increased, and the output current is such that the voltage Vs exceeds the reference voltage VREF. When it occurs in the transistor 3, in other words, when the output current reaches a specified value, the comparator 5a generates the detection pulse S. The detection pulse S is applied to the chopping pulse generation circuit 7 to turn off the chopping pulse P of “H” (from “H” to “L”) and to drive the OFF timer circuit 8. As a result, the power transistor 3 is turned off (the operation will be described later).
The stop time (“L” period) of the chopping pulse P is counted by the OFF timer circuit 8 for setting the OFF time, and the chopping pulse P changes from “L” to “H” after a certain period, for example, 15 μsec. The chopping pulse P is, for example, a pulse that becomes “H” during a period selected in a range of about 30 μsec to 50 μsec. That is, the chopping pulse P is generated as a chopping pulse when the “H” pulse becomes “L” according to the detection pulse S and becomes “H” after a certain time.
As a result, the current limiting circuit 5 stops the driving current and limits the output current of the power transistor 3 when the terminal voltage Vs of the resistor Rs exceeds the voltage VREF. In this respect, the current limiting circuit 5 is provided also as an overcurrent protection circuit for the motor drive circuit.

定常状態で“H”のチョッピングパルスPは、相励磁信号生成回路9に送出されて、例えば、相励磁信号生成回路9においてアンドゲートにより単相駆動回路1aのゲート駆動パルスの“H”とアンド論理が採られて、パワートランジスタ3のゲートに出力される(図2(a),(b)参照)。そこで、パワートランジスタ3には、ゲート駆動パルスの“H”の期間、所定の周波数でこのトランジスタ3を遮断するチョッピングパルス(チョッピングパルスPに対応)が相励磁信号生成回路9から加えられることになる。チョッピングパルスPが“L”のときには、ゲート駆動パルスは“L”となり、パワートランジスタ3がOFFにされて、ステッピングモータ11の励磁コイル11aに対する駆動電流が停止する。
ここで、各励磁コイルにはフライホイールダイオードDが並列に設けられているので、各励磁コイル11a,11b、11c,11dに流れるそれぞれの電流は、チョッピングパルスPが“L”のOFF期間にはフライホイールダイオードDを通して流れる。それは、チョッピングパルスPによるON期間とOFF期間との関係で決定される平均的な電流となる。
The chopping pulse P of “H” in the steady state is sent to the phase excitation signal generation circuit 9, and, for example, the phase excitation signal generation circuit 9 ANDs the “H” of the gate drive pulse of the single-phase drive circuit 1a by AND gate. Logic is adopted and output to the gate of the power transistor 3 (see FIGS. 2A and 2B). Therefore, a chopping pulse (corresponding to the chopping pulse P) for cutting off the transistor 3 at a predetermined frequency is applied to the power transistor 3 from the phase excitation signal generation circuit 9 during the “H” period of the gate drive pulse. . When the chopping pulse P is “L”, the gate drive pulse is “L”, the power transistor 3 is turned off, and the drive current to the excitation coil 11a of the stepping motor 11 is stopped.
Here, since each exciting coil is provided with the flywheel diode D in parallel, each current flowing through each exciting coil 11a, 11b, 11c, 11d is in the OFF period when the chopping pulse P is "L". It flows through the flywheel diode D. That is an average current determined by the relationship between the ON period and the OFF period due to the chopping pulse P.

ここでは、チョッピングパルス発生回路7とOFFタイマ回路8とは、単相駆動回路1a,1b、1c,1dに対応して共通に設けられていて、これら回路により各単相駆動回路1a,1b、1c,1dの励磁コイル駆動に対応してチョッピングパルスPがそれぞれに生成され、相励磁信号生成回路9に送出される。
相励磁信号生成回路9は、各励磁コイルを単相駆動、1相−2相駆動、2相駆動等に応じて、単相駆動回路1a,1b、1c,1dの各パワートランジスタ3のゲート駆動パルスを所定のタイミングで生成する回路であって、“H”、“L”のゲート駆動パルスを発生する。さらに、駆動電流を制限するために各ゲートパルスの“H”の期間がそれぞれにそれぞれのチョッピングパルスPによりチョッピングされる。なお、チョッピングパルスPの周期は、クロックCLKの周期よりも小さい。
Here, the chopping pulse generation circuit 7 and the OFF timer circuit 8 are provided in common to the single-phase drive circuits 1a, 1b, 1c, and 1d, and the single-phase drive circuits 1a, 1b, A chopping pulse P is generated for each of the excitation coil drives 1c and 1d and sent to the phase excitation signal generation circuit 9.
The phase excitation signal generation circuit 9 drives the gates of the power transistors 3 of the single-phase drive circuits 1a, 1b, 1c, and 1d in accordance with single-phase drive, one-phase and two-phase drive, and two-phase drive. This circuit generates a pulse at a predetermined timing, and generates “H” and “L” gate drive pulses. Further, the “H” period of each gate pulse is chopped by the respective chopping pulses P in order to limit the drive current. Note that the cycle of the chopping pulse P is smaller than the cycle of the clock CLK.

図2は、パワートランジスタ保護回路4の動作のタイミングチャートである。
図2(a)は、単相駆動回路1aのゲート駆動パルスであり、これが“H”の期間の間、パワートランジスタ3がチョッピング駆動される。図2(b)は、そのチョッピングパルスPであり、これの“H”の期間の間、ステッピングモータ11の励磁コイル11aに対して駆動電流が流れるので、出力端子2aの出力電圧Voutは、図2(c)のようになる。
ここで、図2(a)のゲート駆動パルスに応じて単相駆動回路1aのパワートランジスタ3が出力電流を発生しているとする。この場合、コンパレータ46は、出力端子2aの電圧に応じてこれを分圧した分圧電圧Vaが分圧電圧Vb(図2(d)参照)を越えたときに“H”から“L”の出力となるので、図2(e)に示すように、図2(c)の出力端子2aの電圧Voutに応じて、その出力パルスは、“H”,“L”、“H”、“L”の出力検出パルスとなる。チョッピングパルスPの周期は、クロックCLKよりも小さいので、コンパレータ46の、この出力検出パルス“L”の出力パルスに応じて、コンパレータ4cは、“H”の出力(リセットパルス)を発生して8進カウンタ4dをリセットする。これにより、ラッチ回路43は、初期値“0”のままとなり、駆動停止信号SPは発生することなく、相励磁信号生成回路9は動作し続ける。
FIG. 2 is a timing chart of the operation of the power transistor protection circuit 4.
FIG. 2A shows a gate drive pulse of the single-phase drive circuit 1a, and the power transistor 3 is chopped and driven during this period of “H”. FIG. 2B shows the chopping pulse P, and during this “H” period, the drive current flows through the exciting coil 11 a of the stepping motor 11, so the output voltage Vout of the output terminal 2 a is 2 (c).
Here, it is assumed that the power transistor 3 of the single-phase drive circuit 1a generates an output current in response to the gate drive pulse of FIG. In this case, the comparator 46 changes from "H" to "L" when the divided voltage Va obtained by dividing the voltage according to the voltage of the output terminal 2a exceeds the divided voltage Vb (see FIG. 2D). Since it becomes an output, as shown in FIG. 2 (e), the output pulse is "H", "L", "H", "L" according to the voltage Vout of the output terminal 2a in FIG. 2 (c). Output detection pulse. Since the cycle of the chopping pulse P is smaller than that of the clock CLK, the comparator 4c generates an output of “H” (reset pulse) in response to the output pulse of the output detection pulse “L” of the comparator 46, and is 8 The decimal counter 4d is reset. As a result, the latch circuit 43 remains at the initial value “0”, and the phase excitation signal generation circuit 9 continues to operate without generating the drive stop signal SP.

このとき発生しているコンパレータ46の“L”の最後の出力検出パルスは、図2(a)のゲート駆動パルスが落ちる手間のチョッピングパルスPに対応して発生している。そして次に発生するコンパレータ46の“L”の出力検出パルスは、次のゲート駆動パルスが発生してその最初のチョッピングパルスPに対応している。このときのコンパレータ46の“L”の出力検出パルスの発生期間は、8進カウンタ4dが8クロック分カウントする期間8×Tより短い。したがって、電源ライン13の側の励磁コイル11aの端子から接続端子2aまでの間に断線がない限りは、相励磁信号生成回路9に対する駆動停止信号SPはラッチ回路43から発生しない。なお、8進カウンタ4dのカウント期間は、前記の最後の出力検出パルスから次の最初の出力検出パルスまで以上長い期間があればよい。
一方、ステッピングモータ11との接続不良などにより電源ライン13側の励磁コイル11aの端子から接続端子2aまでの間に断線があるときには、ゲート駆動パルスに応じて単相駆動回路1aのパワートランジスタ3が駆動されても出力電流を発生しない。そこで、図2(c)に後半に示すように、出力端子2aの電圧Voutが発生しない。そのため分圧電圧VaはVa≒0Vになる。
The last output detection pulse “L” of the comparator 46 generated at this time is generated in correspondence with the chopping pulse P in which the gate drive pulse in FIG. Then, the “L” output detection pulse of the comparator 46 generated next corresponds to the first chopping pulse P generated by the next gate drive pulse. The generation period of the “L” output detection pulse of the comparator 46 at this time is shorter than the period 8 × T in which the octal counter 4d counts for eight clocks. Therefore, the drive stop signal SP for the phase excitation signal generation circuit 9 is not generated from the latch circuit 43 as long as there is no disconnection between the terminal of the excitation coil 11a on the power line 13 side and the connection terminal 2a. The count period of the octal counter 4d may be a period longer than the last output detection pulse to the next first output detection pulse.
On the other hand, when there is a disconnection between the terminal of the exciting coil 11a on the power supply line 13 side and the connection terminal 2a due to poor connection with the stepping motor 11, the power transistor 3 of the single-phase drive circuit 1a is switched according to the gate drive pulse. No output current is generated even when driven. Therefore, as shown in the second half of FIG. 2C, the voltage Vout of the output terminal 2a is not generated. Therefore, the divided voltage Va becomes Va≈0V.

その結果、Va<Vbとなり、コンパレータ46から発生する出力検出パルスが“H”のままとなる。これにより8進カウンタ4dはリセットされることなく、クロックCLKをカウントする。そこで、次の出力電流が発生しなかったときには、コンパレータ46から“L”の出力検出パルスが発生しないので、8進カウンタ4dから8カウント終了信号(“H”)が発生してそれがオアゲート42を介してこれがラッチ回路43に“1”としてラッチされる。これにより、相励磁信号生成回路9の動作が停止するので、ステッピングモータドライバIC10は破壊されないで済む。
この場合、8進カウンタ4dからの8カウント終了信号(断線検出信号)は、次の出力電流発生する期間において、コンパレータ46から“L”の出力検出パルスが複数個分以上発生する期間以上の長さにするのが好ましい。そこで、ここでは、8進カウンタ4dの8カウント終了までの期間は、ここでは、各単相駆動回路1a,1b、1c,1dのそれぞれにおいて、それぞれのゲート駆動パルスの発生周期より長い値に設定している。それによりゲート駆動パルスの1周期分以上に渡って端子オープン状態が連続することを検出できる。
なお、オアゲート42は、単相駆動回路1a,1b、1c,1dの8進カウンタ4dの最終段から得られる8カウント終了信号(断線検出信号)を論理和で受けるので、単相駆動回路1a,1b、1c,1dのいずれかの8進カウンタ4dにおいて8カウント終了信号(断線検出信号)が発生しても相励磁信号生成回路9の動作は停止する。
As a result, Va <Vb, and the output detection pulse generated from the comparator 46 remains “H”. As a result, the octal counter 4d counts the clock CLK without being reset. Therefore, when the next output current does not occur, since the output detection pulse of “L” is not generated from the comparator 46, an 8-count end signal (“H”) is generated from the octal counter 4d, which is the OR gate 42. This is latched as “1” in the latch circuit 43 via the. As a result, the operation of the phase excitation signal generation circuit 9 is stopped, so that the stepping motor driver IC 10 is not destroyed.
In this case, the 8-count end signal (disconnection detection signal) from the octal counter 4d is longer than the period in which a plurality of "L" output detection pulses are generated from the comparator 46 in the next output current generation period. Preferably. Therefore, here, the period until the end of the 8-count of the octal counter 4d is set to a value longer than the generation period of each gate drive pulse in each of the single-phase drive circuits 1a, 1b, 1c, and 1d. is doing. Thereby, it can be detected that the terminal open state continues for one period or more of the gate drive pulse.
The OR gate 42 receives an 8-count end signal (disconnection detection signal) obtained from the final stage of the octal counter 4d of the single-phase drive circuits 1a, 1b, 1c, and 1d as a logical sum, so that the single-phase drive circuit 1a, Even when an 8-count end signal (disconnection detection signal) is generated in the octal counter 4d of any one of 1b, 1c, and 1d, the operation of the phase excitation signal generation circuit 9 is stopped.

前記の実施例では、8進カウンタ4dのリセットから8進カウンタ4dのカウント終了までの期間を8×Tとし、これに対してゲート駆動パルスの周期TGを6×Tとしている。そこで、端子オープン検出回路4aの接続状態を示す検出信号が1回発生しなければ端子オープン検出信号が発生したものとして断線検出回路4bにより断線と判断される。
しかし、この発明では、例えば、8進カウンタ4dを13進カウンタあるいはそれ以上のカウントをするカウンタとすることができる。この場合には、端子オープン検出回路4aの接続状態を示す検出信号が連続して複数回発生しなければ、端子オープン検出信号が連続して複数回発生したものとし、このときに初めて断線検出回路4bが断線と判定する。これにより断線の判定をより確実にすることができる。
言い換えれば、この発明としては、カウンタ4dのリセットからカウント終了までの期間をゲート駆動パルスの周期TGに対してこれの2倍を超えるようにして断線判定をするようにしてもよい。
なお、断線検出回路4bは、端子オープン検出信号が連続的に検出されなくても複数回検出されることをもって断線と判定してもよい。
In the above embodiment, the period from the reset of the octal counter 4d to the end of the count of the octal counter 4d is 8 × T, and the period TG of the gate drive pulse is 6 × T. Therefore, if the detection signal indicating the connection state of the terminal open detection circuit 4a is not generated once, it is determined that the terminal open detection signal has been generated by the disconnection detection circuit 4b.
However, in the present invention, for example, the octal counter 4d can be a 13-digit counter or a counter that counts more. In this case, if the detection signal indicating the connection state of the terminal open detection circuit 4a is not continuously generated a plurality of times, it is assumed that the terminal open detection signal is generated a plurality of times continuously. 4b is determined to be disconnected. Thereby, determination of a disconnection can be made more reliable.
In other words, in the present invention, the disconnection determination may be made so that the period from the reset of the counter 4d to the end of counting exceeds twice the period TG of the gate drive pulse.
Note that the disconnection detection circuit 4b may determine that the disconnection is detected when the terminal open detection signal is detected a plurality of times even if it is not continuously detected.

ところで、実施例では、コンパレータ5aは、単相駆動回路1a,1b、1c,1dにそれぞれ設けられる構成となっているが、コンパレータ5aは、複数の単相駆動回路に共通に設けられていてもよい。この場合、例えば、単相駆動回路1a,1bのそれぞれのコンパレータ5aと、単相駆動回路1c,1dのそれぞれのコンパレータ5aとに対して出力電流値の検出抵抗Rsをそれぞれに共通化してトータルで2個とすることができる。
また、実施例では、コンパレータ5は、2つの(+)入力端子を持つもの1つでしているが、これは、コンパレータ5の内部回路をパラレルに2つのコンパレータで構成としてもよい。また、これは、(+)入力端子と(−)入力端子がそれぞれある2つあるコンパレータを使用してもよい。
さらに、実施例では、断線検出信号をn進カウンタのカウント終了信号としているが、この発明は、カウンタのカウント終了信号による必要はない。この発明における断線検出信号は、端子オープン検出回路の検出信号を受けてこれを受けたときの駆動電流の出力に対してその次に発生する駆動電流の出力までの期間よりも後であればよい。
また、実施例のパワートランジスTrは、MOSFETトランジスタであるが、これは、バイポーラトランジスタであってもよいことはもちろんである。
さらに、実施例では、ユニポーラ駆動のステッピングモータドライバICのモータ駆動回路について説明しているが、パワートランジスタの出力回路をプッシュ・プル動作の駆動回路として、バイポーラ駆動(正位相と逆位相の両波駆動)のステッピングモータドライバICにこの発明を適用してもよいことはもちろんである。
In the embodiment, the comparator 5a is provided in each of the single-phase drive circuits 1a, 1b, 1c, and 1d. However, the comparator 5a may be provided in common to a plurality of single-phase drive circuits. Good. In this case, for example, the output current value detection resistors Rs are shared by the comparators 5a of the single-phase drive circuits 1a and 1b and the comparators 5a of the single-phase drive circuits 1c and 1d. There can be two.
In the embodiment, the comparator 5 is one having two (+) input terminals. However, the internal circuit of the comparator 5 may be configured by two comparators in parallel. Also, this may use two comparators each having a (+) input terminal and a (−) input terminal.
Further, in the embodiment, the disconnection detection signal is the count end signal of the n-ary counter, but the present invention does not need to be based on the count end signal of the counter. In the present invention, the disconnection detection signal may be after the period until the output of the drive current generated next to the output of the drive current when the detection signal of the terminal open detection circuit is received and received. .
In addition, the power transistor Tr of the embodiment is a MOSFET transistor, but it is needless to say that it may be a bipolar transistor.
Further, in the embodiment, the motor driving circuit of the unipolar driving stepping motor driver IC has been described. However, the output circuit of the power transistor is used as a driving circuit for push-pull operation, and bipolar driving (both positive and reverse phase waves) is performed. It goes without saying that the present invention may be applied to a stepping motor driver IC for driving.

以上説明してきたが、実施例では、チョッピングパルス発生回路7とOFFタイマ回路8を介してパワートランジスタ3のOFF制御をしているが、パワートランジスタ3がOFFされる構成であれば、チョッピングパルス発生回路7やOFFタイマ回路8はこの発明にとって必ずしも必要な構成ではない。
さらに、実施例では、ステッピングモータドライバICについて説明しているが、規定の電流値でパワートランジスタをOFFして駆動電流を制限するような電流制限回路を有するドライブ回路であれば、どのような回路であってもこの発明は適用できる。
As described above, in the embodiment, the power transistor 3 is controlled to be turned off via the chopping pulse generation circuit 7 and the OFF timer circuit 8. However, if the power transistor 3 is turned off, the chopping pulse is generated. The circuit 7 and the OFF timer circuit 8 are not necessarily required for the present invention.
Further, in the embodiment, the stepping motor driver IC is described. However, any circuit can be used as long as the drive circuit has a current limiting circuit that limits the driving current by turning off the power transistor with a specified current value. Even so, the present invention can be applied.

図1は、この発明のモータドライブ回路のパワートランジスタ保護回路を適用した一実施例のユニポーラ駆動のステッピングモータドライバのブロック図である。FIG. 1 is a block diagram of a unipolar driving stepping motor driver according to an embodiment to which a power transistor protection circuit of a motor drive circuit of the present invention is applied. 図2は、パワートランジスタ保護回路の動作のタイミングチャートである。FIG. 2 is a timing chart of the operation of the power transistor protection circuit.

符号の説明Explanation of symbols

1a,1b、1c,1d…単相駆動回路、
2a,2b、2c,2d…出力端子、
3…NチャネルMOSFETパワートランジスタ、
4…パワートランジスタ保護回路、4a…端子オープン検出回路、
4b…断線検出回路、4c,46…コンパレータ、
4d…8進カウンタ、5…電流制限回路、
5a…コンパレータ、6…基準電圧発生回路、
7…チョッピングパルス発生回路、8…OFFタイマ回路、
9…相励磁信号生成回路、
10…ステッピングモータドライバIC、
11a,11b、11c,11d…励磁コイル、
12…電源、13…クロック発生回路、14…クロック発生回路、
41…駆動停止信号発生回路、42…オアゲート、
43…ラッチ回路、44,45…抵抗分圧回路、
Rs…抵抗、D…フライホイールダイオード。
1a, 1b, 1c, 1d ... single phase drive circuit,
2a, 2b, 2c, 2d ... output terminals,
3 N-channel MOSFET power transistor,
4 ... Power transistor protection circuit, 4a ... Terminal open detection circuit,
4b ... disconnection detection circuit, 4c, 46 ... comparator,
4d ... octal counter, 5 ... current limiting circuit,
5a ... comparator, 6 ... reference voltage generation circuit,
7 ... Chopping pulse generation circuit, 8 ... OFF timer circuit,
9: Phase excitation signal generation circuit,
10 ... Stepping motor driver IC,
11a, 11b, 11c, 11d ... exciting coils,
12 ... Power supply, 13 ... Clock generation circuit, 14 ... Clock generation circuit,
41: Drive stop signal generation circuit, 42: OR gate,
43 ... latch circuit, 44, 45 ... resistance voltage divider circuit,
Rs: resistance, D: flywheel diode.

Claims (14)

出力端子を介してモータの励磁コイルに駆動電流を出力するパワートランジスタを複数の前記励磁コイルに対応して複数有するモータドライブ回路における前記パワートランジスタ保護回路において、
端子オープン検出回路と、断線検出回路と、駆動停止回路とを備え、
前記端子オープン検出回路は、前記出力端子に接続されていない各前記励磁コイルの他方の端子とこの他方の端子が接続されているラインとのいずれかの一方と前記他方の端子を持つ前記励磁コイルが接続されている前記出力端子あるいはこの出力端子が接続されているラインとのいずれかの他方との間に設けられかつ複数の前記パワートランジスタに対応してそれぞれ設けられ前記パワートランジスタが前記駆動電流の出力動作をしているときに前記いずれか一方と前記いずれか他方との間がオープン状態にあるか否かを検出するものであり、
前記断線検出回路は、前記端子オープン検出回路が前記いずれか一方と前記いずれか他方との間がオープン状態にないことを検出しかつその後にオープン状態にあることを検出したことにより断線状態を検出するものであり、
前記駆動停止回路は、この断線検出回路により断線状態が検出されたときに前記モータドライブ回路の駆動動作を停止させるパワートランジスタ保護回路。
In the power transistor protection circuit in the motor drive circuit having a plurality of power transistors corresponding to the plurality of excitation coils, which output a drive current to the excitation coil of the motor via the output terminal,
A terminal open detection circuit, a disconnection detection circuit, and a drive stop circuit;
The terminal open detection circuit includes the excitation coil having one of the other terminal of each excitation coil not connected to the output terminal and a line to which the other terminal is connected and the other terminal. Are connected to the other of the output terminal to which the output terminal is connected or the line to which the output terminal is connected, and are respectively provided corresponding to the plurality of power transistors. Detecting whether or not there is an open state between any one and the other when the output operation of the flow,
The disconnection detection circuit detects a disconnection state by detecting that the terminal open detection circuit is not in an open state between the one and the other and then detecting that the terminal is in an open state. Is what
The drive stop circuit is a power transistor protection circuit that stops the drive operation of the motor drive circuit when a disconnection state is detected by the disconnection detection circuit.
前記端子オープン検出回路は、前記いずれか一方と前記いずれか他方との間がオープン状態にあることあるいはオープン状態ないことのいずれかの一方の検出信号を発生し、前記断線検出回路は、複数の前記パワートランジスタのそれぞれに対応して複数設けられ、各前記断線検出回路は、自己に対応する前記パワートランジスタに対応して設けられた前記端子オープン検出回路から前記検出信号を受けて前記オープン状態にないことが検出された後にオープン状態にあることが検出されたときに断線状態と判定する請求項1記載のパワートランジスタ保護回路。   The terminal open detection circuit generates a detection signal of either one of the one and the other being in an open state or not in an open state, and the disconnection detection circuit includes a plurality of disconnection detection circuits A plurality of disconnection detection circuits are provided corresponding to each of the power transistors, and each disconnection detection circuit receives the detection signal from the terminal open detection circuit provided corresponding to the power transistor corresponding to itself and enters the open state. The power transistor protection circuit according to claim 1, wherein a disconnection state is determined when it is detected that an open state is detected after the absence is detected. 前記端子オープン検出回路は、前記いずれか一方と前記いずれか他方との間の電圧を検出するものであり、前記検出信号は、前記オープン状態にないものとして前記接続状態を検出するものである請求項2記載のパワートランジスタ保護回路。   The terminal open detection circuit detects a voltage between the one and the other, and the detection signal detects the connection state as not being in the open state. Item 3. A power transistor protection circuit according to Item 2. 前記断線検出信号は、前記パワートランジスタが前記駆動電流の出力動作をしているときにおいて前記検出信号を受けないことをもってその駆動電流の出力動作が終了した後に発生する請求項3記載のパワートランジスタ保護回路。   4. The power transistor protection according to claim 3, wherein the disconnection detection signal is generated after the output operation of the drive current is completed by not receiving the detection signal when the power transistor is outputting the drive current. 5. circuit. 各前記断線検出回路は、周期Tのクロックをnカウント(nは2以上の整数)するカウンタを有し、前記検出信号に応じて前記カウンタがリセットされ、このリセットから前記カウンタがnカウント終了するまでの期間がある前記駆動電流の出力から次に発生する前記駆動電流の出力までの期間よりも長く、前記カウンタのnカウント終了信号が前記断線検出信号とされる請求項4記載のパワートランジスタ保護回路。   Each of the disconnection detection circuits has a counter for counting clocks having a period T by n (n is an integer of 2 or more), the counter is reset according to the detection signal, and the counter ends n counts from this reset. 5. The power transistor protection according to claim 4, wherein an n count end signal of the counter is used as the disconnection detection signal for a period longer than a period from the output of the drive current to a next output of the drive current generated. circuit. 前記断線検出信号は、複数回前記検出信号を受けないことをもって発生する請求項4記載のパワートランジスタ保護回路。   The power transistor protection circuit according to claim 4, wherein the disconnection detection signal is generated when the detection signal is not received a plurality of times. 各前記端子オープン検出回路は、前記いずれか一方と前記いずれか他方との間の電圧を比較する第1のコンパレータを有し、この第1のコンパレータにより前記検出信号を検出パルスとして発生し、各前記断線検出回路は、前記検出パルスを所定の基準電圧と比較する第2のコンパレータを有し、この第2のコンパレータの出力に応じて前記カウンタをリセットする信号を発生する請求項5記載のパワートランジスタ保護回路。   Each of the terminal open detection circuits includes a first comparator that compares a voltage between the one and the other, and the first comparator generates the detection signal as a detection pulse. 6. The power according to claim 5, wherein the disconnection detection circuit includes a second comparator that compares the detection pulse with a predetermined reference voltage, and generates a signal that resets the counter in accordance with an output of the second comparator. Transistor protection circuit. 前記駆動停止回路は、オアゲートとラッチ回路とを有し、各前記断線検出回路から得られる各前記断線検出信号をそれぞれ前記オアゲートで受けて前記ラッチ回路にラッチし、前記ラッチ回路の出力に応じて前記パワートランジスタを駆動する信号を停止させる請求項6記載のパワートランジスタ保護回路。   The drive stop circuit has an OR gate and a latch circuit, receives each disconnection detection signal obtained from each disconnection detection circuit by the OR gate, latches it in the latch circuit, and according to the output of the latch circuit The power transistor protection circuit according to claim 6, wherein a signal for driving the power transistor is stopped. 前記パワートランジスタは、前記出力端子からシンクする駆動電流を出力電流として発生し、前記他方の端子は電源ラインに接続され、前記いずれか一方の電圧は、前記電源ラインの電圧を第1の抵抗分圧回路により分圧した電圧であって、その電圧値は、前記駆動電流が制限されるときの電圧値に近いものであり、前記いずれか他方の電圧は、前記出力端子の電圧を第2の抵抗分圧回路により分圧した電圧である請求項7記載の電流制限回路。   The power transistor generates a drive current that sinks from the output terminal as an output current, the other terminal is connected to a power supply line, and the one of the voltages is obtained by dividing the voltage of the power supply line by a first resistance. A voltage divided by a voltage circuit, the voltage value of which is close to the voltage value when the drive current is limited, and the one of the other voltages is the second voltage of the output terminal. 8. The current limiting circuit according to claim 7, wherein the current limiting circuit is a voltage divided by a resistance voltage dividing circuit. 出力端子を介してモータの励磁コイルに駆動電流を出力するパワートランジスタを複数の前記励磁コイルに対応して複数有するモータドライブ回路における前記パワートランジスタ保護回路において、
端子オープン検出回路と、断線検出回路と、駆動停止回路とを備え、
前記端子オープン検出回路は、前記出力端子に接続されていない各前記励磁コイルの他方の端子とこの他方の端子が接続されているラインとのいずれかの一方と前記他方の端子を持つ前記励磁コイルが接続されている前記出力端子あるいはこの出力端子が接続されているラインとのいずれかの他方との間に設けられかつ複数の前記パワートランジスタに対応してそれぞれ設けられ前記パワートランジスタが前記駆動電流の出力動作をしているときに前記いずれか一方と前記いずれか他方との間のオープン状態あるいは接続状態のいずれかを検出するものであり、
前記断線検出回路は、前記端子オープン検出回路による前記オープン状態あるいは前記接続状態のいずれかの検出に応じて複数回前記オープン状態が検出されたときに断線状態を検出するものであり、
前記駆動停止回路は、この断線検出回路により断線状態が検出されたときに前記モータドライブ回路の駆動動作を停止させるパワートランジスタ保護回路。
In the power transistor protection circuit in the motor drive circuit having a plurality of power transistors corresponding to the plurality of excitation coils, which output a drive current to the excitation coil of the motor via the output terminal,
A terminal open detection circuit, a disconnection detection circuit, and a drive stop circuit;
The terminal open detection circuit includes the excitation coil having one of the other terminal of each excitation coil not connected to the output terminal and a line to which the other terminal is connected and the other terminal. Are connected to the other of the output terminal to which the output terminal is connected or the line to which the output terminal is connected, and are respectively provided corresponding to the plurality of power transistors. Detecting any one of the open state or the connection state between any one of the two and the other when the output operation of the flow,
The disconnection detection circuit detects a disconnection state when the open state is detected a plurality of times in response to detection of either the open state or the connection state by the terminal open detection circuit,
The drive stop circuit is a power transistor protection circuit that stops the drive operation of the motor drive circuit when a disconnection state is detected by the disconnection detection circuit.
前記断線検出回路は、連続して前記複数回オープン状態にあることにより前記断線状態とする請求項10記載のパワートランジスタ保護回路。   The power transistor protection circuit according to claim 10, wherein the disconnection detection circuit is in the disconnection state by continuously being in the open state a plurality of times. 請求項1〜11のいずれかの項記載の前記パワートランジスタ保護回路を有する前記モータドライブ回路がIC化され前記パワートランジスタの前記出力電流によりモータが駆動されるモータドライブ回路。   12. A motor drive circuit in which the motor drive circuit having the power transistor protection circuit according to claim 1 is formed as an IC, and a motor is driven by the output current of the power transistor. 前記モータはステッピングモータである請求項12記載のモータドライブ回路。   The motor drive circuit according to claim 12, wherein the motor is a stepping motor. 請求項12または13項記載のモータドライブ回路をIC化した半導体装置。   14. A semiconductor device in which the motor drive circuit according to claim 12 is integrated into an IC.
JP2005516894A 2004-01-09 2005-01-07 Power transistor protection circuit for motor drive circuit, motor drive circuit, and semiconductor device Pending JPWO2005067134A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004003842 2004-01-09
JP2004003842 2004-01-09
PCT/JP2005/000118 WO2005067134A1 (en) 2004-01-09 2005-01-07 Power transistor protecting circuit of motor drive circuit, motor drive circuit, and semiconductor device

Publications (1)

Publication Number Publication Date
JPWO2005067134A1 true JPWO2005067134A1 (en) 2007-12-20

Family

ID=34747091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005516894A Pending JPWO2005067134A1 (en) 2004-01-09 2005-01-07 Power transistor protection circuit for motor drive circuit, motor drive circuit, and semiconductor device

Country Status (5)

Country Link
JP (1) JPWO2005067134A1 (en)
KR (1) KR20060115913A (en)
CN (1) CN1938935A (en)
TW (1) TW200534564A (en)
WO (1) WO2005067134A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233270B2 (en) * 2014-10-21 2017-11-22 株式会社デンソー Protection circuit
CN106452406B (en) * 2016-04-29 2023-10-13 苏州泰思特电子科技有限公司 High-voltage high-frequency electronic switch based on pulse edge detection
JP7205338B2 (en) * 2019-03-25 2023-01-17 セイコーエプソン株式会社 Electronic clocks, movements and motor control circuits
CN110112707B (en) * 2019-05-17 2022-03-15 上海金脉电子科技有限公司 Motor fault processing device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639144B2 (en) * 1989-12-29 1997-08-06 トヨタ自動車株式会社 Exhaust gas recirculation valve control device
JPH0799796A (en) * 1993-09-27 1995-04-11 Fujitsu Ten Ltd Driving device for stepping motor
JPH10257799A (en) * 1997-03-07 1998-09-25 Toyota Motor Corp Output open-circuiting detection device of multichannel output device
JP3654645B2 (en) * 2002-05-21 2005-06-02 三菱電機株式会社 Abnormality detection device for motor drive system

Also Published As

Publication number Publication date
WO2005067134A1 (en) 2005-07-21
KR20060115913A (en) 2006-11-10
CN1938935A (en) 2007-03-28
TW200534564A (en) 2005-10-16

Similar Documents

Publication Publication Date Title
JP4808635B2 (en) Switching regulator
US7737688B2 (en) Magnetic field detecting apparatus
US8310188B2 (en) Motor drive circuit with short startup time
US8129934B2 (en) Motor driver supplying drive current while adjusting decay rate thereof
JP4698241B2 (en) Motor drive device
US9935565B2 (en) Motor control circuit and method
US7262570B2 (en) Motor controller with enhanced noise immunity unbuffered hall sensors
KR100830028B1 (en) Current limiter circuit and motor drive circuit
JP2004104846A (en) Motor drive control circuit and motor drive
US20070092232A1 (en) Motor drive unit
US9793839B2 (en) Motor control circuit
US9647605B2 (en) Single-phase brushless motor driver and method
WO2005064782A1 (en) Overcurrent protection circuit, motor drive circuit, and semiconductor device
JPWO2005067134A1 (en) Power transistor protection circuit for motor drive circuit, motor drive circuit, and semiconductor device
US20130009582A1 (en) Single-phase brushless motor drive circuit
US8786231B2 (en) Single-phase brushless motor drive circuit
US6946813B2 (en) Step motor control device and electronic timepiece equipped with step motor control device
JP2009254107A (en) Controller of brushless dc motor
US8432115B2 (en) Motor drive circuit
JP2002354893A (en) Rotation controller for stepping motor
WO2021193364A1 (en) Driver device for stepping motor
JP2000088907A (en) Load diagnosing circuit
US8508177B2 (en) Stepping motor drive device
JP2000075063A (en) Analog electronic clock
JP2002344296A (en) Overheat protection circuit and power transistor