JPWO2005020325A1 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JPWO2005020325A1 JPWO2005020325A1 JP2005513330A JP2005513330A JPWO2005020325A1 JP WO2005020325 A1 JPWO2005020325 A1 JP WO2005020325A1 JP 2005513330 A JP2005513330 A JP 2005513330A JP 2005513330 A JP2005513330 A JP 2005513330A JP WO2005020325 A1 JPWO2005020325 A1 JP WO2005020325A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- gate electrode
- convex portion
- transistor
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 497
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 230000005669 field effect Effects 0.000 claims abstract description 35
- 238000009413 insulation Methods 0.000 claims abstract 4
- 239000012535 impurity Substances 0.000 claims description 40
- 239000012212 insulator Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 87
- 230000015572 biosynthetic process Effects 0.000 description 31
- 238000000034 method Methods 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 238000005468 ion implantation Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 238000002955 isolation Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 238000001994 activation Methods 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000004913 activation Effects 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- -1 SiO 2 Chemical class 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007875 ZrAlO Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上面から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有するＭＩＳ型電界効果トランジスタを備えた半導体装置であって、１つのチップ内に、前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを有する半導体装置。A semiconductor convex portion projecting with respect to the substrate plane, a gate electrode extending on opposite side surfaces from the upper surface so as to straddle the semiconductor convex portion, and an insulation interposed between the gate electrode and the semiconductor convex portion A semiconductor device comprising a MIS field effect transistor having a film and source / drain regions, wherein the MIS field effect transistor is formed in one chip on the substrate plane in the semiconductor convex portion under the gate electrode. A semiconductor device having a plurality of types of transistors having different widths W in the direction parallel to and perpendicular to the channel length direction.
Description
本発明は、半導体装置及びその製造方法に関し、より詳しくは、基体平面に対して突出した半導体凸部上にゲート電極を有するＭＩＳ型電界効果トランジスタを備えた半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device including a MIS field effect transistor having a gate electrode on a semiconductor protrusion protruding with respect to a substrate plane and a manufacturing method thereof.
近年、ＭＩＳ型電界効果トランジスタ（以下「ＭＩＳＦＥＴ」という）の一種として、いわゆるＦｉｎ型ＭＩＳＦＥＴが提案されている。このＦｉｎ型ＭＩＳＦＥＴは、直方体状半導体凸部を有し、この直方体状半導体凸部の一方の側面から上面を越えて反対側面まで跨ぐようにゲート電極が設けられている。そして、この直方体状半導体凸部とゲート電極との間にはゲート絶縁膜が介在し、主として直方体状半導体凸部の両側面に沿ってチャネルが形成される。このようなＦｉｎ型ＭＩＳＦＥＴは、チャネル幅を基板平面に対して垂直方向にとれる点から微細化に有利であることに加え、カットオフ特性やキャリア移動度の向上、短チャネル効果やパンチスルーの低減といった種々の特性改善に有利であることが知られている。 In recent years, a so-called Fin-type MISFET has been proposed as a kind of MIS-type field effect transistor (hereinafter referred to as “MISFET”). The Fin-type MISFET has a rectangular parallelepiped semiconductor convex portion, and a gate electrode is provided so as to straddle from one side surface of the rectangular parallelepiped semiconductor convex portion to the opposite side surface beyond the upper surface. A gate insulating film is interposed between the rectangular parallelepiped semiconductor convex portion and the gate electrode, and a channel is formed mainly along both side surfaces of the rectangular parallelepiped semiconductor convex portion. Such a Fin-type MISFET is advantageous for miniaturization because the channel width can be taken in a direction perpendicular to the substrate plane, as well as improved cut-off characteristics and carrier mobility, and reduced short channel effect and punch-through. It is known that it is advantageous for improving various characteristics.
このようなＦｉｎ型ＭＩＳＦＥＴとして、特開昭６４−８６７０号公報には、ソース領域、ドレイン領域およびチャネル領域をもつ半導体凸部分がウェハ基板の平面に対してほぼ垂直な側面を有する直方体状であり、この直方体状半導体凸部分の高さがその幅よりも大きく、かつゲート電極が前記ウェハ基板の平面に垂直方向に延在することを特徴とするＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）が開示されている。 As such a Fin-type MISFET, Japanese Patent Application Laid-Open No. 64-8670 discloses a rectangular parallelepiped shape in which a semiconductor convex portion having a source region, a drain region and a channel region has a side surface substantially perpendicular to the plane of the wafer substrate. A MOS field effect transistor (MOSFET) is disclosed in which the height of the convex portion of the rectangular parallelepiped semiconductor is larger than its width and the gate electrode extends in a direction perpendicular to the plane of the wafer substrate. .
同公報には、前記直方体状半導体凸部分の一部がシリコンウェハ基板の一部である形態と、前記直方体状半導体凸部分の一部がＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板の単結晶シリコン層の一部である形態が例示されている。前者を図１（ａ）に、後者を図１（ｂ）に示す。 In this publication, a part of the rectangular semiconductor convex portion is a part of a silicon wafer substrate, and a part of the rectangular semiconductor convex portion is a single crystal silicon layer of an SOI (Silicon on Insulator) substrate. The form which is a part is illustrated. The former is shown in FIG. 1 (a) and the latter is shown in FIG. 1 (b).
図１（ａ）に示す形態では、シリコンウェハ基板１０１の一部を直方体状部分１０３とし、ゲート電極１０５がこの直方体状部分１０３の頂部を越えて両側に延在している。そして、この直方体状部分１０３において、ゲート電極両側の部分にソース領域およびドレイン領域が形成され、ゲート電極下の絶縁膜１０４下の部分にチャネルが形成される。チャネル幅は直方体状部分１０３の高さｈの２倍に相当し、ゲート長はゲート電極１０５の幅Ｌに対応する。直方体状部分１０３は、シリコンウェハ基板１０１を異方性エッチングして溝を形成し、この溝の内側に残した部分で構成されている。また、ゲート電極１０５は、この溝内に形成した絶縁膜１０２上に、直方体状部分１０３を跨ぐように設けている。 In the form shown in FIG. 1A, a part of the
図１（ｂ）に示す形態では、シリコンウェハ基板１１１、絶縁層１１２及びシリコン単結晶層からなるＳＯＩ基板を用意し、そのシリコン単結晶層をパターニングして直方体状部分１１３とし、そして、この直方体状部分１１３を跨ぐように、露出した絶縁層１１２上にゲート電極１１５を設けている。この直方体状部分１１３において、ゲート電極両側の部分にソース領域およびドレイン領域が形成され、ゲート電極下の絶縁膜１１４下の部分にチャネルが形成される。チャネル幅は直方体状部分１１３の高さａの２倍とその幅ｂとの合計に相当し、ゲート長はゲート電極１１５の幅Ｌに対応する。 In the form shown in FIG. 1B, an SOI substrate including a
一方、特開２００２−１１８２５５号公報には、例えば図２（ａ）〜（ｃ）に示すような、複数の直方体状半導体凸部（凸状半導体層２１３）を有するＦｉｎ型ＭＯＳＦＥＴが開示されている。図２（ｂ）は図２（ａ）のＢ−Ｂ線断面図であり、図２（ｃ）は図２（ａ）のＣ−Ｃ線断面図である。このＦｉｎ型ＭＯＳＦＥＴは、シリコン基板２１０のウェル層２１１の一部で構成される凸状半導体層２１３を複数有し、これらが互いに平行に配列され、これらの凸状半導体層の中央部を跨いでゲート電極２１６が設けられている。このゲート電極２１６は、絶縁膜２１４の上面から各凸状半導体層２１３の側面に沿って形成されている。各凸状半導体層とゲート電極間には絶縁膜２１８が介在し、ゲート電極下の凸状半導体層にチャネル２１５が形成される。また、各凸状半導体層にはソース／ドレイン領域２１７が形成され、ソース／ドレイン領域２１７下の領域２１２には高濃度不純物層（パンチスルーストッパー層）が設けられている。そして、層間絶縁膜２２６を介して上層配線２２９、２３０が設けられ、各コンタクトプラグ２２８により、各上層配線とそれぞれソース／ドレイン領域２０７及びゲート電極２１６とが接続されている。このような構造によれば、凸状半導体層の側面をチャネル幅として用いることができるため、プレーナ型の従来のＭＯＳＦＥＴに比べて平面的な面積を小さくすることができることが記載されている。 On the other hand, Japanese Unexamined Patent Application Publication No. 2002-118255 discloses a Fin-type MOSFET having a plurality of rectangular parallelepiped semiconductor convex portions (convex semiconductor layers 213) as shown in FIGS. 2 (a) to 2 (c), for example. Yes. 2B is a cross-sectional view taken along the line BB in FIG. 2A, and FIG. 2C is a cross-sectional view taken along the line CC in FIG. This Fin-type MOSFET has a plurality of
また、特開２００１−２９８１９４号公報には、例えば図３（ａ）及び（ｂ）に示すような、Ｆｉｎ型ＭＯＳＦＥＴが開示されている。このＦｉｎ型ＭＯＳＦＥＴは、シリコン基板３０１、絶縁層３０２及び半導体層（単結晶シリコン層）３０３からなるＳＯＩ基板を用いて形成され、その絶縁層３０２上にパターニングされた半導体層３０３が設けられている。この半導体層３０３には、複数の開口部３１０が一列に当該半導体層３０３を横断するように設けられている。これらの開口部３１０は、半導体層３０３のパターニングの際に、絶縁層３０２が露出するように形成されている。ゲート電極３０５は、これらの開口部３１０の配列方向に沿って、開口部３１０間の各半導体層（伝導経路）３３２を跨ぐように設けられている。このゲート電極３０５と伝導経路３３２との間には絶縁膜が介在し、ゲート電極下の伝導経路にチャネルが形成される。伝導経路３３２の上面の絶縁膜が、側面の絶縁膜と同程度に薄いゲート絶縁膜である場合は、ゲート電極下の半導体層３３２の両側面および上面にチャネルが形成される。半導体層３０３において、開口部３１０の列の両側がソース／ドレイン領域３０４を構成する。 Japanese Unexamined Patent Publication No. 2001-298194 discloses a Fin-type MOSFET as shown in FIGS. 3A and 3B, for example. The Fin-type MOSFET is formed using an SOI substrate including a
上記の構造によれば次のような効果が得られることが記載されている。開口部３１０を除けば、従来のプレーナ型ＭＯＳＦＥＴと同様な配置パターンを持つため、従来の製造プロセスを適用できるという利点がある。また、この構造によれば、チャネル幅の異なるトランジスタが混在する場合でも、配列する伝導経路３３２（開口部３１０間の半導体層）の数を変えればよく、素子の凹凸の程度を抑えることができ、素子特性の均一性を確保することができる。さらに、伝導経路３３２の幅をソース／ドレイン領域と接続する部分で大きくすることにより寄生抵抗を抑えることができる。 According to the above structure, it is described that the following effects can be obtained. Except for the
上述のＦｉｎ型ＭＩＳＦＥＴが設けられた半導体装置においても、動作特性をより一層向上させるためには、１つのチップ内において、ＭＩＳＦＥＴの動作目的に応じてしきい値電圧や耐電圧等の素子特性を最適化することが求められる。 Also in the semiconductor device provided with the above-described Fin-type MISFET, in order to further improve the operation characteristics, in one chip, element characteristics such as a threshold voltage and a withstand voltage are set according to the operation purpose of the MISFET. It needs to be optimized.
例えば、ロジック回路部分のＭＩＳＦＥＴのしきい値電圧は入出力回路部分に比べて低いことが望ましく、入出力部分のＭＩＳＦＥＴの耐電圧はロジック回路部分に比べて高いことが望ましい。このように、１つのチップ内にしきい値電圧が異なる複数種のＭＩＳＦＥＴを設ける場合、しきい値電圧の異なるＭＩＳＦＥＴの形成領域毎にイオン注入条件を変えて、チャネル形成領域の不純物濃度を所定のしきい値電圧に応じた濃度に設定する必要がある。このイオン注入に際しては、当該イオン注入により得られるしきい値電圧とは異なるしきい値電圧をもつＭＩＳＦＥＴを形成しようとする領域を、フォトレジストでマスクするフォトレジスト工程が必須となる。そのため、しきい値電圧の設定数に応じてこのフォトレジスト工程を繰り返し行う必要が生じ、その結果、プロセスが煩雑になり、製造コストが上昇する。 For example, the threshold voltage of the MISFET in the logic circuit part is preferably lower than that of the input / output circuit part, and the withstand voltage of the MISFET in the input / output part is preferably higher than that of the logic circuit part. As described above, when a plurality of types of MISFETs having different threshold voltages are provided in one chip, the ion implantation conditions are changed for each formation region of MISFETs having different threshold voltages, and the impurity concentration in the channel formation region is set to a predetermined value. It is necessary to set the density according to the threshold voltage. In this ion implantation, a photoresist process for masking a region where a MISFET having a threshold voltage different from the threshold voltage obtained by the ion implantation is to be formed with a photoresist is essential. Therefore, it is necessary to repeat this photoresist process according to the set number of threshold voltages. As a result, the process becomes complicated and the manufacturing cost increases.
また、Ｆｉｎ型ＭＩＳＦＥＴを備えた半導体装置では、その微細化に伴い、放熱性や静電破壊耐性の向上も求められている。 In addition, in a semiconductor device provided with a Fin-type MISFET, improvement in heat dissipation and electrostatic breakdown resistance is also required along with miniaturization.
本発明の目的は、Ｆｉｎ型ＭＩＳＦＥＴを備えた半導体装置であって、１つのチップ内に素子特性の異なる複数種のＭＩＳＦＥＴを有し、動作特性が改善された半導体装置およびその製造方法を提供することにある。 An object of the present invention is to provide a semiconductor device including a Fin-type MISFET, which has a plurality of types of MISFETs having different element characteristics in one chip, and has improved operational characteristics, and a method for manufacturing the same. There is.
本発明は、基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上面から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有するＭＩＳ型電界効果トランジスタを備えた半導体装置であって、
１つのチップ内に、前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを有する半導体装置に関する。The present invention relates to a semiconductor convex portion protruding with respect to a substrate plane, a gate electrode extending on opposite side surfaces from the upper surface so as to straddle the semiconductor convex portion, and a gap between the gate electrode and the semiconductor convex portion. A semiconductor device including an MIS field effect transistor having an insulating film interposed between and a source / drain region,
The present invention relates to a semiconductor device having a plurality of types of transistors having different widths W in the direction parallel to the substrate plane and perpendicular to the channel length direction of the semiconductor protrusion under the gate electrode as the MIS field effect transistor in one chip. .
また本発明は、前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の半導体凸部の少なくとも両側面にチャネルが形成されるＦｉｎ型トランジスタを有する上記の半導体装置に関する。 The present invention also relates to the above semiconductor device having, as the MIS type field effect transistor, a Fin type transistor in which a channel is formed on at least both side surfaces of the semiconductor convex portion under the gate electrode.
また本発明は、前記Ｆｉｎ型トランジスタとして、ゲート電極下の半導体凸部の幅Ｗが、動作時に当該半導体凸部の両側面からそれぞれ形成される空乏層により完全に空乏化される幅であるトランジスタを有する上記の半導体装置に関する。 In the present invention, as the Fin-type transistor, the width W of the semiconductor convex portion under the gate electrode is a width that is completely depleted by a depletion layer formed from both side surfaces of the semiconductor convex portion during operation. The present invention relates to the above semiconductor device.
また本発明は、前記Ｆｉｎ型トランジスタとして、ゲート電極下の半導体凸部の幅Ｗが当該半導体凸部の高さの２倍以下であるトランジスタを有する上記の半導体装置に関する。 The present invention also relates to the above-described semiconductor device, wherein the Fin-type transistor includes a transistor having a width W of a semiconductor protrusion under a gate electrode that is not more than twice the height of the semiconductor protrusion.
また本発明は、前記Ｆｉｎ型トランジスタとして、ゲート電極下の半導体凸部の幅Ｗがゲート長以下であるトランジスタを有する上記の半導体装置に関する。 The present invention also relates to the above semiconductor device, wherein the Fin-type transistor has a transistor in which a width W of a semiconductor protrusion under a gate electrode is equal to or less than a gate length.
また本発明は、前記Ｆｉｎ型トランジスタとして、ゲート電極下の半導体凸部の幅Ｗが互いに異なる複数種のトランジスタを１つのチップ内に有し、これらのしきい値電圧がゲート電極下の半導体凸部の幅Ｗが広いものほど高い、上記の半導体装置に関する。 In the present invention, as the Fin-type transistor, a plurality of types of transistors having different widths W of semiconductor protrusions below the gate electrode are provided in one chip, and these threshold voltages are applied to the semiconductor protrusions below the gate electrode. The present invention relates to the above-described semiconductor device, in which the wider the width W of the portion, the higher.
また本発明は、前記の複数種のＦｉｎ型トランジスタが、ゲート電極下の半導体凸部における不純物濃度が互いに等しい、上記の半導体装置に関する。 The present invention also relates to the above-described semiconductor device, wherein the plurality of types of Fin-type transistors have the same impurity concentration in the semiconductor protrusion under the gate electrode.
また本発明は、前記Ｆｉｎ型トランジスタとして、１つの当該トランジスタ内に、複数の半導体凸部と、これらの半導体凸部に跨って設けられ、各半導体凸部の上面から相対する両側面上に延在するゲート電極と、このゲート電極と各半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有し、前記の各半導体凸部の少なくとも両側面にチャネルが形成されるトランジスタを有する上記の半導体装置に関する。 Further, according to the present invention, as the Fin-type transistor, a plurality of semiconductor convex portions and a semiconductor convex portion are provided in one transistor, and extend from the upper surface of each semiconductor convex portion to opposite side surfaces. A transistor having an existing gate electrode, an insulating film interposed between the gate electrode and each semiconductor protrusion, and a source / drain region, and a channel formed on at least both side surfaces of each semiconductor protrusion. The present invention relates to the above semiconductor device.
また本発明は、所定のしきい値電圧を持つ前記Ｆｉｎ型トランジスタを有する第１の回路部と、第１の回路部の前記Ｆｉｎ型トランジスタより低いしきい値電圧を持つ前記Ｆｉｎ型トランジスタを有する第２の回路部とを備え、第１の回路部に設けられた前記Ｆｉｎ型トランジスタのゲート電極下の半導体凸部の幅Ｗは、第２の回路部に設けられた前記Ｆｉｎ型トランジスタのゲート電極下の半導体凸部の幅Ｗより広い、上記の半導体装置に関する。 The present invention also includes a first circuit unit having the Fin type transistor having a predetermined threshold voltage, and the Fin type transistor having a threshold voltage lower than the Fin type transistor of the first circuit unit. And the width W of the semiconductor protrusion below the gate electrode of the Fin-type transistor provided in the first circuit portion is the gate of the Fin-type transistor provided in the second circuit portion. The present invention relates to the above semiconductor device, which is wider than the width W of the semiconductor protrusion under the electrode.
また本発明は、前記Ｆｉｎ型トランジスタを入出力回路部とメモリ回路部またはロジック回路部とに有し、入出力回路部に設けられた前記Ｆｉｎ型トランジスタのゲート電極下の半導体凸部の幅Ｗが、メモリ回路部またはロジック回路部に設けられた前記Ｆｉｎ型トランジスタのゲート電極下の半導体凸部の幅Ｗより広い、上記の半導体装置に関する。 In the present invention, the Fin type transistor is provided in the input / output circuit portion and the memory circuit portion or the logic circuit portion, and the width W of the semiconductor convex portion below the gate electrode of the Fin type transistor provided in the input / output circuit portion. The present invention relates to the above semiconductor device, which is wider than the width W of the semiconductor protrusion below the gate electrode of the Fin-type transistor provided in the memory circuit portion or the logic circuit portion.
また本発明は、前記Ｆｉｎ型トランジスタをメモリ回路部とロジック回路部とに有し、メモリ回路部に設けられた前記Ｆｉｎ型トランジスタのゲート電極下の半導体凸部の幅Ｗが、ロジック回路部に設けられた前記Ｆｉｎ型トランジスタのゲート電極下の半導体凸部の幅Ｗより広い、上記の半導体装置に関する。 In the present invention, the Fin-type transistor is provided in the memory circuit portion and the logic circuit portion, and the width W of the semiconductor convex portion under the gate electrode of the Fin-type transistor provided in the memory circuit portion is The present invention relates to the above semiconductor device, which is wider than the width W of the semiconductor convex portion under the gate electrode of the provided Fin-type transistor.
また本発明は、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタが前記Ｆｉｎ型トランジスタで構成されるＣＭＯＳを有し、そのｐＭＯＳトランジスタのゲート電極下の半導体凸部の幅ＷとｎＭＯＳトランジスタのゲート電極下の半導体凸部の幅Ｗが互いに異なる、上記の半導体装置に関する。 The present invention also includes a CMOS in which a pMOS transistor and an nMOS transistor are formed of the Fin-type transistors, and the width W of the semiconductor protrusion under the gate electrode of the pMOS transistor and the width of the semiconductor protrusion under the gate electrode of the nMOS transistor. The present invention relates to the above semiconductor devices having different widths W.
また本発明は、前記ＭＩＳ型電界効果トランジスタとして、さらに、ゲート電極下の半導体凸部の上面に主たるチャネルを形成するプレーナ型トランジスタを有する上記の半導体装置に関する。 The present invention also relates to the above semiconductor device having, as the MIS field effect transistor, a planar transistor that forms a main channel on the upper surface of the semiconductor protrusion under the gate electrode.
また本発明は、前記Ｆｉｎ型トランジスタをメモリ回路部またはロジック回路部に有し、前記プレーナ型トランジスタを入出力回路部に有する上記の半導体装置に関する。 The present invention also relates to the above semiconductor device having the Fin type transistor in a memory circuit portion or a logic circuit portion and having the planar type transistor in an input / output circuit portion.
また本発明は、前記ＭＩＳ型電界効果トランジスタの前記半導体凸部が、絶縁体上の半導体層で形成されている上記の半導体装置に関する。 The present invention also relates to the above semiconductor device, wherein the semiconductor convex portion of the MIS field effect transistor is formed of a semiconductor layer on an insulator.
また本発明は、前記ＭＩＳ型電界効果トランジスタの前記半導体凸部が半導体基板の一部で形成されている上記の半導体装置に関する。 The present invention also relates to the above semiconductor device, wherein the semiconductor convex portion of the MIS field effect transistor is formed by a part of a semiconductor substrate.
また本発明は、前記ＭＩＳ型電界効果トランジスタとして、１つのチップ内に、半導体凸部が絶縁体上の半導体層で形成されている第１トランジスタと、半導体凸部が半導体基板の一部で形成されている第２トランジスタとを有する上記の半導体装置に関する。この半導体装置において、第２トランジスタの半導体凸部の幅Ｗが、第１トランジスタの幅Ｗより大きいことが好ましい。また、第１トランジスタとして、ゲート電極下の半導体凸部の少なくとも両側面にチャネルが形成されるＦｉｎ型トランジスタを有し、第２トランジスタとして、ゲート電極下の半導体凸部の上面に主たるチャネルを形成するプレーナ型トランジスタを有することができる。 According to the present invention, as the MIS field effect transistor, a first transistor in which a semiconductor convex portion is formed of a semiconductor layer on an insulator and a semiconductor convex portion are formed in part of a semiconductor substrate in one chip. The present invention relates to the semiconductor device having the second transistor. In this semiconductor device, the width W of the semiconductor protrusion of the second transistor is preferably larger than the width W of the first transistor. The first transistor has a Fin-type transistor in which a channel is formed on at least both side surfaces of the semiconductor convex portion under the gate electrode, and the main channel is formed on the upper surface of the semiconductor convex portion under the gate electrode as the second transistor. A planar transistor.
また本発明は、基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上面から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有し、前記半導体凸部の少なくとも両側面にチャネルが形成されるＦｉｎ型のＭＩＳ型電界効果トランジスタ、及び基板平面に平行な面内方向に主たるチャネルが形成されるプレーナ型のＭＩＳ型電界効果トランジスタを１つのチップ内に備えた半導体装置に関する。 Further, the present invention provides a semiconductor convex portion that protrudes with respect to the substrate plane, a gate electrode that extends from the upper surface so as to straddle the semiconductor convex portion, and the gate electrode and the semiconductor convex portion. A Fin-type MIS field-effect transistor having an insulating film interposed therebetween and source / drain regions and having a channel formed on at least both side surfaces of the semiconductor protrusion, and in an in-plane direction parallel to the substrate plane The present invention relates to a semiconductor device including a planar MIS field effect transistor in which a main channel is formed in one chip.
また本発明は、前記Ｆｉｎ型のＭＩＳ型電界効果トランジスタにおいて、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが、動作時に当該半導体凸部の両側面からそれぞれ形成される空乏層により完全に空乏化される幅である上記の半導体装置に関する。 In the Fin-type MIS field effect transistor, the width W in the direction parallel to the substrate plane and perpendicular to the channel length direction of the semiconductor convex portion under the gate electrode may be set on both sides of the semiconductor convex portion during operation. The present invention relates to the above semiconductor device having a width that is completely depleted by a depletion layer formed from each surface.
また本発明は、前記Ｆｉｎ型のＭＩＳ型電界効果トランジスタをメモリ回路部またはロジック回路部に有し、前記プレーナ型のＭＩＳ型電界効果トランジスタを入出力回路部に有する上記の半導体装置に関する。 The present invention also relates to the above semiconductor device having the Fin type MIS field effect transistor in a memory circuit portion or a logic circuit portion and having the planar type MIS field effect transistor in an input / output circuit portion.
また本発明は、基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上面から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有し、前記半導体凸部の少なくとも両側面にチャネルが形成されるＭＩＳ型電界効果トランジスタを備えた半導体装置を製造する方法であって、
前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを形成する工程を有する半導体装置の製造方法に関する。Further, the present invention provides a semiconductor convex portion that protrudes with respect to the substrate plane, a gate electrode that extends from the upper surface so as to straddle the semiconductor convex portion, and the gate electrode and the semiconductor convex portion. A method of manufacturing a semiconductor device including a MIS field effect transistor having an insulating film interposed therebetween and source / drain regions and having a channel formed on at least both side surfaces of the semiconductor convex portion,
A method of manufacturing a semiconductor device, comprising: forming, as the MIS field effect transistor, a plurality of types of transistors having different widths W in a direction parallel to a substrate plane and perpendicular to a channel length direction in the semiconductor protrusion below the gate electrode About.
また本発明は、前記ＭＩＳ型電界効果トランジスタとして、しきい値電圧が互いに異なる複数種のトランジスタを形成し、当該トランジスタは半導体凸部の幅Ｗが広いものほどしきい値電圧が高いことを特徴とする上記の半導体装置の製造方法に関する。 In the present invention, as the MIS field effect transistor, a plurality of types of transistors having different threshold voltages are formed, and the threshold voltage of the transistor increases as the width W of the semiconductor protrusion increases. The present invention relates to a method for manufacturing the semiconductor device.
また本発明は、前記の複数種のトランジスタの形成工程において、幅Ｗが互いに異なる複数種の半導体凸部は同一の加工工程にて同時に形成されることを特徴とする上記の半導体装置の製造方法に関する。 According to the present invention, in the step of forming the plurality of types of transistors, the plurality of types of semiconductor protrusions having different widths W are simultaneously formed in the same processing step. About.
また本発明は、前記の複数種のトランジスタが、ゲート電極下の半導体部における不純物濃度が互いに等しい、上記の半導体装置の製造方法に関する。 The present invention also relates to the above-described method for manufacturing a semiconductor device, wherein the plurality of types of transistors have the same impurity concentration in the semiconductor portion under the gate electrode.
また本発明は、１つのチップ内に前記の複数種のトランジスタを形成する、上記の半導体装置の製造方法に関する。 The present invention also relates to a method for manufacturing the semiconductor device, wherein the plurality of types of transistors are formed in one chip.
本発明によれば、微細化に有利で且つ素子特性に優れる、いわゆるＦｉｎ型ＭＩＳＦＥＴを有するとともに、１つのチップ内に素子特性の異なる複数種のＭＩＳＦＥＴを有するため、動作特性が改善された半導体装置を提供することができる。また、１つのチップ内にしきい値電圧の異なる複数種のＭＩＳＦＥＴを容易に形成可能な構造を有する半導体装置およびその製造方法を提供することができる。 According to the present invention, a semiconductor device having a so-called Fin-type MISFET which is advantageous for miniaturization and excellent in element characteristics, and has a plurality of types of MISFETs having different element characteristics in one chip, and thus has improved operation characteristics. Can be provided. Further, it is possible to provide a semiconductor device having a structure in which a plurality of types of MISFETs having different threshold voltages can be easily formed in one chip and a method for manufacturing the same.
本発明は、例えば図４に示すように、半導体凸部４０３と、この半導体凸部４０３を跨ぐようにその上面から相対する両側面上に延在するゲート電極４０４と、このゲート電極４０４と前記半導体凸部４０３の間に介在する絶縁膜４０５と、ソース／ドレイン領域４０６とを有する半導体装置に係るものである。 For example, as shown in FIG. 4, the present invention includes a semiconductor
本発明における半導体凸部は、基体平面（ここでは絶縁体平面）に対して突出した構造を有するものであり、例えば図４に示すように半導体基板４０１上のベース絶縁膜４０２上に設けられた半導体層で構成することができる。このベース絶縁膜自体を支持基板とすることもできる。なお、本発明において、この「基体平面」とは基板に平行な任意の面を意味する。 The semiconductor convex portion in the present invention has a structure protruding with respect to the substrate plane (here, the insulator plane), and is provided on the
また半導体凸部は、後述するように、ベース絶縁膜下の半導体基板の一部で形成することができる。この構造は、素子の駆動により半導体凸部で発生した熱や電荷を半導体基板へ逃がすことができるため、放熱性や基板浮遊効果抑制の点で有利である。また、半導体凸部が、ベース絶縁膜４０２上に設けられた半導体層で形成されるものと、ベース絶縁膜下の半導体基板の一部で形成されるものと、が同一半導体基板上に混在していても構わない。半導体凸部の形状は、略直方体とすることが好ましく、加工精度や所望の素子特性が得られる範囲内で直方体から変形した形状であってもよい。 Further, as will be described later, the semiconductor convex portion can be formed by a part of the semiconductor substrate under the base insulating film. This structure is advantageous in terms of heat dissipation and suppression of the floating effect of the substrate because the heat and charge generated in the semiconductor convex portion by driving the element can be released to the semiconductor substrate. Further, a semiconductor convex portion formed of a semiconductor layer provided on the
本発明における上記ＭＩＳＦＥＴにおいては、その半導体凸部を跨ぐようにその上面から相対する両側面上にゲート電極が延在し、このゲート電極と半導体凸部の間には絶縁膜が介在する。半導体凸部のゲート電極下の部分には、通常、所定のしきい値電圧に応じて比較的低濃度に不純物が導入され、あるいは導入されないで、ゲート電極への電圧印加によりチャネルが形成される。半導体凸部の各側面（基板平面に垂直な面）とゲート電極との間に介在する絶縁膜をゲート絶縁膜とすることで、半導体凸部の両側面にチャネルを形成することができる。半導体凸部の上面とゲート電極との間に介在する絶縁膜を側面の絶縁膜と同程度に薄いゲート絶縁膜とすることで、半導体凸部の上面にもチャネルを形成することができる。半導体凸部の上面に厚い絶縁膜（キャップ絶縁膜）を設けることで、半導体凸部の上面にチャネルを形成させない構成にすることもできる。半導体凸部の上面のキャップ絶縁膜は、側面の絶縁膜と異なる材料から形成されていてもよいし、側面の絶縁膜と別途に形成されたものであってもよい。 In the MISFET according to the present invention, a gate electrode extends on opposite side surfaces from the upper surface so as to straddle the semiconductor convex portion, and an insulating film is interposed between the gate electrode and the semiconductor convex portion. A channel is formed in the portion under the gate electrode of the semiconductor convex portion by applying a voltage to the gate electrode with or without introduction of impurities at a relatively low concentration in accordance with a predetermined threshold voltage. . By using an insulating film interposed between each side surface (surface perpendicular to the substrate plane) of the semiconductor convex portion and the gate electrode as a gate insulating film, a channel can be formed on both side surfaces of the semiconductor convex portion. By forming the insulating film interposed between the upper surface of the semiconductor convex portion and the gate electrode as a gate insulating film as thin as the side insulating film, a channel can also be formed on the upper surface of the semiconductor convex portion. By providing a thick insulating film (cap insulating film) on the upper surface of the semiconductor convex portion, it is possible to adopt a configuration in which a channel is not formed on the upper surface of the semiconductor convex portion. The cap insulating film on the upper surface of the semiconductor protrusion may be formed of a material different from that of the side insulating film, or may be formed separately from the side insulating film.
本発明における上記ＭＩＳＦＥＴのソース／ドレイン領域は、図４に示すように、半導体凸部４０３のゲート電極両側部分に高濃度の不純物を導入してソース／ドレイン領域４０６とすることができる。あるいは、半導体凸部のゲート電極両側部分を不純物導入により伝導経路とし、この半導体凸部の両端にそれぞれ接続する半導体層を設けてこれらをソース／ドレイン領域としてもよい。また、ソース／ドレイン領域を完全に金属化したショットキー・ソース／ドレイン構造としてもよい。 As shown in FIG. 4, the source / drain regions of the MISFET in the present invention can be formed into the source /
また、本発明における上記ＭＩＳＦＥＴは、１つのトランジスタ内に複数の半導体凸部を例えば一列に平行配列して有し、これらの半導体凸部に跨ってゲート電極が設けられた、いわゆるマルチ構造をとってもよい。それぞれの半導体凸部に係る構造は、前述と同様な構造にすることできる。素子特性の均一性や加工の容易さ等の観点から、１つのトランジスタ内の複数の半導体凸部のゲート電極下部分の幅Ｗ（基板平面に平行かつチャネル長方向に垂直な方向の幅）は互いに等しいことが好ましい。 Further, the MISFET of the present invention has a so-called multi-structure in which a plurality of semiconductor convex portions are arranged in parallel in one transistor, for example, and a gate electrode is provided across these semiconductor convex portions. Good. The structure concerning each semiconductor convex part can be made into the structure similar to the above-mentioned. From the viewpoint of uniformity of device characteristics, ease of processing, etc., the width W (width in the direction parallel to the substrate plane and perpendicular to the channel length direction) of the plurality of semiconductor convex portions in one transistor is below the gate electrode. Preferably they are equal to each other.
このようなマルチ構造において、図４に示すように各半導体凸部のゲート電極両側部分をソース／ドレイン領域とする場合は、例えば図２に示すように、各半導体凸部のゲート電極両側部にそれぞれコンタクトをとり、ゲート電極両側のそれぞれの側の各半導体凸部に共通の上層配線で導通することができる。一方、各半導体凸部のゲート電極両側部分をソース／ドレイン領域へ接続するための伝導経路とする場合は、例えば図３に示すように、半導体凸部のゲート電極両側部にそれぞれ、各半導体凸部に共通する半導体層を当該半導体凸部と一体に又は別体として設け、この一対の半導体層をソース／ドレイン領域とし、これらにコンタクトをとって導通することができる。これらのマルチ構造は、基板平面に垂直方向の側面をチャネル幅として用いる半導体凸部を複数有するため、チャネル幅あたりの必要な平面的面積を小さくすることができ、素子の微細化に有利である。また、このマルチ構造は、チャネル幅の異なる複数種のトランジスタを１チップ内に形成する場合でも、半導体凸部の数を変えることによりチャネル幅を制御することができ、これにより、素子の凹凸の程度を抑えて素子特性の均一性を確保することができる。 In such a multi-structure, when both sides of the gate electrode of each semiconductor protrusion are used as source / drain regions as shown in FIG. 4, for example, on both sides of the gate electrode of each semiconductor protrusion as shown in FIG. Each of the contacts can be contacted to be electrically connected to the respective semiconductor protrusions on both sides of the gate electrode by a common upper layer wiring. On the other hand, when a conductive path for connecting the both sides of the gate electrode of each semiconductor protrusion to the source / drain region is used, for example, as shown in FIG. A semiconductor layer that is common to the portions is provided integrally with or separately from the semiconductor convex portion, and the pair of semiconductor layers can be used as source / drain regions, which can be brought into contact with each other to be conducted. Since these multi-structures have a plurality of semiconductor convex portions that use side surfaces perpendicular to the substrate plane as channel widths, the necessary planar area per channel width can be reduced, which is advantageous for device miniaturization. . In addition, this multi-structure allows the channel width to be controlled by changing the number of semiconductor protrusions even when a plurality of types of transistors having different channel widths are formed in one chip. The uniformity of element characteristics can be ensured by suppressing the degree.
本発明は、以上に説明したＭＩＳＦＥＴを備えた半導体装置に係るものであり、以下、さらに実施形態ごとに説明する。 The present invention relates to a semiconductor device including the MISFET described above, and will be further described for each embodiment.
〔第１の実施形態〕
本実施形態は、図５に示すように、半導体凸部を持つ前記ＭＩＳＦＥＴとして、ゲート電極５０４下の半導体凸部５０３における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを１つのチップ内に有することを主な特徴とするものである。[First Embodiment]
In the present embodiment, as shown in FIG. 5, as the MISFET having a semiconductor convex portion, a plurality of different widths W in the direction parallel to the substrate plane and perpendicular to the channel length direction in the semiconductor
図５（ａ）は、図５（ｂ）のＡ−Ａ線断面図であり、図５（ｂ）は平面図である。５０１は半導体基板、５０２はベース絶縁膜（埋め込み絶縁膜）、５０３は半導体凸部、５０４はゲート電極、５０５はゲート絶縁膜を示す。図５に示す例は、半導体凸部が絶縁膜上の半導体層（単結晶シリコン層等）で構成されるものであるが、図６に示す例のように、半導体凸部が半導体基板６０１の一部で構成されていてもよい。この場合、素子の駆動により半導体凸部で発生した熱や電荷を半導体基板へ逃がすことができるため、放熱性や基板浮遊効果抑制の点で有利である。図６（ａ）は、図６（ｂ）のＡ−Ａ線断面図であり、図６（ｂ）は平面図である。６０１は半導体基板、６０２はベース絶縁膜（素子分離）、６０３は半導体凸部、６０４はゲート電極、６０５はゲート絶縁膜を示す。図５中のベース絶縁膜５０２はＳＯＩ基板の埋め込み絶縁膜で構成することができ、一方、図６中のベース絶縁膜６０２は、半導体基板６０１の加工後に設けられる素子分離絶縁膜で構成することができる。 5A is a cross-sectional view taken along line AA in FIG. 5B, and FIG. 5B is a plan view.
本実施形態の発明は、ゲート電極下の半導体凸部の不純物濃度、すなわちチャネル形成領域の不純物濃度が一定であっても、ゲート電極下の半導体凸部の幅Ｗを変えることによってしきい値電圧を制御することできる、という新たな知見に基づいて成されたものである。ここで、しきい値電圧は、ｎ型ＦＥＴについては、プラス側にその絶対値が大きいほどしきい値電圧が高いとし、ｐ型ＦＥＴについては、マイナス側にその絶対値が大きいほどしきい値電圧が高いとする。 The invention according to the present embodiment allows the threshold voltage to be changed by changing the width W of the semiconductor protrusion under the gate electrode even if the impurity concentration of the semiconductor protrusion under the gate electrode, that is, the impurity concentration of the channel formation region is constant. This is based on the new knowledge that it can be controlled. Here, for the n-type FET, the threshold voltage is higher as the absolute value is larger on the plus side, and for the p-type FET, the threshold value is higher as the absolute value is larger on the minus side. Assume that the voltage is high.
前述のとおり、従来、半導体装置の動作特性向上を目的として、１つのチップ内にしきい値電圧が異なる複数種のＭＩＳＦＥＴを設ける場合には、しきい値電圧が異なるＭＩＳＦＥＴの形成領域毎にイオン注入条件を変えて、チャネル形成領域の不純物濃度を所定のしきい値電圧に応じた濃度に設定していた。そのため、しきい値電圧の設定数に応じてフォトレジスト工程が増えてプロセスが煩雑になり、製造コストが上昇するという問題があった。対して、本発明の構造は、半導体凸部の形成工程におけるパターニングの際に、所定のしきい値電圧に応じた幅Ｗを持つ複数種の半導体凸部を同時に形成することで、１つのチップ内にしきい値電圧が異なる複数種のＭＩＳＦＥＴを簡便に形成することができる。すなわち、本発明は、１つのチップ内にしきい値電圧が異なる複数種のＭＩＳＦＥＴを有する半導体装置を容易に形成可能な構造を提供することができる。 As described above, conventionally, when a plurality of types of MISFETs having different threshold voltages are provided in one chip for the purpose of improving the operating characteristics of a semiconductor device, ion implantation is performed for each formation region of MISFETs having different threshold voltages. By changing the conditions, the impurity concentration of the channel formation region was set to a concentration corresponding to a predetermined threshold voltage. As a result, the number of photoresist steps increases according to the set number of threshold voltages, which complicates the process and raises the manufacturing cost. On the other hand, in the structure of the present invention, a plurality of types of semiconductor convex portions having a width W corresponding to a predetermined threshold voltage are simultaneously formed at the time of patterning in the semiconductor convex portion forming step. A plurality of types of MISFETs having different threshold voltages can be easily formed. That is, the present invention can provide a structure capable of easily forming a semiconductor device having a plurality of types of MISFETs having different threshold voltages in one chip.
図７に、半導体凸部の幅Ｗとしきい値電圧との関係を示す。この図から、半導体凸部の幅Ｗが広いほどしきい値電圧が高くなることがわかる。この図に示す関係は、半導体凸部の両側面のみにチャネルを形成する構造を持つＭＩＳＦＥＴに対する下記条件によるシミュレーション結果である。なお、ここで示す最大空乏層幅とは、チャネル不純物濃度から計算される最大空乏層幅である。また、半導体凸部の上面にチャネルが形成される場合も、半導体凸部の両側面に主たるチャネルを形成する構造においては同様な関係が得られる。 FIG. 7 shows the relationship between the width W of the semiconductor protrusion and the threshold voltage. From this figure, it can be seen that the threshold voltage increases as the width W of the semiconductor protrusion increases. The relationship shown in this figure is a simulation result under the following conditions for a MISFET having a structure in which a channel is formed only on both side surfaces of a semiconductor convex portion. Note that the maximum depletion layer width shown here is the maximum depletion layer width calculated from the channel impurity concentration. Further, when the channel is formed on the upper surface of the semiconductor convex portion, the same relationship is obtained in the structure in which the main channel is formed on both side surfaces of the semiconductor convex portion.
ゲート絶縁膜のシリコン酸化膜換算膜厚：２．８ｎｍ、
チャネル領域の不純物濃度（ｃｍ−３）：
ａ）２×１０１８（最大空乏層幅：２５ｎｍ）、
ｂ）１０１８（最大空乏層幅：３５ｎｍ）、
ｃ）５×１０１７（最大空乏層幅：４８ｎｍ）、
計算式：
Ｖｔｈ＝２Φｆ＋Ｖｆｂ−Ｑｂ／Ｃｏ、
Ｖｔｈ：しきい値電圧、
Φｆ：Ｅｉ−Ｅｆ、
Ｅｉ：真性半導体のフェルミ準位、
Ｅｆ：フェルミ準位、
Ｖｆｂ：フラットバンド電圧、
Ｑｂ：空乏層中の不純物電荷量、
Ｃｏ：ゲート絶縁膜容量。Silicon oxide equivalent film thickness of the gate insulating film: 2.8 nm,
Impurity concentration of channel region (cm −3 ):
a) 2 × 10 18 (maximum depletion layer width: 25 nm),
b) 10 18 (maximum depletion layer width: 35 nm),
c) 5 × 10 17 (maximum depletion layer width: 48 nm),
a formula:
Vth = 2Φf + Vfb−Qb / Co,
Vth: threshold voltage,
Φf: Ei-Ef,
Ei: Fermi level of intrinsic semiconductor,
Ef: Fermi level,
Vfb: flat band voltage,
Qb: impurity charge amount in the depletion layer,
Co: gate insulating film capacitance.
上記の関係が良好に得られるものとしては、半導体凸部の少なくとも両側面にチャネルが形成されるＭＩＳＦＥＴ（以下、適宜「Ｆｉｎ型ＭＩＳＦＥＴ」という。）が好ましく、特に、半導体凸部の幅Ｗが、動作時に当該半導体凸部の両側面からそれぞれ形成される空乏層により完全に空乏化される幅であるＭＩＳＦＥＴ（以下、適宜「完全空乏型ＭＩＳＦＥＴ」という。）が好ましい。この完全空乏型ＭＩＳＦＥＴでは、半導体凸部の両側面に主たるチャネルが形成される。また、この完全空乏型ＭＩＳＦＥＴは、上記関係が良好に得られる他、カットオフ特性やキャリア移動度の向上、基板浮遊効果の低減に有利である。また、上記関係が良好に得られる素子構造としては、半導体凸部の幅Ｗが、当該半導体凸部の高さＨの２倍以下、あるいはゲート長Ｌ以下であることが好ましく、前記の完全空乏型の構造において、このような幅Ｗに設定することがより好ましい。具体的には、ゲート電極下の半導体凸部の幅Ｗは、加工精度や強度等の観点から、５ｎｍ以上に設定することが好ましく、１０ｎｍ以上がより好ましく、一方、当該半導体凸部の側面に形成されるチャネルを支配的なチャネルとし且つ完全空乏型の構造を得る観点から、６０ｎｍ以下に設定することが好ましく、３０ｎｍ以下がより好ましい。また、チャネル形成領域の不純物濃度は、所望のしきい値電圧に応じて適宜設定することができるが、製造プロセスの簡略化の点から、チャネル形成領域の不純物濃度は、しきい値電圧が異なるＭＩＳＦＥＴの形成領域間で等しいことが好ましい。必要に応じて、チャネル形成領域の不純物濃度が互いに異なる複数種のＭＩＳＦＥＴの形成領域（各ＭＩＳＦＥＴ形成領域内ではチャネル形成領域の不純物濃度は等しい。）を設け、各ＭＩＳＦＥＴ形成領域内で半導体凸部の幅Ｗを変えてしきい値電圧の異なるＭＩＳＦＥＴを形成することもできる。 In order to obtain the above relationship satisfactorily, a MISFET in which a channel is formed on at least both side surfaces of the semiconductor convex portion (hereinafter referred to as “Fin type MISFET” as appropriate) is preferable. A MISFET having a width that is completely depleted by depletion layers formed from both side surfaces of the semiconductor convex portion during operation (hereinafter referred to as “fully depleted MISFET” as appropriate) is preferable. In this fully depleted MISFET, main channels are formed on both side surfaces of the semiconductor convex portion. The fully depleted MISFET is advantageous in improving the cut-off characteristics and carrier mobility, and reducing the substrate floating effect, in addition to obtaining the above relationship satisfactorily. Further, as an element structure in which the above relationship can be satisfactorily obtained, it is preferable that the width W of the semiconductor protrusion is not more than twice the height H of the semiconductor protrusion, or not more than the gate length L. In the mold structure, it is more preferable to set such a width W. Specifically, the width W of the semiconductor protrusion under the gate electrode is preferably set to 5 nm or more from the viewpoint of processing accuracy, strength, etc., more preferably 10 nm or more, while on the side of the semiconductor protrusion From the viewpoint of making the formed channel a dominant channel and obtaining a fully depleted structure, it is preferably set to 60 nm or less, and more preferably 30 nm or less. The impurity concentration in the channel formation region can be set as appropriate in accordance with a desired threshold voltage. However, the impurity concentration in the channel formation region differs from the threshold voltage in terms of simplifying the manufacturing process. It is preferable that the MISFET formation region is equal. If necessary, a plurality of types of MISFET formation regions having different impurity concentrations in the channel formation region (in each MISFET formation region, the impurity concentration in the channel formation region is equal) are provided, and the semiconductor convex portion is formed in each MISFET formation region. It is also possible to form MISFETs having different threshold voltages by changing the width W.
さらに、上記の関係が良好に得られるＭＩＳＦＥＴとしては、ゲート長Ｌが比較的長いもの、特にゲート長Ｌが半導体凸部の幅Ｗの２倍以上、典型的には２０ｎｍ以上のものが挙げられる。また、チャネル形成領域は不純物注入が行われているものが好ましく、典型的には１×１０１６以上の不純物濃度を有することが好ましい。Furthermore, as a MISFET that can obtain the above relationship satisfactorily, a MISFET having a relatively long gate length L, in particular, a gate length L that is at least twice the width W of the semiconductor convex portion, typically 20 nm or more. . The channel formation region is preferably one in which impurity implantation is performed, and typically has an impurity concentration of 1 × 10 16 or more.
上記の関係が良好に得られるＭＩＳＦＥＴの具体的寸法等は、例えば次の範囲で適宜設定することができる。 Specific dimensions and the like of the MISFET with which the above relationship can be satisfactorily obtained can be appropriately set within the following range, for example.
半導体凸部の幅Ｗ：５〜２５０ｎｍ、
半導体凸部の高さＨ：２０〜２００ｎｍ、
ゲート長Ｌ：１０〜５００ｎｍ、
ゲート絶縁膜の厚さ：２〜１０ｎｍ（ＳｉＯ２の場合）、
チャネル形成領域の不純物濃度：１×１０１６〜１×１０１９ｃｍ−３、
ソース／ドレイン領域の不純物濃度：１×１０１９〜１×１０２１ｃｍ−３。Semiconductor convex part width W: 5-250 nm,
Height of semiconductor convex portion H: 20 to 200 nm,
Gate length L: 10 to 500 nm,
Gate insulating film thickness: 2 to 10 nm (in the case of SiO 2 ),
Impurity concentration of channel formation region: 1 × 10 16 to 1 × 10 19 cm −3 ,
Impurity concentration of source / drain region: 1 × 10 19 to 1 × 10 21 cm −3 .
なお、半導体凸部の高さＨは、図５及び図６に示すように、ベース絶縁膜５０２、６０２の平面から突出した半導体部分の基板平面に垂直方向の長さを指す。また、チャネル形成領域は、半導体凸部のゲート電極下の部分を指す。 As shown in FIGS. 5 and 6, the height H of the semiconductor convex portion indicates the length in the direction perpendicular to the substrate plane of the semiconductor portion protruding from the plane of the
入出力回路やメモリ回路、ロジック回路等の種々の回路は、その目的に応じて取り扱われるオン／オフ電流や、求められる耐電圧および動作速度が異なり、それに応じて最適なしきい値電圧も異なっている。一般に、ロジック回路部では高速動作の点からしきい値電圧が低いことが求められ、ＳＲＡＭ等のメモリ回路部はノイズマージンを確保するために、ある程度しきい値電圧を高くすることが望ましく、入出力回路部では高い電圧を扱うので耐電圧とともに、しきい値電圧もこれらの回路部中で最も高く設定することが望ましい。なお、本発明において、しきい値電圧が低く設定されるロジック回路としては、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を含むものとする。 Various circuits such as input / output circuits, memory circuits, and logic circuits have different on / off currents, required withstand voltages and operating speeds depending on their purposes, and optimum threshold voltages also differ accordingly. Yes. In general, the logic circuit section is required to have a low threshold voltage from the viewpoint of high-speed operation, and it is desirable for the memory circuit section such as SRAM to increase the threshold voltage to some extent in order to secure a noise margin. Since the output circuit unit handles a high voltage, it is desirable to set the threshold voltage to the highest level among these circuit units together with the withstand voltage. In the present invention, the logic circuit in which the threshold voltage is set low includes MPU (Micro Processing Unit), DSP (Digital Signal Processor), and PLL (Phase Locked Loop).
上述の複数種の回路を１つのチップ内に設ける場合、本発明では、各回路部毎に設定されたしきい値電圧に応じて半導体凸部の幅Ｗが設定されたＦｉｎ型ＭＩＳＦＥＴを設けることができる。例えば、本発明の半導体装置は下記の形態をとることができる。
（ａ）Ｆｉｎ型ＭＩＳＦＥＴを入出力回路部とロジック回路部とに有し、入出力回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗが、ロジック回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗより広い形態、
（ｂ）Ｆｉｎ型ＭＩＳＦＥＴを入出力回路部とメモリ回路部とに有し、入出力回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗが、メモリ回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗより広い形態、
（ｃ）Ｆｉｎ型ＭＩＳＦＥＴをメモリ回路部とロジック回路部とに有し、メモリ回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗが、ロジック回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗより広い形態。In the case where the above-described plural types of circuits are provided in one chip, in the present invention, a Fin-type MISFET in which the width W of the semiconductor convex portion is set according to the threshold voltage set for each circuit portion is provided. Can do. For example, the semiconductor device of the present invention can take the following forms.
(A) A Fin type MISFET is provided in the input / output circuit portion and the logic circuit portion, and the width W of the semiconductor convex portion under the gate electrode of the Fin type MISFET provided in the input / output circuit portion is provided in the logic circuit portion. A form wider than the width W of the semiconductor protrusion under the gate electrode of the Fin-type MISFET,
(B) The Fin type MISFET is provided in the input / output circuit portion and the memory circuit portion, and the width W of the semiconductor convex portion under the gate electrode of the Fin type MISFET provided in the input / output circuit portion is provided in the memory circuit portion. A form wider than the width W of the semiconductor protrusion under the gate electrode of the Fin-type MISFET,
(C) The Fin-type MISFET is provided in the memory circuit portion and the logic circuit portion, and the width W of the semiconductor convex portion under the gate electrode of the Fin-type MISFET provided in the memory circuit portion is provided in the logic circuit portion. A form wider than the width W of the semiconductor protrusion under the gate electrode of the Fin-type MISFET.
形態（ａ）及び（ｂ）において、比較的大きな電流が扱われる入出力回路部に、半導体凸部の幅Ｗが広いＦｉｎ型ＭＩＳＦＥＴを設けることは、放熱性の観点からも有利である。 In the forms (a) and (b), it is advantageous from the viewpoint of heat dissipation to provide a Fin-type MISFET with a wide semiconductor projection width W in an input / output circuit portion that handles a relatively large current.
さらに、本発明においては、各回路部において求められる耐電圧に応じて、回路部毎にゲート長を変えてもよく、高い耐電圧が求められる回路部にはゲート長の長いＭＩＳＦＥＴを設けるとよい。 Furthermore, in the present invention, the gate length may be changed for each circuit unit in accordance with the withstand voltage required in each circuit unit, and a MISFET having a long gate length may be provided in the circuit unit in which a high withstand voltage is required. .
また、上述のように入出力回路部で放熱性を向上するために半導体凸部の幅Ｗを広くしたり、所定の部位で耐電圧を向上するためにゲート長を長くしたりする等、所望の特性に応じた構造を形成する場合、上記（ａ）、（ｂ）、（ｃ）の形態をとりつつ、半導体凸部の幅Ｗが異なる回路部毎に必要なしきい値電圧に応じて異なる不純物濃度を設定してもよい。この場合、異なる不純物濃度の回路部毎に不純物導入工程が必要になるが、従来構造に比べて、放熱性や耐電圧特性等の所望の特性を向上しつつ、しきい値電圧等の設計自由度を容易に確保でき、素子特性の向上を図ることができる。 In addition, as described above, the width of the semiconductor convex portion is increased in order to improve heat dissipation in the input / output circuit portion, or the gate length is increased in order to improve the withstand voltage at a predetermined portion. In the case of forming a structure according to the characteristics, the width W of the semiconductor convex portion differs depending on the required threshold voltage for each circuit portion while taking the above-described forms (a), (b), and (c). The impurity concentration may be set. In this case, an impurity introduction process is required for each circuit part having a different impurity concentration, but the desired characteristics such as heat dissipation and withstand voltage characteristics are improved and the design of the threshold voltage and the like is improved as compared with the conventional structure. The degree can be easily secured, and the device characteristics can be improved.
また、本発明によれば、同一チップ上にｐ型およびｎ型のＦｉｎ型トランジスタが混在するような半導体装置、特にｐＭＯＳトランジスタ及びｎＭＯＳトランジスタが前記Ｆｉｎ型トランジスタで構成されるＣＭＯＳを備えた半導体装置を提供することができる。そして、そのＣＭＯＳはｐＭＯＳトランジスタのゲート電極下の半導体凸部の幅ＷとｎＭＯＳトランジスタのゲート電極下の半導体凸部の幅Ｗが互いに異なる構成をとることができる。一般に、ｐＭＯＳは、ｎＭＯＳに比べてソース／ドレイン領域の不純物（ボロン）の拡散により短チャネル効果が大きくなる傾向がある。例えば、ｐＭＯＳのゲート電極下の半導体凸部の幅Ｗを、ｎＭＯＳのゲート電極下の半導体凸部の幅Ｗより小さくすることにより、短チャネル効果を素子形状（半導体凸部の幅Ｗ）により容易に抑制することができる。 Further, according to the present invention, a semiconductor device in which p-type and n-type Fin-type transistors are mixed on the same chip, particularly a semiconductor device having a CMOS in which a pMOS transistor and an nMOS transistor are composed of the Fin-type transistors. Can be provided. The CMOS can have a configuration in which the width W of the semiconductor protrusion under the gate electrode of the pMOS transistor and the width W of the semiconductor protrusion under the gate electrode of the nMOS transistor are different from each other. In general, a pMOS tends to have a larger short channel effect due to diffusion of impurities (boron) in a source / drain region than an nMOS. For example, by making the width W of the semiconductor convex portion under the gate electrode of the pMOS smaller than the width W of the semiconductor convex portion under the gate electrode of the nMOS, the short channel effect can be easily achieved by the element shape (the width W of the semiconductor convex portion). Can be suppressed.
〔第２の実施形態〕
本実施形態の半導体装置は、図８に示すように、半導体凸部を持つ前記ＭＩＳＦＥＴとして、第１の実施形態のＦｉｎ型ＭＩＳＦＥＴ８１０と、ゲート電極下の前記半導体凸部の上面に主たるチャネルを形成するプレーナ型ＭＩＳＦＥＴ８２０とを１つのチップ内に有することを主な特徴とするものである。[Second Embodiment]
As shown in FIG. 8, the semiconductor device of the present embodiment forms the main channel on the upper surface of the semiconductor convex portion under the gate electrode as the MISFET having the semiconductor convex portion as the
図８（ａ）は、図８（ｂ）のＡ−Ａ線断面図であり、図８（ｂ）は平面図である。８０１は半導体基板、８０２はベース絶縁膜、８０３は半導体凸部、８０４はゲート電極、８０５はゲート絶縁膜を示す。図８に示す例は、半導体凸部が絶縁膜上の半導体層（単結晶シリコン層等）で構成されるものであるが、半導体凸部がベース絶縁膜下の半導体基板の一部で構成されていてもよい。この場合、素子の駆動により半導体凸部で発生した熱や電荷を半導体基板へ逃がすことができるため、放熱性や基板浮遊効果抑制の点で有利である。また、図８に示す例では、Ｆｉｎ型ＭＩＳＦＥＴ８１０の一種のみが示されているが、半導体凸部の幅Ｗが異なるＦｉｎ型ＭＩＳＦＥＴをさらに有していてもよい。 8A is a cross-sectional view taken along line AA in FIG. 8B, and FIG. 8B is a plan view.
本実施形態におけるプレーナ型ＭＩＳＦＥＴ８２０は、その半導体凸部８０３の上面に主たるチャネルを形成するものであり、ソース／ドレイン領域もこの半導体凸部８０３上面に設けることができる。ゲート電極下の半導体凸部の幅Ｗは、半導体凸部の高さＨの２倍より大きいことが好ましく、５倍以上がより好ましく、１０倍以上がさらに好ましい。このプレーナ型ＭＩＳＦＥＴ８２０は、半導体凸部８０３を用いて構成される以外は、シリコンウェハ基板表面に形成される通常のＭＩＳＦＥＴと同様な構成をとることができる。 The
また、本実施形態におけるプレーナ型ＭＩＳＦＥＴ８２０は、その半導体凸部８０３、ゲート絶縁膜８０５及びゲート電極８０４がそれぞれＦｉｎ型ＭＩＳＦＥＴ８１０の半導体凸部８０３、ゲート絶縁膜８０５及びゲート電極８０４と共通の材料で構成され、両トランジスタのこれらの構成要素は同一プロセスで形成することができる。すなわち、両トランジスタは、構造や素子特性が大きく異なるものでありながら、１つのチップ内に容易に形成可能な構造を有している。 In the
本実施形態におけるプレーナ型ＭＩＳＦＥＴ８２０は、高い耐電圧や放熱性が要求される回路部、例えば入出力回路に好適に設けることができる。例えば、本実施形態の半導体装置は下記の形態をとることができる。
（ａ）Ｆｉｎ型ＭＩＳＦＥＴをロジック回路部に有し、プレーナ型ＭＩＳＦＥＴを入出力回路部に有する形態、
（ｂ）Ｆｉｎ型ＭＩＳＦＥＴをメモリ回路部に有し、プレーナ型ＭＩＳＦＥＴを入出力回路部に有する形態、
（ｃ）Ｆｉｎ型ＭＩＳＦＥＴをメモリ回路部とロジック回路部とに有し、メモリ回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗが、ロジック回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗより広く、プレーナ型ＭＩＳＦＥＴを入出力回路部に有する形態。The
(A) a form having a Fin-type MISFET in the logic circuit section and a planar-type MISFET in the input / output circuit section;
(B) a form having a Fin-type MISFET in the memory circuit portion and a planar-type MISFET in the input / output circuit portion;
(C) The Fin-type MISFET is provided in the memory circuit portion and the logic circuit portion, and the width W of the semiconductor convex portion under the gate electrode of the Fin-type MISFET provided in the memory circuit portion is provided in the logic circuit portion. A mode in which a planar type MISFET is provided in an input / output circuit portion that is wider than the width W of the semiconductor convex portion under the gate electrode of the Fin type MISFET.
また、本実施形態の半導体装置は、図９に示すように、半導体凸部を持つ前記ＭＩＳＦＥＴとして、第１の実施形態のＦｉｎ型ＭＩＳＦＥＴ９１０と、ゲート電極下の前記半導体凸部の上面に主たるチャネルを形成するプレーナ型ＭＩＳＦＥＴ９２０とを１つのチップ内に有し、このプレーナ型ＭＩＳＦＥＴにおいてボディコンタクト構造をとることができる。 Further, as shown in FIG. 9, the semiconductor device of the present embodiment includes the Fin-
図９（ａ）は、図９（ｂ）のＡ−Ａ線断面図であり、図９（ｂ）は平面図である。９０１は半導体基板、９０２はベース絶縁膜、９０３は半導体凸部、９０４はゲート電極、９０５はゲート絶縁膜を示す。図９に示す例は、ゲート電極をＴ字形状とした例であり、半導体凸部を絶縁膜上の半導体層（単結晶シリコン層等）で構成する場合に特に有効な構造である。この場合、素子の駆動により半導体凸部で発生した電荷を逃がすことができるため基板浮遊効果抑制の点で有利であり、また半導体凸部から外部への接触が増加するため放熱性の点でも有利である。なお、図９に示す例では、Ｆｉｎ型ＭＩＳＦＥＴ９１０の一種のみが示されているが、半導体凸部の幅Ｗが異なるＦｉｎ型ＭＩＳＦＥＴをさらに有していてもよい。 9A is a cross-sectional view taken along line AA in FIG. 9B, and FIG. 9B is a plan view.
図２０に、図９に示す例におけるボディコンタクト構造の説明図（ＮＭＯＳの場合）を示す。図２０（ａ）は図９（ｂ）に対応する平面図であり、図２０（ｂ）は図２０（ａ）のＢ−Ｂ’線断面図であり、図２０（ｃ）は図２０（ａ）のＡ−Ａ’線断面図である。これらの図面においてゲート電極は省略している。２００１は高濃度Ｐ型領域（ボディコンタクト領域）、２００２は高濃度Ｎ型領域（ソース／ドレイン領域）、２００３は低濃度Ｐ型領域（チャネル領域）を示す。ボディコンタクト領域を接地するかもしくはソースに接続することにより、素子の駆動により発生した電荷を排出することができる。このように、プレーナ型ＭＩＳＦＥＴにおいては、ボディコンタクト構造を採用することができ、この構造によれば、トランジスタが半導体基板と直接接続されない場合でも、ソース／ドレイン領域に挟まれた半導体領域（チャネル領域）に溜まった電荷（キャリア）を排出することができる。図２０に示す例では、ソース／ドレイン領域と独立したボディ端子に電荷を排出することができる。 FIG. 20 is an explanatory diagram (in the case of NMOS) of the body contact structure in the example shown in FIG. 20A is a plan view corresponding to FIG. 9B, FIG. 20B is a cross-sectional view taken along line BB ′ of FIG. 20A, and FIG. 20C is FIG. It is AA 'line sectional drawing of a). In these drawings, the gate electrode is omitted.
図２１及び図２２に、ボディコンタクト構造の他の例（ＮＭＯＳの場合）を示す。図２１に示す半導体装置は、ゲート電極を異なる形状とし、半導体凸部に高濃度Ｐ型領域（ボディコンタクト領域）２２０１を設けた以外は図８に示す例と同様な構造を有する。図２２は、図２１に示す例におけるボディコンタクト構造の説明図である。図２２（ａ）は図２１（ｂ）に対応する平面図であり、図２２（ｂ）は図２２（ａ）のＡ−Ａ’線断面図であり、図２２（ｃ）は図２２（ａ）のＢ−Ｂ’線断面図である。これらの図面においてゲート電極は省略している。２２０１は高濃度Ｐ型領域（ボディコンタクト領域）、２２０２は高濃度Ｎ型領域（ソース／ドレイン領域）、２２０３は低濃度Ｐ型領域（チャネル領域）を示す。高濃度Ｐ型領域（ボディコンタクト領域）２２０１を隣接した高濃度Ｎ型領域（ソース）と短絡することで、チャネル領域に溜まった電荷を排出することができる。 21 and 22 show another example of the body contact structure (in the case of NMOS). The semiconductor device shown in FIG. 21 has the same structure as the example shown in FIG. 8 except that the gate electrode has a different shape and a high concentration P-type region (body contact region) 2201 is provided in the semiconductor convex portion. FIG. 22 is an explanatory diagram of the body contact structure in the example shown in FIG. 22A is a plan view corresponding to FIG. 21B, FIG. 22B is a cross-sectional view taken along line AA ′ of FIG. 22A, and FIG. 22C is FIG. It is BB 'sectional view taken on the line of a). In these drawings, the gate electrode is omitted.
なお、図２０及び図２２に示す例では、いずれもＮＭＯＳの場合を示したが、ＰＭＯＳの場合であってもよく、ＰＭＯＳの場合はＮＭＯＳに対してｐ型とｎ型を入れ替えたものとなる。 In the examples shown in FIGS. 20 and 22, the case of NMOS is shown. However, the case of PMOS may be used. In the case of PMOS, p-type and n-type are replaced with NMOS. .
〔第３の実施形態〕
本実施形態の半導体装置は、図１０に示すように、第１の実施形態のＦｉｎ型ＭＩＳＦＥＴ１０１０と、素子分離１００６に囲まれた半導体領域に設けられたプレーナ型ＭＩＳＦＥＴ１０２０とを１つのチップ内に有することを主な特徴とするものである。[Third Embodiment]
As shown in FIG. 10, the semiconductor device of this embodiment includes the Fin-
図１０（ａ）は、図１０（ｂ）のＡ−Ａ線断面図であり、図１０（ｂ）は平面図である。１００１は半導体基板、１００２はベース絶縁膜（埋め込み絶縁膜）、１００３は半導体凸部、１００４はゲート電極、１００５はゲート絶縁膜、１００６は素子分離を示す。図１０に示す例は、半導体凸部が絶縁膜上の半導体層（単結晶シリコン層等）で構成されるものであるが、図１１に示す例のように、半導体凸部が半導体基板１１０１の一部で構成されていてもよい。この場合、素子の駆動により半導体凸部で発生した熱や電荷を半導体基板へ逃がすことができるため、放熱性や基板浮遊効果抑制の点で有利である。図１１（ａ）は、図１１（ｂ）のＡ−Ａ線断面図であり、図１１（ｂ）は平面図である。１１０１は半導体基板、１１０２はベース絶縁膜（素子分離）、１１０３は半導体凸部、１１０４はゲート電極、１１０５はゲート絶縁膜を示す。また、図１０及び図１１に示す例は、Ｆｉｎ型ＭＩＳＦＥＴの一種のみが示されているが、半導体凸部の幅Ｗが異なるＦｉｎ型ＭＩＳＦＥＴをさらに有していてもよい。 10A is a cross-sectional view taken along line AA in FIG. 10B, and FIG. 10B is a plan view.
本実施形態におけるプレーナ型ＭＩＳＦＥＴは、基板平面に平行な面内方向に主たるチャネルが形成されるものであり、シリコンウェハ基板表面に形成される通常のＭＩＳＦＥＴと同様な構成をとることができる。 The planar MISFET in the present embodiment has a main channel formed in an in-plane direction parallel to the substrate plane, and can have the same configuration as a normal MISFET formed on the surface of a silicon wafer substrate.
本実施形態における上記プレーナ型ＭＩＳＦＥＴは、高い耐電圧や放熱性が要求される回路部、例えば入出力回路に好適に設けることができる。例えば、本実施形態の半導体装置は下記の形態をとることができる。
（ａ）Ｆｉｎ型ＭＩＳＦＥＴをロジック回路部に有し、プレーナ型ＭＩＳＦＥＴを入出力回路部に有する形態、
（ｂ）Ｆｉｎ型ＭＩＳＦＥＴをメモリ回路部に有し、プレーナ型ＭＩＳＦＥＴを入出力回路部に有する形態、
（ｃ）Ｆｉｎ型ＭＩＳＦＥＴをメモリ回路部とロジック回路部とに有し、メモリ回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗが、ロジック回路部に設けられた前記Ｆｉｎ型ＭＩＳＦＥＴのゲート電極下の半導体凸部の幅Ｗより広く、プレーナ型ＭＩＳＦＥＴを入出力回路部に有する形態。The planar MISFET in this embodiment can be suitably provided in a circuit portion that requires high withstand voltage and heat dissipation, such as an input / output circuit. For example, the semiconductor device of this embodiment can take the following form.
(A) a form having a Fin-type MISFET in the logic circuit section and a planar-type MISFET in the input / output circuit section;
(B) a form having a Fin-type MISFET in the memory circuit portion and a planar-type MISFET in the input / output circuit portion;
(C) The Fin-type MISFET is provided in the memory circuit portion and the logic circuit portion, and the width W of the semiconductor convex portion under the gate electrode of the Fin-type MISFET provided in the memory circuit portion is provided in the logic circuit portion. A mode in which a planar type MISFET is provided in an input / output circuit portion that is wider than the width W of the semiconductor convex portion under the gate electrode of the Fin type MISFET.
また、本実施形態の半導体装置は、図１２に示すように、第１の実施形態のＦｉｎ型ＭＩＳＦＥＴ１２１０と、プレーナ型ＭＩＳＦＥＴ１２２０とを１つのチップ内に有し、このプレーナ型ＭＩＳＦＥＴにおいてゲート電極１２０４をＴ字形状としたボディコンタクト構造をとることができる。 Further, as shown in FIG. 12, the semiconductor device of this embodiment has the
図１２（ａ）は、図１２（ｂ）のＡ−Ａ線断面図であり、図１２（ｂ）は平面図である。１２０１は半導体基板、１２０２はベース絶縁膜（埋め込み絶縁膜）、１２０３は半導体凸部、１２０４はゲート電極、１２０５はゲート絶縁膜を示す。図１２に示す例は、ゲート電極をＴ字形状とした例であり、半導体凸部を絶縁膜上の半導体層（単結晶シリコン層等）で構成する場合に特に有効な構造である。この場合、素子の駆動により半導体凸部で発生した電荷を逃がすことができるため基板浮遊効果抑制の点で有利であり、また半導体凸部から外部への接触が増加するため放熱性の点でも有利である。なお、図１２に示す例では、Ｆｉｎ型ＭＩＳＦＥＴ１２１０の一種のみが示されているが、半導体凸部の幅Ｗが異なるＦｉｎ型ＭＩＳＦＥＴをさらに有していてもよい。 Fig.12 (a) is the sectional view on the AA line of FIG.12 (b), FIG.12 (b) is a top view.
〔その他の実施形態〕
本発明の半導体装置は、図１３に示すように、絶縁膜上の半導体層で半導体凸部が構成されたＦｉｎ型ＭＩＳＦＥＴ１３１０と、半導体基板の一部で半導体凸部が構成されたＦｉｎ型ＭＩＳＦＥＴ１３２０とを１つのチップ内に有する構成をとることができる。図１３（ａ）は、図１３（ｂ）のＡ−Ａ線断面図であり、図１３（ｂ）は平面図である。１３０１は半導体基板、１３０２は埋め込み絶縁膜（ベース絶縁膜）、１３０３は半導体凸部、１３０４はゲート電極、１３０５はゲート絶縁膜、１３０６は素子分離（ベース絶縁膜）を示す。[Other Embodiments]
As shown in FIG. 13, the semiconductor device of the present invention includes a Fin-
このような構成は、例えば、シリコン基板中に埋め込み絶縁膜が基板平面において部分的に設けられた、いわゆる部分ＳＯＩ基板を用いて形成することができる。図２３に、図１３（ａ）の断面図に対応する部分ＳＯＩ基板の断面図を示す。埋め込み絶縁膜上の半導体層で半導体凸部を形成してＦｉｎ型ＭＩＳＦＥＴ１３１０を作製し、埋め込み絶縁膜が存在しない部分の半導体基板の一部で半導体凸部を形成してＦｉｎ型ＭＩＳＦＥＴ１３２０を作製することができる。後者の構造は、素子の駆動により半導体凸部で発生した熱や電荷を半導体基板へ逃がすことができるため、放熱性や基板浮遊効果抑制の点で有利である。Ｆｉｎ型ＭＩＳＦＥＴ１３１０のベース絶縁膜はＳＯＩ基板の埋め込み絶縁膜１３０２で構成され、Ｆｉｎ型ＭＩＳＦＥＴ１３２０のベース絶縁膜は半導体基板の加工後に設けられる素子分離１３０６で構成することができる。このような構成をとる場合は、放熱性の観点から、発熱量の多い回路部に設けられるＭＩＳＦＥＴの半導体凸部を半導体基板の一部で構成するとよい。 Such a structure can be formed by using, for example, a so-called partial SOI substrate in which a buried insulating film is partially provided in a plane of a silicon substrate. FIG. 23 shows a sectional view of a partial SOI substrate corresponding to the sectional view of FIG. A semiconductor convex portion is formed with a semiconductor layer on the buried insulating film to produce a Fin-
また本発明の半導体装置は、図１４に示すように、絶縁膜上の半導体層で半導体凸部が構成されたＦｉｎ型ＭＩＳＦＥＴ１４１０と、半導体基板を用いて形成されたプレーナ型ＭＩＳＦＥＴ１４２０とを１つのチップ内に有する構成をとることができる。図１４（ａ）は、図１４（ｂ）のＡ−Ａ線断面図であり、図１４（ｂ）は平面図である。１４０１は半導体基板、１４０２は埋め込み絶縁膜（ベース絶縁膜）、１４０３は半導体凸部、１４０４はゲート電極、１４０５はゲート絶縁膜、１４０６は素子分離（ベース絶縁膜）を示す。このような構成は、例えば、いわゆる部分ＳＯＩ基板を用いて形成することができる。埋め込み絶縁膜上の半導体層で半導体凸部を形成してＦｉｎ型ＭＩＳＦＥＴ１４１０を作製し、埋め込み絶縁膜が存在しない部分の半導体基板を用いてプレーナ型ＭＩＳＦＥＴ１４２０を作製することができる。後者の構造は、素子の駆動により半導体凸部で発生した熱や電荷を半導体基板へ逃がすことができるため、放熱性や基板浮遊効果抑制の点で有利である。Ｆｉｎ型ＭＩＳＦＥＴ１４１０のベース絶縁膜はＳＯＩ基板の埋め込み絶縁膜１４０２で構成され、プレーナ型ＭＩＳＦＥＴ１４２０のベース絶縁膜は半導体基板の加工後に設けられる素子分離１４０６で構成することができる。 Further, as shown in FIG. 14, the semiconductor device of the present invention includes a
図２４に、マルチ構造を有するＦｉｎ型ＭＩＳＦＥＴの一例を示す。図２４（ａ）はＡ−Ａ線断面図であり、図２４（ｂ）及び（ｃ）は平面図である。この例は、図６に示す構造において各トランジスタの半導体凸部６０３を複数にした場合の構造に対応し、半導体凸部が半導体基板の一部で形成されたものである。図２４（ｃ）では、複数の半導体凸部が互いに分離・独立して形成され、各半導体凸部のゲート電極両側部（ソース／ドレイン）にそれぞれコンタクトをとることができる。一方、図２４（ｂ）では、複数の半導体凸部がゲート電極の両側において一体に接続されている。ソース／ドレインとのコンタクトは、ゲート電極両側の半導体凸部同士の接続部にそれぞれ１つ設けることができる。 FIG. 24 shows an example of a Fin-type MISFET having a multi-structure. 24A is a cross-sectional view taken along line AA, and FIGS. 24B and 24C are plan views. This example corresponds to a structure in which a plurality of
図２５に、マルチ構造を有するＦｉｎ型ＭＩＳＦＥＴの他の例を示す。図２５（ａ）はＡ−Ａ線断面図であり、図２５（ｂ）及び（ｃ）は平面図である。この例は、図１１に示す構造においてＦｉｎ型ＭＩＳＦＥＴの半導体凸部１１０３を複数にした場合の構造に対応し、Ｆｉｎ型ＦＥＴとプレーナ型ＦＥＴの混載例である。図２５（ｃ）では、Ｆｉｎ型ＦＥＴの複数の半導体凸部が互いに分離・独立して形成され、各半導体凸部のゲート電極両側部（ソース／ドレイン）にそれぞれコンタクトをとることができる。一方、図２５（ｂ）では、Ｆｉｎ型ＦＥＴの複数の半導体凸部がゲート電極の両側において一体に接続されている。ソース／ドレインとのコンタクトは、ゲート電極両側の半導体凸部同士の接続部にそれぞれ１つ設けることができる。 FIG. 25 shows another example of a Fin-type MISFET having a multi-structure. Fig.25 (a) is an AA sectional view, and FIG.25 (b) and (c) are top views. This example corresponds to a structure in which a plurality of Fin-type MISFET semiconductor
図２６に、ゲート電極が前述の形態と異なる構造をとるＦｉｎ型ＭＩＳＦＥＴの例を示す。図２６は図５の断面図に対応する。 FIG. 26 shows an example of a Fin-type MISFET in which the gate electrode has a structure different from that described above. FIG. 26 corresponds to the cross-sectional view of FIG.
図２６（ａ）は、半導体凸部５０３の下端よりも下方にゲート電極５０４の下端が位置する構造を示す。この構造は、ゲート電極がギリシャ文字の「π」に似ていることから「πゲート構造」と呼ばれている。この構造によれば、半導体凸部下端より下方のゲート電極部分によって、半導体凸部下部の電位に対する制御性を高めることができ、オンオフ遷移の急嵯性（サブスレショールド特性）が向上し、オフ電流を抑制することができる。 FIG. 26A shows a structure in which the lower end of the
図２６（ｂ）は、半導体凸部５０３の下面側へ一部ゲート電極５０４が回り込んでいる構造を示す。この構造は、ゲート電極がギリシャ文字の「Ω」に似ていることから「Ωゲー構造」と呼ばれている。この構造によれば、ゲート電極の制御性を高めるとともに、半導体凸部の下面もチャネルとして利用できるため駆動能力を向上することができる。 FIG. 26B shows a structure in which a part of the
図２６（ｃ）は、半導体凸部５０３の下面側へゲート電極５０４が完全に回り込んでいる構造を示す。この構造は、ゲート下部分において半導体凸部が基体平面に対して空中に浮いた状態となり、「ゲート・オール・アラウンド（ＧＡＡ）構造」と呼ばれている。この構造によれば、半導体凸部の下面もチャネルとして利用できるため駆動能力を向上することができ、短チャネル特性も向上することができる。 FIG. 26C shows a structure in which the
なお、図２６では、半導体凸部の上面にゲート絶縁膜が形成された構造が示されているが、このゲート絶縁膜に代えてキャップ絶縁膜を設けてもよい。また、半導体凸部の上部コーナが丸められていてもよく、Ωゲート構造およびＧＡＡ構造においては上部および下部コーナーが丸められていてもよい。 In FIG. 26, a structure in which a gate insulating film is formed on the upper surface of the semiconductor convex portion is shown, but a cap insulating film may be provided instead of the gate insulating film. Further, the upper corner of the semiconductor convex portion may be rounded, and the upper and lower corners may be rounded in the Ω gate structure and the GAA structure.
以上に説明した素子構造において、ベース絶縁膜の材料としては、所望の絶縁性を有するものであれば特に制限はなく、例えばＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、アルミナ等の金属酸化物や、有機絶縁材料を挙げることができる。In the element structure described above, the material of the base insulating film is not particularly limited as long as it has a desired insulating property. For example, a metal oxide such as SiO 2 , Si 3 N 4 , AlN, and alumina, Mention may be made of organic insulating materials.
半導体凸部を形成する半導体材料としては単結晶シリコンを好適に用いることができ、その他、シリコン・ゲルマニウム、ゲルマニウムを好適に用いることができる。また必要に応じて前記材料の複層膜を用いることができる。半導体凸部の両側面としては、移動度が高いこと、平坦なゲート絶縁膜の形成が容易であること、から｛１００｝面、｛１１０｝面、｛１１１｝面を好適に用いることができる。 As the semiconductor material for forming the semiconductor convex portion, single crystal silicon can be preferably used, and silicon / germanium and germanium can be preferably used. Further, a multilayer film of the above materials can be used as necessary. As both side surfaces of the semiconductor convex portion, {100} plane, {110} plane, and {111} plane can be preferably used because of high mobility and easy formation of a flat gate insulating film. .
上記の各実施形態においては、ベース絶縁膜下の基板としてシリコン基板を用いた例を示したが、ベース絶縁膜下の半導体基板の一部で半導体凸部を構成する場合を除き、半導体凸部の下に絶縁体があれば本発明を構成することができる。例えば、ＳＯＳ（シリコン・オン・サファイア、シリコン・オン・スピネル）のように、半導体層下の絶縁体自体が支持基板となる構造を挙げることができる。絶縁性の支持基板としては、上記ＳＯＳの他、石英やＡｌＮ基板が挙げられる。ＳＯＩの製造技術（貼り合わせ工程および薄膜化工程）によってこれらの支持基板上に半導体層を設けることができる。 In each of the above-described embodiments, an example in which a silicon substrate is used as a substrate under the base insulating film has been described. However, a semiconductor convex portion is formed except that a semiconductor convex portion is configured by a part of the semiconductor substrate under the base insulating film. If there is an insulator below, the present invention can be constituted. For example, a structure in which the insulator itself under the semiconductor layer is a support substrate, such as SOS (silicon on sapphire, silicon on spinel) can be given. Examples of the insulating support substrate include quartz and an AlN substrate in addition to the above SOS. A semiconductor layer can be provided on these supporting substrates by an SOI manufacturing technique (bonding step and thinning step).
ゲート電極の材料としては、所望の導電率及び仕事関数を持つ導電体を用いることができ、例えば不純物が導入された多結晶シリコン、多結晶ＳｉＧｅ、多結晶Ｇｅ、多結晶ＳｉＣ等の不純物導入半導体、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｒｅ、Ｒｕ等の金属、ＴｉＮ、ＴａＮ、ＨｆＮ、ＷＮ等の金属窒化物、コバルトシリサイド、ニッケルシリサイド、白金シリサイド、エルビウムシリサイド等のシリサイド化合物が挙げられる。また、ゲート電極の構造は、単層膜の他、半導体と金属膜との積層膜、金属膜同士の積層膜、半導体とシリサイド膜との積層膜等の積層構造を用いることができる。 As a material for the gate electrode, a conductor having a desired conductivity and work function can be used. For example, an impurity-introduced semiconductor such as polycrystalline silicon, polycrystalline SiGe, polycrystalline Ge, or polycrystalline SiC into which impurities are introduced. And metals such as Mo, W, Ta, Ti, Hf, Re, and Ru, metal nitrides such as TiN, TaN, HfN, and WN, and silicide compounds such as cobalt silicide, nickel silicide, platinum silicide, and erbium silicide. In addition to the single-layer film, the gate electrode can have a stacked structure such as a stacked film of a semiconductor and a metal film, a stacked film of metal films, or a stacked film of a semiconductor and a silicide film.
ゲート絶縁膜としては、ＳｉＯ２膜、ＳｉＯＮ膜を用いることができる他、いわゆる高誘電体絶縁膜（Ｈｉｇｈ−Ｋ膜）を用いてもよい。Ｈｉｇｈ−Ｋ膜としては、例えば、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜、Ｌａ２Ｏ３膜、ＨｆＯ２膜、ＺｒＯ２膜等の金属酸化膜、ＨｆＳｉＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＺｒＡｌＯ等の組成式で示される複合金属酸化物を挙げることができる。また、ゲート絶縁膜は積層構造を有していてもよく、例えばシリコン等の半導体層に、ＳｉＯ２やＨｆＳｉＯ等のシリコン含有酸化膜を形成し、その上にＨｉｇｈ−Ｋ膜を設けた積層膜を挙げることができる。As the gate insulating film, a SiO 2 film or a SiON film can be used, or a so-called high dielectric insulating film (High-K film) may be used. Examples of the High-K film include a metal oxide film such as a Ta 2 O 5 film, an Al 2 O 3 film, a La 2 O 3 film, an HfO 2 film, and a ZrO 2 film, and a composition such as HfSiO, ZrSiO, HfAlO, and ZrAlO. A composite metal oxide represented by the formula can be given. The gate insulating film may have a laminated structure. For example, a laminated film in which a silicon-containing oxide film such as SiO 2 or HfSiO is formed on a semiconductor layer such as silicon and a high-K film is provided thereon. Can be mentioned.
また、ゲート絶縁膜は、１チップ内の異なる領域において材料や厚みが異なっていてもよい。例えば、薄いゲート絶縁膜を、オン電流向上、短チャネル効果抑制の点からロジック回路部やメモリ回路部に設け、厚い絶縁膜を、耐圧向上の点から入出力回路部へ設けることができる。薄いゲート絶縁膜の厚みは例えば０．５〜２．５ｎｍ、厚いゲート絶縁膜の厚みを２．５ｎｍより厚く設定することができる。あるいは、Ｈｉｇｈ−Ｋ膜からなるゲート絶縁膜を、オン電流向上、短チャネル効果抑制の点からロジック回路部やメモリ回路部に設け、ＳｉＯ２膜やＳｉＯＮ膜からなるゲート絶縁膜を、耐圧向上の点から入出力回路部へ設けることができる。The gate insulating film may have a different material and thickness in different regions within one chip. For example, a thin gate insulating film can be provided in the logic circuit portion or the memory circuit portion from the viewpoint of improving the on-current and suppressing the short channel effect, and a thick insulating film can be provided in the input / output circuit portion from the viewpoint of improving the breakdown voltage. The thickness of the thin gate insulating film can be set to 0.5 to 2.5 nm, for example, and the thickness of the thick gate insulating film can be set to be thicker than 2.5 nm. Alternatively, a gate insulating film made of a High-K film is provided in the logic circuit portion or the memory circuit portion from the viewpoint of improving the on-current and suppressing the short channel effect, and a gate insulating film made of an SiO 2 film or an SiON film is improved in withstand voltage. It can be provided from the point to the input / output circuit portion.
以下、本発明の半導体装置の製造方法について説明する。 Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described.
〔製造例１〕
図１５を用いて、図５に示す第１の実施形態の半導体装置の製造方法を説明する。[Production Example 1]
A method of manufacturing the semiconductor device according to the first embodiment shown in FIG. 5 will be described with reference to FIG.
シリコン基板１５０１上にＳｉＯ２からなる埋め込み絶縁膜（ベース絶縁膜）１５０２を有し、その上に単結晶シリコン層からなる半導体層１５０３を有するＳＯＩ基板を用意する。そして、このＳＯＩ基板の半導体層１５０３上に犠牲酸化膜を形成し、この犠牲酸化膜を介してチャネル形成領域のための不純物をイオン注入し、活性化処理を行う。もしくは、ここでは活性化処理を行わず、ソース／ドレイン形成のためのイオン注入後の活性化処理で代用してもよい。なお、上記したイオン注入、犠牲酸化膜の形成と除去とは適宜省略することができる。An SOI substrate having a buried insulating film (base insulating film) 1502 made of SiO 2 on a
次に、犠牲酸化膜を除去した後、図１５（ａ）に示すように、半導体層１５０３上にレジストパターン１５１１を形成する。このレジストパターンをマスクに用いて異方性エッチングを行い、半導体層１５０３を所定のパターン形状に加工する。図１５（ｂ）に示すように、レジストパターン１５１１を除去し、パターニングされた半導体層の一部１５０３が半導体凸部を構成する。 Next, after removing the sacrificial oxide film, a resist
なお、ゲート絶縁膜形成の前にベース絶縁膜を異方的（下方向）にエッチングすることでπゲートを、等方的（下方向と横方向）にエッチングすることでΩゲート又はＧＡＡゲートを形成することができる。 Before forming the gate insulating film, the base insulating film is anisotropically (downward) etched to form a π gate, and isotropically (downward and laterally) to form an Ω gate or a GAA gate. Can be formed.
次に、この半導体層１５０３からなる半導体凸部上にゲート絶縁膜１５０５を形成した後、不純物導入多結晶シリコン膜を形成し、これをパターニングしてゲート電極１５０４を形成する。もしくは、多結晶シリコン膜を形成し、これをパターニングしてゲート電極形状とし、ソース／ドレイン形成用のイオン注入時に同時に不純物を導入してゲート電極を形成してもよい。また、ゲート電極形成前に、半導体凸部の上面（頂部平面）に、側面に設けたゲート絶縁膜より厚い絶縁膜（キャップ絶縁膜）を設けることにより、半導体凸部の上面にチャネルが形成されず、両側面のみにチャネルが形成されるトランジスタを形成することができる。この厚い絶縁膜は、チャネル形成領域のための不純物イオン注入時に用いた犠牲酸化膜を除去せずに残留させることによって形成することができる。この厚い絶縁膜を半導体凸部上面に有する構成によれば、半導体凸部の上部コーナーにおける電界集中の影響を低減でき、しきい値電圧の変動の抑制に有利である。 Next, after forming a
次に、ゲート電極１５０４をマスクに用いて、不純物をイオン注入し、活性化処理を行って半導体層１５０３で構成される半導体凸部にソース／ドレイン領域を形成する。この不純物イオン注入後に、ゲート電極に側壁絶縁膜を設けてからさらに不純物イオン注入を行ってもよい。これにより、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を形成することができる。活性化熱処理を行った後、ソース／ドレイン領域およびゲート電極上に、コンタクト抵抗・シート抵抗等の抵抗低減のためにシリサイド層を設けてもよい。 Next, impurities are ion-implanted using the
以上のようにして形成した構造上に層間絶縁膜を設け、コンタクトプラグ及び配線を設けて、図５に示す第１の実施形態の半導体装置を得ることができる。 The semiconductor device of the first embodiment shown in FIG. 5 can be obtained by providing an interlayer insulating film on the structure formed as described above, and providing contact plugs and wirings.
〔製造例２〕
図１６〜１７を用いて、図６に示す第１の実施形態の半導体装置の製造方法を説明する。[Production Example 2]
A method for manufacturing the semiconductor device according to the first embodiment shown in FIG. 6 will be described with reference to FIGS.
シリコン基板１６０１上に犠牲酸化膜を形成し、この犠牲酸化膜を介してチャネル形成領域のための不純物をイオン注入し、活性化処理を行う。もしくは、ここでは活性化処理を行わず、ソース／ドレイン形成のためのイオン注入後の活性化処理で代用してもよい。なお、上記したイオン注入、犠牲酸化膜の形成と除去とは適宜省略することができる。 A sacrificial oxide film is formed on the
次に、犠牲酸化膜を除去した後、図１６（ａ）に示すように、シリコン基板１６０１上に、シリコン酸化膜１６１１及びシリコン窒化膜１６１２をこの順で形成し、次いで、レジストパターン１６１３を形成する。 Next, after removing the sacrificial oxide film, as shown in FIG. 16A, a
このレジストパターン１６１３をマスクに用いて異方性エッチングを行い、シリコン窒化膜１６１２を所定のパターン形状に加工する。そして、レジストパターン１６１３を除去した後、シリコン窒化膜パターン１６１２をマスクに用いて、図１６（ｂ）に示すようにシリコン酸化膜１６１１及びシリコン基板１６０１を異方性エッチングする。これにより、シリコン基板１６０１に溝が形成され、その溝内に所定のパターンを持つ半導体パターンが形成される。図１６（ｂ）では半導体パターン１６０３が半導体凸部を構成する。 Using this resist
次に、シリコン基板１６０１に設けられた溝内を埋め込むようにＣＶＤ法等によりＳｉＯ２等の絶縁体を堆積し、次いでＣＭＰ（化学的機械的研磨）により上面を平坦化する。これにより、図１６（ｃ）に示すように素子分離絶縁膜１６０２を形成する。その際、シリコン窒化膜１６１２は研磨ストッパとして利用することができる。Next, an insulator such as SiO 2 is deposited by CVD or the like so as to fill in the groove provided in the
次に、図１７（ｄ）に示すように、半導体パターン１６０３の上部が露出するように、この素子分離絶縁膜１６０２をエッチバックして、シリコン基板１６０１の溝の底に、この素子分離絶縁膜１６０２からなるベース絶縁膜を形成する。このベース絶縁膜平面から突出し、露出した半導体パターンの一部分で半導体凸部が構成される。その後、図１７（ｅ）に示すように、この半導体凸部の頂部に残存するシリコン酸化膜１６１１及びシリコン窒化膜１６１２を除去する。 Next, as shown in FIG. 17D, this element
次に、図１７（ｆ）に示すように、この半導体凸部上にゲート絶縁膜１６０５を形成した後、不純物導入多結晶シリコン膜を形成し、これをパターニングしてゲート電極１６０４を形成する。もしくは、多結晶シリコン膜を形成し、これをパターニングしてゲート電極形状とし、ソース／ドレイン形成用のイオン注入時に同時に不純物を導入してゲート電極を形成してもよい。また、ゲート電極形成前に、半導体凸部の上面（頂部平面）に、側面に設けたゲート絶縁膜より厚い絶縁膜（キャップ絶縁膜）を設けることにより、半導体凸部の上面にチャネルが形成されず、両側面のみにチャネルが形成されるトランジスタを形成することができる。 Next, as shown in FIG. 17F, after forming a
次に、ゲート電極１６０４をマスクに用いて、不純物をイオン注入し、活性化処理を行って半導体パターン１６０３で構成される半導体凸部にソース／ドレイン領域を形成する。この不純物イオン注入後に、ゲート電極に側壁絶縁膜を設けてからさらに不純物イオン注入を行ってもよい。これにより、いわゆるＬＤＤ構造を形成することができる。活性化熱処理を行った後、ソース／ドレイン領域およびゲート電極上に、コンタクト抵抗・シート抵抗等の抵抗低減のためにシリサイド層を設けてもよい。 Next, impurities are ion-implanted using the
以上のようにして形成した構造上に層間絶縁膜を設け、コンタクト及び配線を設けて、図６に示す第１の実施形態の半導体装置を得ることができる。 The semiconductor device of the first embodiment shown in FIG. 6 can be obtained by providing an interlayer insulating film on the structure formed as described above and providing contacts and wirings.
〔製造例３〕
図１８〜１９を用いて、図１０に示す第３の実施形態に相当する半導体装置の製造方法について説明する。[Production Example 3]
A method of manufacturing a semiconductor device corresponding to the third embodiment shown in FIG. 10 will be described with reference to FIGS.
シリコン基板１８０１上にＳｉＯ２からなる埋め込み絶縁膜１８０２を有し、その上に単結晶シリコン層からなる半導体層１８０３を有するＳＯＩ基板を用意する。そして、このＳＯＩ基板の半導体層１８０３上に犠牲酸化膜を形成し、この犠牲酸化膜を介してチャネル形成領域のための不純物をイオン注入し、活性化処理を行う。もしくは、ここでは活性化処理を行わず、ソース／ドレイン形成のためのイオン注入後の活性化処理で代用してもよい。なお、上記したイオン注入、犠牲酸化膜の形成と除去とは適宜省略することができる。An SOI substrate having a buried insulating
次に、犠牲酸化膜を除去した後、図１８（ａ）に示すように、半導体層１８０３上に、シリコン酸化膜１８１１及びシリコン窒化膜１８１２をこの順で形成し、次いで、レジストパターン１８１３を形成する。 Next, after removing the sacrificial oxide film, as shown in FIG. 18A, a
このレジストパターン１８１３をマスクに用いて異方性エッチングを行い、シリコン窒化膜１８１２を所定のパターン形状に加工する。そして、レジストパターン１８１３を除去した後、シリコン窒化膜パターン１８１２をマスクに用いて、図１８（ｂ）に示すようにシリコン酸化膜１８１１及び半導体層１８０３を異方性エッチングする。これにより、半導体層１８０３に溝が設けられ、その溝の底部では埋め込み絶縁膜１８０２が露出し、その溝の輪郭にて所定の半導体層パターンが形成される。この半導体層パターンの幅の狭い凸状部分でＦｉｎ型ＭＩＳＦＥＴの半導体凸部が構成され、幅が広く上面の面積が大きい部分でプレーナ型ＭＩＳＦＥＴが構成される。 Using this resist
次に、半導体層１８０３に設けられた溝内を埋め込むようにＣＶＤ法等によりＳｉＯ２等の絶縁体を堆積し、次いでＣＭＰにより上面を平坦化する。これにより、図１８（ｃ）に示すように素子分離絶縁膜１８１４を形成する。その際、シリコン窒化膜１８１２は研磨ストッパとして利用することができる。Next, an insulator such as SiO 2 is deposited by CVD or the like so as to fill in the groove provided in the
次に、ウェットエッチングにより、図１９（ｄ）に示すように、半導体層１８０３上のシリコン酸化膜１８１１及びシリコン窒化膜１８１２を素子分離絶縁膜１８１４の表面部分とともに除去する。 Next, as shown in FIG. 19D, the
次に、図１９（ｅ）に示すように、プレーナ型ＭＩＳＦＥＴの形成領域上にレジストパターン１８１５を形成し、これをマスクに用いてＦｉｎ型ＭＩＳＦＥＴの形成領域の素子分離絶縁膜１８１４を選択的に除去する。 Next, as shown in FIG. 19E, a resist
次に、レジストパターン１８１５を除去した後、半導体層１８０３上に、ゲート酸化膜１８０５及びゲート電極１８０４を設けて、図１９（ｆ）に示す構造を得ることができる。 Next, after removing the resist
以上のようにして形成した構造上に層間絶縁膜を設け、コンタクトプラグ及び配線を設けて、図１０に示す第３の実施形態に相当する半導体装置を得ることができる。 A semiconductor device corresponding to the third embodiment shown in FIG. 10 can be obtained by providing an interlayer insulating film on the structure formed as described above, and providing contact plugs and wirings.
なお、図１８（ｂ）に示す工程の後、半導体層１８０３の側面に酸化膜を形成し、続いて全面にシリコン窒化膜を設けて、その後に絶縁体を溝内を埋め込むように堆積してもよい。このシリコン窒化膜は、Ｆｉｎ型ＭＩＳＦＥＴの形成領域における素子分離絶縁膜を除去する際に（図１９（ｅ）に示す工程）、エッチングストッパ膜として利用することができる。形成した酸化膜と窒化膜は、半導体凸部上にゲート酸化膜およびゲート電極を形成する前にウェットエッチングにより除去することができる。 After the step shown in FIG. 18B, an oxide film is formed on the side surface of the
また、図１８（ｂ）に示す工程にて、シリコン酸化膜１８１１及びシリコン窒化膜１８１２を除去して、ゲート酸化膜およびゲート電極を形成することにより、図８に示す第２の実施形態に相当する半導体装置を得ることができる。 Further, in the step shown in FIG. 18B, the
〔その他の製造例〕
本発明においてゲート電極の形成は、上述した方法の他、例えば下記のように、いわゆるダマシンゲート法により形成することができる。[Other production examples]
In the present invention, the gate electrode can be formed by the so-called damascene gate method as described below, in addition to the method described above.
半導体凸部を形成した後、多結晶シリコン膜を堆積しこれをパターニングしてダミーゲートを形成する。このダミーゲートは後に除去され他のゲート電極材料と置き換えられる。次に、このダミーゲートを埋め込むように層間絶縁膜を形成し、次いでＣＭＰを行って層間絶縁膜の平坦化とともにダミーゲート表面を露出させる。そして、ダミーゲートを選択的に除去して溝を形成する。この溝内にゲート絶縁膜を形成した後、ゲート電極材料を埋め込んで目的とするゲート電極を形成する。次いで、所定の領域の層間絶縁膜を除去した後、ソース／ドレイン領域の形成などの通常のトランジスタ形成プロセスを行う。なお、上記プロセスにおいて、層間絶縁膜の形成前にソース／ドレイン領域等の通常のトランジスタ形成プロセスを行うこともできる。 After forming the semiconductor protrusion, a polycrystalline silicon film is deposited and patterned to form a dummy gate. This dummy gate is later removed and replaced with another gate electrode material. Next, an interlayer insulating film is formed so as to fill the dummy gate, and then CMP is performed to flatten the interlayer insulating film and expose the surface of the dummy gate. Then, the dummy gate is selectively removed to form a trench. After forming a gate insulating film in the trench, a gate electrode material is embedded to form a target gate electrode. Next, after removing the interlayer insulating film in a predetermined region, a normal transistor formation process such as formation of source / drain regions is performed. In the above process, a normal transistor formation process such as a source / drain region can be performed before the formation of the interlayer insulating film.
Claims (27)
１つのチップ内に、前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを有する半導体装置。A semiconductor convex portion projecting with respect to the substrate plane, a gate electrode extending on opposite side surfaces from the upper surface so as to straddle the semiconductor convex portion, and an insulation interposed between the gate electrode and the semiconductor convex portion A semiconductor device comprising a MIS field effect transistor having a film and source / drain regions,
A semiconductor device having a plurality of types of transistors having different widths W in the direction parallel to the substrate plane and perpendicular to the channel length direction of the semiconductor convex portion under the gate electrode as the MIS field effect transistor in one chip.
前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを形成する工程を有する半導体装置の製造方法。A semiconductor convex portion protruding with respect to the substrate plane, a gate electrode extending on opposite side surfaces from the upper surface so as to straddle the semiconductor convex portion, and an insulation interposed between the gate electrode and the semiconductor convex portion A method of manufacturing a semiconductor device including a MIS type field effect transistor having a film and source / drain regions and having a channel formed on at least both side surfaces of the semiconductor protrusion,
A method of manufacturing a semiconductor device, comprising: forming, as the MIS field effect transistor, a plurality of types of transistors having different widths W in a direction parallel to a substrate plane and perpendicular to a channel length direction in the semiconductor protrusion below the gate electrode .
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003301438 | 2003-08-26 | ||
| JP2003301438 | 2003-08-26 | ||
| JP2004238145 | 2004-08-18 | ||
| JP2004238145 | 2004-08-18 | ||
| PCT/JP2004/012092 WO2005020325A1 (en) | 2003-08-26 | 2004-08-24 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2005020325A1 true JPWO2005020325A1 (en) | 2007-11-01 |
Family
ID=34220738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005513330A Pending JPWO2005020325A1 (en) | 2003-08-26 | 2004-08-24 | Semiconductor device and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2005020325A1 (en) |
| WO (1) | WO2005020325A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11488868B2 (en) * | 2018-12-27 | 2022-11-01 | Nanya Technology Corporation | FinFET structure having different channel lengths |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224029B2 (en) | 2004-01-28 | 2007-05-29 | International Business Machines Corporation | Method and structure to create multiple device widths in FinFET technology in both bulk and SOI |
| JP5128064B2 (en) * | 2005-06-17 | 2013-01-23 | 国立大学法人東北大学 | Semiconductor device |
| US7288802B2 (en) * | 2005-07-27 | 2007-10-30 | International Business Machines Corporation | Virtual body-contacted trigate |
| JP2007149942A (en) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | Semiconductor device and manufacturing method thereof |
| CN101322240B (en) * | 2005-12-02 | 2011-12-14 | 国立大学法人东北大学 | Semiconductor device |
| JP2008172082A (en) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | Semiconductor device and method of manufacturing semiconductor device |
| JP4459257B2 (en) | 2007-06-27 | 2010-04-28 | 株式会社東芝 | Semiconductor device |
| EP2073267A1 (en) * | 2007-12-19 | 2009-06-24 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Method of fabricating multi-gate semiconductor devices and devices obtained |
| JP2010258124A (en) | 2009-04-23 | 2010-11-11 | Renesas Electronics Corp | Semiconductor device, and method of manufacturing the semiconductor device |
| KR101964262B1 (en) * | 2011-11-25 | 2019-04-02 | 삼성전자주식회사 | Semiconductor device and method of manufacturing same |
| WO2013101007A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process |
| KR101823105B1 (en) * | 2012-03-19 | 2018-01-30 | 삼성전자주식회사 | Method for fabricating field effect transistor |
| JP6344094B2 (en) * | 2014-07-02 | 2018-06-20 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
| KR102101836B1 (en) | 2014-07-24 | 2020-04-17 | 삼성전자 주식회사 | Delay cell and delay locked loop circuit and phase locked loop circuit adopting the same |
| KR102352154B1 (en) | 2015-03-03 | 2022-01-17 | 삼성전자주식회사 | Integrated circuit device |
| CN106328654B (en) * | 2015-07-08 | 2019-03-26 | 上海复旦微电子集团股份有限公司 | Semiconductor devices and forming method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492212B1 (en) * | 2001-10-05 | 2002-12-10 | International Business Machines Corporation | Variable threshold voltage double gated transistors and method of fabrication |
| JP4265882B2 (en) * | 2001-12-13 | 2009-05-20 | 忠弘 大見 | Complementary MIS equipment |
| JP2003229575A (en) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | Integrated semiconductor device and manufacturing method therefor |
-
2004
- 2004-08-24 JP JP2005513330A patent/JPWO2005020325A1/en active Pending
- 2004-08-24 WO PCT/JP2004/012092 patent/WO2005020325A1/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11488868B2 (en) * | 2018-12-27 | 2022-11-01 | Nanya Technology Corporation | FinFET structure having different channel lengths |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005020325A1 (en) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10868126B2 (en) | Semiconductor device | |
| TWI733704B (en) | Semiconductor and manufacturing method thereof | |
| JP4904815B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100781580B1 (en) | A dual structure finfet and the manufacturing method the same | |
| US10418480B2 (en) | Semiconductor device capable of high-voltage operation | |
| US6919601B2 (en) | Semiconductor device with gate electrode formed on each of three side surfaces of an active layer, and manufacturing method thereof | |
| TWI394232B (en) | Semiconductor apparatus | |
| JPWO2006006438A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPWO2005022637A1 (en) | Semiconductor device having fin-type field effect transistor | |
| JPWO2005020325A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5925740B2 (en) | Tunnel field effect transistor | |
| KR100769418B1 (en) | Finfet-type semiconductor device and method for fabricating the same | |
| SG175502A1 (en) | Semiconductor device comprising a field-effecttransistor in a silicon-on-insulator structure | |
| JP2010073869A (en) | Semiconductor device and method of manufacturing the same | |
| TW201729265A (en) | Fin field effect transistor | |
| TW201530772A (en) | Semiconductor structure and manufacturing method thereof | |
| US11189708B2 (en) | Semiconductor device structure with gate stack and method for forming the same | |
| JP4940797B2 (en) | Manufacturing method of semiconductor device | |
| JP2008028263A (en) | Semiconductor device | |
| TW202339000A (en) | Semiconductor device and method for fabricating the same | |
| US20210376116A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| CN103390637A (en) | Finfet and manufacturing method thereof | |
| CN108022926B (en) | Semiconductor device and method of forming the same | |
| TW202318668A (en) | Lateral diffused metal oxide semiconductor device | |
| TW202347452A (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120214 |