JPS648941B2 - - Google Patents
Info
- Publication number
- JPS648941B2 JPS648941B2 JP55179684A JP17968480A JPS648941B2 JP S648941 B2 JPS648941 B2 JP S648941B2 JP 55179684 A JP55179684 A JP 55179684A JP 17968480 A JP17968480 A JP 17968480A JP S648941 B2 JPS648941 B2 JP S648941B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- frame
- synchronization
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 9
- 108010076504 Protein Sorting Signals Proteins 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
- H04B7/2125—Synchronisation
- H04B7/2126—Synchronisation using a reference station
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はフレーム同期方式に係り、例えばデイ
ジタル電話回線における高速同期方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frame synchronization system, and for example, to a high-speed synchronization system in a digital telephone line.
一般に、２つの送受信装置間の通信は、フレー
ム同期が確立された後に行われる。２つの送受信
装置をそれぞれ親局と子局とすると、フレーム同
期は子局への着信又は子局からの発呼により開始
される。すなわち、着信又は発呼により子局内の
同期回路に親局から送られてくるフレーム同期信
号を含む信号列（バースト信号）が入力され、特
定パターンを持つフレーム同期信号を抽出する事
によりフレーム同期が確立される。 Generally, communication between two transmitting and receiving devices occurs after frame synchronization is established. Assuming that the two transmitting/receiving devices are a master station and a slave station, respectively, frame synchronization is started by an incoming call to the slave station or a call originating from the slave station. In other words, when a call arrives or originates, a signal string (burst signal) containing a frame synchronization signal sent from the master station is input to the synchronization circuit in the slave station, and frame synchronization is performed by extracting a frame synchronization signal with a specific pattern. Established.
従来のフレーム同期方式においては、受信側で
バースト信号の中からフレームの同期ごとにフレ
ーム同期信号の特定パターンのビツト長に等しい
長さのデータを検出し、この検出データをフレー
ム同期信号の特定パターンと比較し、一致がとれ
る迄フレーム同期毎に検出位置をずらしてフレー
ム同期をとつていた。しかしながら、この従来方
式によれば、短時間に同期を確立するためにはフ
レーム同期信号のビツト数を多くしなければなら
ず、従つてバースト信号に占めるフレーム同期信
号の割合が多くなるので、データ伝送効率が悪く
なるという問題があつた。また、送受信信号列が
マルチフレームで構成される場合は、フレーム同
期信号の特定パターンのビツトは各フレームに分
散して付加されるので、同期確立のためには、マ
ルチフレームを構成するフレームのすべてについ
てフレーム同期ビツトを抽出し、特定パターンと
比較しなければならないので、時間がかかる。同
期引込時間を短縮するためには、転送速度を速く
すればよいが、転送速度を上げる事は回路構成上
困難である。 In the conventional frame synchronization method, the receiving side detects data with a length equal to the bit length of a specific pattern of the frame synchronization signal from among the burst signals every time frame synchronization is performed, and uses this detected data as the bit length of the specific pattern of the frame synchronization signal. In comparison, frame synchronization was achieved by shifting the detection position every frame synchronization until a match was achieved. However, according to this conventional method, in order to establish synchronization in a short time, it is necessary to increase the number of bits of the frame synchronization signal, and therefore the proportion of the frame synchronization signal in the burst signal increases, so the data There was a problem that the transmission efficiency deteriorated. Furthermore, when the transmission/reception signal sequence is composed of multiple frames, the bits of the specific pattern of the frame synchronization signal are distributed and added to each frame. It is time consuming because the frame synchronization bits must be extracted for each frame and compared to a specific pattern. In order to shorten the synchronization pull-in time, it is possible to increase the transfer rate, but increasing the transfer rate is difficult due to the circuit configuration.
本発明の目的は、上述の従来方式における問題
にかんがみ、バースト信号の無出力状態の信号を
も同期信号の１部とみなすという構想に基づき、
バースト信号に占めるフレーム同期ビツト数を少
くしてデータ伝送効率を高める事にある。 In view of the above-mentioned problems with the conventional method, the purpose of the present invention is to:
The purpose is to increase data transmission efficiency by reducing the number of frame synchronization bits that occupy a burst signal.
上述の目的を達成するために、本発明において
は、フレーム同期信号とデータを重ね合せたバー
スト信号を受信し、フレーム同期をとる装置に於
て、該バースト信号のフレーム間の無出力状態の
信号の少なくとも一部と該無出力状態の信号に続
くフレーム同期信号とからなる信号パターンを所
定パターンと比較することにより１フレーム期間
でフレーム同期をとることを特徴とするフレーム
同期方式が提供される。 In order to achieve the above object, the present invention provides a device that receives a burst signal in which a frame synchronization signal and data are superimposed and performs frame synchronization, in which a non-output state signal between frames of the burst signal is used. A frame synchronization method is provided which is characterized in that frame synchronization is achieved in one frame period by comparing a signal pattern consisting of at least a portion of the signal and a frame synchronization signal following the non-output signal with a predetermined pattern.
以下、添附の図面に基づいて本発明によるフレ
ーム同期方式の実施例を従来方式と対比しながら
説明する。 Hereinafter, embodiments of the frame synchronization method according to the present invention will be described in comparison with the conventional method based on the accompanying drawings.
第１図はシングルフレーム構成の場合の従来の
フレーム同期方式の原理を説明するためのバース
ト信号波形図である。第１図において、送信装置
から受信装置に向けて送られる信号列の１フレー
ムＦはフレーム同期信号ｆとデータｄとで構成さ
れており、これをバースト状に送る事より通信が
行われる。すなわち、二線回線方式では送信側か
ら送られてくる信号列の中のバースト信号の無出
力状態のタイミングで、受信側から送信側にフレ
ーム同期信号とデータからなる信号列をバースト
状に送る事により通信が行われる。各フレームの
データｄは通常８ないし10ビツトで構成される。
フレーム同期信号ｆは予め定められた特定パター
ンのデータで構成されており、従来は、同期引込
時間の長期化を避けるために、各フレーム同期信
号の長さを例えば３ないし８ビツトのようにデー
タｄと比較して1/3〜１倍と長く設定していた。
このため、１フレームに占めるデータのビツト数
の割合は少なく、伝送効率が悪かつた。 FIG. 1 is a burst signal waveform diagram for explaining the principle of a conventional frame synchronization method in the case of a single frame configuration. In FIG. 1, one frame F of a signal train sent from a transmitter to a receiver is composed of a frame synchronization signal f and data d, and communication is performed by sending these in bursts. In other words, in the two-wire line system, a signal sequence consisting of a frame synchronization signal and data is sent in a burst form from the receiving side to the transmitting side at the timing when the burst signal in the signal sequence sent from the transmitting side is in a non-output state. Communication is performed by The data d of each frame usually consists of 8 to 10 bits.
The frame synchronization signal f is composed of data in a predetermined specific pattern, and conventionally, in order to avoid prolonging the synchronization pull-in time, the length of each frame synchronization signal is set to 3 to 8 bits, for example. It was set to be 1/3 to 1 times longer than d.
For this reason, the ratio of the number of data bits to one frame is small, resulting in poor transmission efficiency.
第２図はマルチフレーム構成の場合の従来方式
の原理を説明するための波形図である。第２図に
おいては、１マルチフレームが８フレームで構成
されており、各フレームはフレーム同期信号fiと
データdiとで構成されている（ここでｉ＝０、
１、２、…、又は７である）。７個のフレーム同
期信号f0，f1，f2，…，及びf7で特定のパターン
を形成する。このマルチフレーム形式では、各フ
レーム内のフレーム同期信号のビツト数は、シン
グルフレームの場合と同様であつても、同期引込
のためには８個のフレームからなる１マルチフレ
ームからフレーム同期パターンを抽出しなければ
ならないので、第１図の如き１フレーム構成の場
合のデータ伝送速度と等しい伝送速度でデータを
送る場合は、同期引込時間が極めて長くなる。 FIG. 2 is a waveform diagram for explaining the principle of the conventional system in the case of a multi-frame configuration. In FIG. 2, one multiframe consists of eight frames, and each frame consists of a frame synchronization signal fi and data di (here, i=0,
1, 2,..., or 7). Seven frame synchronization signals f 0 , f 1 , f 2 , . . . , and f 7 form a specific pattern. In this multiframe format, even though the number of bits of the frame synchronization signal in each frame is the same as in the case of a single frame, in order to acquire synchronization, the frame synchronization pattern must be extracted from one multiframe consisting of eight frames. Therefore, when transmitting data at a transmission rate equal to the data transmission rate in the case of a one-frame structure as shown in FIG. 1, the synchronization pull-in time becomes extremely long.
本発明においては、第１図及び第２図に記号Ｘ
で示されるバースト信号の無出力状態に着目し、
この無出力状態における無信号すなわちオール
「０」をもつフレーム同期信号の一部とみなす事
により、同期引込時間を増大させる事なくフレー
ム同期信号のビツト数を減少させる。 In the present invention, the symbol X is shown in FIGS. 1 and 2.
Focusing on the no-output state of the burst signal shown in
By regarding this as a part of the frame synchronization signal having no signal in this no-output state, that is, all "0", the number of bits of the frame synchronization signal can be reduced without increasing the synchronization pull-in time.
第３図は本発明によるフレーム同期方式に適用
されるデータ送受信システムの１実施例を示すブ
ロツク図である。第４図は第３図のシステムの動
作説明用波形図である。第３図において、親局１
０から送出されるフレーム同期信号を子局１１が
引込んで同期を確立する。このために、親局１０
内のデータ発生回路１から第４図ａに示されるデ
ータがフレーム単位に出力される。１フレーム内
のデータは本実施例においては10ビツトで構成さ
れている。１フレーム内のデータと次の１フレー
ム内のデータとの間隔は本実施例においては14ビ
ツトである。同期確立前はデータをオール「１」
とする事が好ましい。フレーム同期信号発生回路
２は、各フレーム毎に第４図ｂに示される１ビツ
トのフレーム同期信号「１」を、データの先頭ビ
ツト位置の直前のタイミングで送出する。第４図
ａに示したデータと第４図ｂに示したフレーム同
期信号はOR回路３によつて重ね合わせられて第
４図ｃに示されるバースト信号列となる。このバ
ースト信号列は出力回路４によつて回線に送出さ
れる。回線からの信号は子局１１内の受信回路５
によつて波形整形され、シフトレジスタ６に入力
される。シフトレジスタ６は入力信号列を本実施
例においては12ビツト毎に並列信号にしてパター
ン検出回路７に出力する。パターン検出回路は入
力された12ビツトの並列信号を、バースト信号の
無出力状態の11個のオール「０」とフレーム同期
信号の「１」とからなる12ビツトの特定パターン
と比較する。この比較の結果、不一致であれば、
一致がとれるまでシフトレジスタ６への入力を１
ビツトずつずらせていく。一致がとれると、パタ
ーン検出回路７は第４図ｄに示される同期確立信
号を信号処理回路８に与えて同期位置を知らせ、
同期引込み状態に入る。こうして、１ビツトとい
う短いフレーム同期信号を用いたにも拘らず、１
フレームの受信で同期が確立される。 FIG. 3 is a block diagram showing one embodiment of a data transmission/reception system applied to the frame synchronization method according to the present invention. FIG. 4 is a waveform diagram for explaining the operation of the system of FIG. 3. In Figure 3, the master station 1
The slave station 11 pulls in the frame synchronization signal sent from 0 and establishes synchronization. For this purpose, the master station 10
The data shown in FIG. 4a is output from the data generating circuit 1 in frame units. Data within one frame consists of 10 bits in this embodiment. In this embodiment, the interval between data in one frame and data in the next frame is 14 bits. Before synchronization is established, all data is “1”
It is preferable to do so. The frame synchronization signal generating circuit 2 sends out a 1-bit frame synchronization signal "1" shown in FIG. 4B for each frame at a timing immediately before the first bit position of the data. The data shown in FIG. 4a and the frame synchronization signal shown in FIG. 4b are superimposed by the OR circuit 3 to form a burst signal sequence shown in FIG. 4c. This burst signal train is sent out to the line by the output circuit 4. The signal from the line is received by the receiving circuit 5 in the slave station 11.
The signal is waveform-shaped and input to the shift register 6. In this embodiment, the shift register 6 converts the input signal string into parallel signals every 12 bits and outputs them to the pattern detection circuit 7. The pattern detection circuit compares the input 12-bit parallel signal with a specific 12-bit pattern consisting of 11 all "0"s in the non-output state of the burst signal and "1" in the frame synchronization signal. As a result of this comparison, if there is a discrepancy,
The input to shift register 6 is 1 until a match is found.
Shift bit by bit. When a match is found, the pattern detection circuit 7 gives the synchronization establishment signal shown in FIG. 4d to the signal processing circuit 8 to inform it of the synchronization position.
Enters synchronous pull-in state. In this way, despite using a short frame synchronization signal of 1 bit,
Synchronization is established upon frame reception.
上述の実施例においてはバースト信号長を11ビ
ツト、無出力信号長を13ビツトと、同期検出パタ
ーンを12ビツトとしたが、一般に無出力状態がｎ
ビツトのバースト信号長より長い場合は、同期検
出パターンをｎビツトのオール「０」と１ビツト
のフレーム同期信号「１」とからなるｎ＋１ビツ
トとすれば、１フレームの受信で同期引込が可能
である。また、同期検出パターンをｎビツトより
小のｍビツトのオール「０」と１ビツトのフレー
ム同期信号「１」とからなるｍ＋１ビツトとして
も短い同期引込時間で同期が確立される。 In the above embodiment, the burst signal length was 11 bits, the no-output signal length was 13 bits, and the synchronization detection pattern was 12 bits, but generally the no-output state is n.
If the synchronization detection pattern is n+1 bits consisting of n bits of all "0" and 1 bit of frame synchronization signal "1", synchronization can be achieved by receiving one frame. be. Furthermore, even if the synchronization detection pattern is set to m+1 bits consisting of all "0" bits of m bits smaller than n bits and a frame synchronization signal "1" of 1 bit, synchronization can be established in a short synchronization pull-in time.
第５図は本発明によるフレーム同期方式に適用
されるデータ送受信システムの他の実施例を示す
ブロツク図であり、第６図は第５図のシステムの
動作説明用波形図である。第５図及び第６図にお
いては、第３図及び第４図と異なり、データ送受
信を同一回線を使用して交互に時分割で行う。こ
のため、親局１０及び子局１１は共に送信回路４
及び受信回路５を有し、親局１０に同期して子局
１１が動作する。子局１１は親局１０と同期がと
れていない時は信号の送出は行わない。親局１０
から信号を送出している場合のデータ、フレーム
同期信号及びこれらが重ね合わされたバースト信
号は第６図ａ，ｂ及びｃにそれぞれ示される如
く、第３図及び第４図について説明した信号と同
一であるが、第６図ｅに示されるインヒビツト信
号によつて親局１０内の受信回路５の出力は強制
的に「０」にされる。親局１０からのフレーム同
期信号に前述の実施例において説明したようにし
て同期した子局１１は、親局１０からのバースト
信号の無出力期間に第６図ｆに示されるバースト
信号を親局に向けて送出する。親局１０の受信回
路５はこの時、インヒビツト状態にないので前述
の実施例と同様にして親局は子局からのフレーム
同期信号に同期する。 FIG. 5 is a block diagram showing another embodiment of the data transmission/reception system applied to the frame synchronization method according to the present invention, and FIG. 6 is a waveform diagram for explaining the operation of the system of FIG. In FIGS. 5 and 6, unlike in FIGS. 3 and 4, data transmission and reception are performed alternately in time division using the same line. Therefore, both the master station 10 and the slave station 11 have transmitter circuits 4
and a receiving circuit 5, and a slave station 11 operates in synchronization with the master station 10. When the slave station 11 is not synchronized with the master station 10, it does not transmit a signal. Master station 10
The data, frame synchronization signal, and burst signal in which these signals are superimposed are the same as the signals explained in FIGS. 3 and 4, as shown in FIGS. 6a, b, and c, respectively. However, the output of the receiving circuit 5 in the master station 10 is forced to "0" by the inhibit signal shown in FIG. 6e. The slave station 11 synchronized with the frame synchronization signal from the master station 10 as explained in the above embodiment transmits the burst signal shown in FIG. Send it towards. Since the receiving circuit 5 of the master station 10 is not in the inhibited state at this time, the master station synchronizes with the frame synchronization signal from the slave station in the same manner as in the previous embodiment.
なお、前述の２つの実施例においてはフレーム
同期ビツトを１ビツトとしたが、本発明はこれに
限るものではなく、少数ビツトの特定パターンと
してもよい。また、同期確立前のデータはオール
「１」とする事が同期検出パターンとの比較上好
ましいが、オール「０」としてもランダムな
「０」、「１」の信号列でも、本発明により得られ
る効果は大きい。 In the two embodiments described above, the frame synchronization bit is one bit, but the present invention is not limited to this, and a specific pattern of a small number of bits may be used. Furthermore, although it is preferable for the data before synchronization to be all 1's in comparison with the synchronization detection pattern, it is possible to use all 0's or a random signal string of 0's and 1's according to the present invention. The effect is great.
また、前述の２つの実施例では、シングルフレ
ーム構成のデータ送受信における同期引込につい
て述べたが、マルチフレーム構成のデータ送受信
の場合でも１フレームの受信で同期が確立される
ので、従来のように多数のマルチフレームの受信
で同期を確立するのと比較して同期引込時間は大
幅に短縮される。 In addition, in the two embodiments described above, synchronization was described in the transmission and reception of data with a single frame configuration, but even in the case of data transmission and reception with a multiframe configuration, synchronization is established by receiving one frame. The synchronization time is significantly reduced compared to establishing synchronization by receiving multiple frames.
以上の説明から明らかなように、本発明によれ
ば少数の同期ビツトの付加で多数の同期ビツトを
付加した場合と同様の同期引込特性を得る事がで
きるので、デイジタル電話回線におけるデータ伝
送効率が向上する。 As is clear from the above explanation, according to the present invention, by adding a small number of synchronization bits, it is possible to obtain the same synchronization pull-in characteristics as when adding a large number of synchronization bits, so that data transmission efficiency in digital telephone lines can be improved. improves.
第１図はシングルフレーム構成の場合の従来の
フレーム同期方式の原理を説明するためのバース
ト信号波形図、第２図はマルチフレーム構成の場
合の従来方式の原理を説明するための波形図、第
３図は本発明によるフレーム同期方式に適用され
るデータ送受信システムの１実施例を示すブロツ
ク図、第４図は第３図のシステムの動作説明用波
形図、第５図は本発明によるフレーム同期方式に
適用されるデータ送受信システムの他の実施例を
示すブロツク図、そして第６図は第５図のシステ
ムの動作説明用波形図である。
１：データ発生回路、２：フレーム同期信号発
生回路、３：OR回路、４：送信回路、５：受信
回路、６：シフトレジスタ、７：パターン検出回
路、８：信号処理回路、１０：親局、１１：子
局、ｆ：フレーム同期信号、ｄ：データ、Ｘ：バ
ースト信号の無出力状態。
Figure 1 is a burst signal waveform diagram for explaining the principle of the conventional frame synchronization method in the case of a single frame configuration. Figure 2 is a waveform diagram for explaining the principle of the conventional method in the case of a multi-frame configuration. Figure 3 is a block diagram showing one embodiment of a data transmission/reception system applied to the frame synchronization method according to the present invention, Figure 4 is a waveform diagram for explaining the operation of the system in Figure 3, and Figure 5 is a frame synchronization system according to the present invention. FIG. 6 is a block diagram showing another embodiment of a data transmission/reception system applied to the system, and FIG. 6 is a waveform diagram for explaining the operation of the system of FIG. 1: Data generation circuit, 2: Frame synchronization signal generation circuit, 3: OR circuit, 4: Transmission circuit, 5: Receiving circuit, 6: Shift register, 7: Pattern detection circuit, 8: Signal processing circuit, 10: Master station , 11: Child station, f: Frame synchronization signal, d: Data, X: No output state of burst signal.
Claims (1)
スト信号を受信し、フレーム同期をとる装置に於
て、該バースト信号のフレーム間の無出力状態の
信号の少なくとも一部と該無出力状態の信号に続
くフレーム同期信号とからなる信号パターンを所
定パターンと比較することにより１フレームの期
間でフレーム同期をとることを特徴とするフレー
ム同期方式。1. In a device that receives a burst signal in which a frame synchronization signal and data are superimposed and performs frame synchronization, at least a part of a signal in a non-output state between frames of the burst signal and a signal following the signal in a non-output state A frame synchronization method characterized in that frame synchronization is achieved in one frame period by comparing a signal pattern consisting of a frame synchronization signal with a predetermined pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55179684A JPS57104342A (en) | 1980-12-20 | 1980-12-20 | Frame synchronizing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55179684A JPS57104342A (en) | 1980-12-20 | 1980-12-20 | Frame synchronizing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57104342A JPS57104342A (en) | 1982-06-29 |
| JPS648941B2 true JPS648941B2 (en) | 1989-02-15 |
Family
ID=16070057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55179684A Granted JPS57104342A (en) | 1980-12-20 | 1980-12-20 | Frame synchronizing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57104342A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60199247A (en) * | 1984-03-23 | 1985-10-08 | Nitsuko Ltd | Synchronizing system of frame |
| JPH0526851Y2 (en) * | 1986-11-28 | 1993-07-07 | ||
| JP2558269B2 (en) * | 1987-01-28 | 1996-11-27 | 株式会社日立製作所 | Frame synchronization method |
-
1980
- 1980-12-20 JP JP55179684A patent/JPS57104342A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57104342A (en) | 1982-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3970798A (en) | Time division multiplex data transmission system | |
| US4631721A (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
| US3651474A (en) | A synchronization system which uses the carrier and bit timing of an adjacent terminal | |
| US3602647A (en) | Control signal transmission in time division multiplex system communications | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPS648941B2 (en) | ||
| JPS63252047A (en) | Digital radio transmission system | |
| JPH0142177B2 (en) | ||
| JPS5911222B2 (en) | Multi-frame synchronization method | |
| JP2887963B2 (en) | Digital wireless transmission system | |
| JPH0315868B2 (en) | ||
| JP2751675B2 (en) | Digital wireless transmission system | |
| US3963867A (en) | Method for indicating a free-line state in a binary data communication system | |
| JP2669844B2 (en) | Multiple access control method | |
| JPS6231229A (en) | Repeater | |
| JPS59190753A (en) | Two-way communication system | |
| JPH0823319A (en) | Synchronization control system | |
| JP3504554B2 (en) | Time division multiplexed data communication system and transmitter and receiver thereof | |
| JPH07118673B2 (en) | Communication method | |
| JPS6010832A (en) | Synchronism detection circuit | |
| EP0136749A1 (en) | Telephone exchange comprising peripheral control domains | |
| JPH08204775A (en) | Signal transmission system | |
| JPH02206242A (en) | Time division multiplex transmission system | |
| JPH0530069A (en) | Control signal transmission system | |
| GB2081053A (en) | Exchange Synchronisation System |