JPS646487B2 - - Google Patents
Info
- Publication number
- JPS646487B2 JPS646487B2 JP18064781A JP18064781A JPS646487B2 JP S646487 B2 JPS646487 B2 JP S646487B2 JP 18064781 A JP18064781 A JP 18064781A JP 18064781 A JP18064781 A JP 18064781A JP S646487 B2 JPS646487 B2 JP S646487B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing routine
- address
- interrupt processing
- item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、割込み制御方式、とくに割込み要因
に応じた割込み処理ルーチンのアドレスを記憶し
ている割込みベクトル・テーブルの内容の変更を
簡単に行い得るようにしたものである。[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention provides an interrupt control system, in particular, an interrupt vector table that stores the addresses of interrupt processing routines according to interrupt factors. This is what I did to get it.
(2) 従来技術と問題点
割込みベクトル・テーブルの各エントリに割込
み要因に対応する割込み処理ルーチンの先頭アド
レスを書込んでおき、割込みが発生した時、割込
みベクトル・テーブルを参照して該当する割込み
処理ルーチンを実行することは従来から行われて
いる。従来の割込みベクトル・テーブルの作成の
方式としては、予め割込み処理ルーチンのアドレ
スが格納されている割込みベクトル・テーブルを
作成しておき当該割込みベクトル・テーブルを主
記憶装置のテーブル領域にロードする方式と、初
期化プログラムによつて割込みベクトル・テーブ
ルを作成する方式とが知られているが、割込み処
理ルーチンのアドレスが変更される度に、前者の
方式は割込みベクトル・テーブルを作成し直さな
ければならないという欠点があり、後者の方式は
初期化プログラムも変更しなければならないとい
う欠点がある。(2) Prior art and problems The start address of the interrupt processing routine corresponding to the interrupt factor is written in each entry of the interrupt vector table, and when an interrupt occurs, the interrupt vector table is referred to and the corresponding interrupt is Executing processing routines is conventional. Conventional methods for creating an interrupt vector table include creating an interrupt vector table in which the addresses of interrupt processing routines are stored in advance, and then loading the interrupt vector table into the table area of the main memory. , a method in which an interrupt vector table is created by an initialization program is known, but in the former method, the interrupt vector table must be re-created every time the address of the interrupt processing routine is changed. The latter method has the disadvantage that the initialization program must also be changed.
(3) 発明の目的
本発明は、上記の欠点を除去するものであつ
て、割込みベクトル・テーブルを割込み処理ルー
チンのロード時に作成することを可能とし、これ
により個々の割込み処理ルーチンの作成や変更を
容易にした割込み制御方式を提供することを目的
としている。(3) Purpose of the Invention The present invention eliminates the above-mentioned drawbacks, and makes it possible to create an interrupt vector table when loading an interrupt processing routine, thereby making it possible to create or change individual interrupt processing routines. The purpose of this study is to provide an interrupt control method that facilitates this.
(4) 発明の構成
そしてそのため、本発明の割込み制御方式は、
割込み要因を認識し、それぞれの割込み要因に対
応した割込み処理ルーチンのアドレスを記憶して
いる割込みベクトルを参照することによつて割込
み要因に対応した割込処理ルーチンを実行するよ
うになつた処理装置において、外部記憶装置に格
納されている割込み処理ルーチンを含むオブジエ
クト・プログラムのデイクシヨナリ部に、割込み
ベクトル項目であることを示す項目識別子、割込
み要因番号および割込み処理ルーチン・アドレス
より成る割込みベクトル項目を書込み、上記割込
み処理ルーチンを含むオブジエクト・プログラム
を主記憶装置にロードするとき、上記割込み要因
番号で指定される割込みベクトル・テーブルのエ
ントリに、上記割込み処理ルーチン・アドレスを
書込むことを特徴とするものである。(4) Structure of the invention Therefore, the interrupt control method of the present invention is as follows:
A processing device that recognizes interrupt factors and executes the interrupt processing routine corresponding to the interrupt factor by referring to the interrupt vector that stores the address of the interrupt processing routine corresponding to each interrupt factor. writes an interrupt vector item consisting of an item identifier indicating that it is an interrupt vector item, an interrupt factor number, and an interrupt processing routine address to the dictionary section of an object program containing an interrupt processing routine stored in an external storage device. , characterized in that, when an object program including the above interrupt processing routine is loaded into the main storage device, the above interrupt processing routine address is written to an entry of an interrupt vector table specified by the above interrupt factor number. It is.
(5) 発明の実施例 以下、本発明を図面を参照しつつ説明する。(5) Examples of the invention Hereinafter, the present invention will be explained with reference to the drawings.
第１図は本発明における外部記憶装置に格納さ
れている割込み処理ルーチンを含むオブジエク
ト・モジユールの構成を示す図、第２図は本発明
における主記憶装置の構成を示す図である。 FIG. 1 is a diagram showing the configuration of an object module including an interrupt processing routine stored in an external storage device according to the present invention, and FIG. 2 is a diagram showing the configuration of the main storage device according to the present invention.
第１図および第２図において、１は外部記憶装
置、２は割込み処理ルーチンを含むオブジエク
ト・モジユール、３はデイクシヨナリ部、４はテ
キスト部、５は割込みベクトル項目、６は主記憶
装置、８は割込ベクトル・テーブル、７は割込み
ベクトル・テーブルのエントリ、９は割込み処理
ルーチンをそれぞれ示している。 1 and 2, 1 is an external storage device, 2 is an object module containing an interrupt processing routine, 3 is a dictionary section, 4 is a text section, 5 is an interrupt vector item, 6 is a main storage device, and 8 is a An interrupt vector table, 7 indicates an entry of the interrupt vector table, and 9 indicates an interrupt processing routine.
割込み処理ルーチンを含むプログラムは通常は
外部記憶装置１に格納されており、第１図に示す
ようにテキスト部４（プログラム本体）と、ロー
ドなどの制御に必要な各種情報の集合体であるデ
イクシヨナリ部３とに分けられている。本発明に
おいては、デイクシヨナリ部３に割込みベクトル
項目５が設けられている。割込みベクトル項目５
は、項目識別子、割込み要因番号および処理ルー
チン・アドレスから構成されている。項目識別子
とはこの項目が割込みベクトル項目であることを
示すためのものであり、割込み要因番号とは割込
み要因に割当てられた番号であり、処理ルーチ
ン・アドレスとは割込み要因に対応する割込み処
理ルーチンのアドレスを示すものである。 A program including an interrupt processing routine is normally stored in an external storage device 1, and as shown in FIG. It is divided into Part 3. In the present invention, the dictionary section 3 is provided with an interrupt vector item 5. Interrupt vector item 5
consists of an item identifier, an interrupt factor number, and a processing routine address. The item identifier is used to indicate that this item is an interrupt vector item, the interrupt factor number is the number assigned to the interrupt factor, and the processing routine address is the interrupt processing routine corresponding to the interrupt factor. This indicates the address of .
第２図は主記憶装置の構成を示すものである。
主記憶装置１の所定の領域、例えば第０番地から
第1023番地までの領域が割込みベクトル・テーブ
ル８に割当てられており、割込みベクトル・テー
ブル８の各エントリ７はバイト単位であり、これ
らのエントリに対しては順番に０、１、２、…
255と番号が与えられている。初期プログラム・
ロードを行うプログラム（初期プログラム・ロー
ダ）は、第１図に示すような構成をもつ割込み処
理ルーチンを含むプログラムを外部記憶装置１か
ら主記憶装置６へロードするが、このときデイク
シヨナリ部３を参照し、割込みベクトル項目５が
存在する場合には、割込みベクトル項目５の中の
割込み要因番号の示す割込みベクトル・テーブル
８のエントリ７の中に割込みベクトル項目５の中
の処理ルーチン・アドレスを格納し、これによつ
て割込みベクトル・テーブルを作成する。 FIG. 2 shows the configuration of the main storage device.
A predetermined area of the main memory 1, for example, an area from address 0 to address 1023, is allocated to the interrupt vector table 8, and each entry 7 of the interrupt vector table 8 is in units of bytes, and these entries For 0, 1, 2,...
It is numbered 255. Initial program
The loading program (initial program loader) loads a program including an interrupt processing routine having the configuration shown in FIG. 1 from the external storage device 1 to the main storage device 6. However, if interrupt vector item 5 exists, the processing routine address in interrupt vector item 5 is stored in entry 7 of interrupt vector table 8 indicated by the interrupt factor number in interrupt vector item 5. , thereby creating an interrupt vector table.
(6) 発明の効果
以上の説明から明らかなように、本発明によれ
ば、初期プログラム・ローダは各割込み処理ルー
チンのアドレスを意識する必要がなく、また、初
期化プログラムでの割込みベクトル・テーブルの
作成が不要となるので、新しい割込み処理ルーチ
ンの追加や変更が容易となる。初期プログラム・
ロード時以外のときにも、容易に割込み処理ルー
チンをロードし、割込みベクトル・テーブルに処
理ルーチンのアドレスを格納することが可能であ
り、このため割込み処理ルーチンをそのルーチン
が必要になつた時点で任意の記憶領域を効率的に
使用することが可能となる効果がある。(6) Effects of the Invention As is clear from the above explanation, according to the present invention, the initial program loader does not need to be aware of the addresses of each interrupt processing routine, and the interrupt vector table in the initialization program Since it is not necessary to create a new interrupt processing routine, it becomes easy to add or change a new interrupt processing routine. Initial program
It is possible to easily load an interrupt handler and store the address of the handler in the interrupt vector table at times other than when the interrupt handler is loaded. This has the effect of making it possible to use any storage area efficiently.
第１は本発明における外部記憶装置に格納され
ている割込み処理ルーチンを含むオブジエクト・
モジユールの構成を示す図、第２図は本発明にお
ける主記憶装置の構成を示す図である。
１…外部記憶装置、２…割込み処理ルーチンを
含むオブジエクト・モジユール、３…デイクシヨ
ナリ部、４…テキスト部、５…割込みベクトル項
目、６…主記憶装置、８…割込みベクトル・テー
ブル、７…割込みベクトル・テーブルのエント
リ、９…割込み処理ルーチン。
The first is an object containing an interrupt processing routine stored in an external storage device according to the present invention.
FIG. 2 is a diagram showing the configuration of the module, and FIG. 2 is a diagram showing the configuration of the main storage device in the present invention. 1...External storage device, 2...Object module including interrupt processing routine, 3...Dictionary section, 4...Text section, 5...Interrupt vector item, 6...Main storage device, 8...Interrupt vector table, 7...Interrupt vector - Table entry, 9...Interrupt processing routine.
Claims (1)
に対応した割込み処理ルーチンのアドレスを記憶
している割込みベクトルを参照することによつて
割込み要因に対応した割込処理ルーチンを実行す
るようになつた処理装置において、外部記憶装置
に格納されている割込処理ルーチンを含むオブジ
エクト・プログラムのデイクシヨナリ部に、割込
みベクトル項目であることを示す項目識別子、割
込み要因番号および割込み処理ルーチン・アドレ
スより成る割込みベクトル項目を書込み、上記割
込処理ルーチンを含むオブジエクト・プログラム
を主記憶装置にロードするとき、上記割込み要因
番号で指定される割込みベクトル・テーブルのエ
ントリに、上記割込み処理ルーチン・アドレスを
書込むことを特徴とする割込み制御方式。1. Processing that recognizes interrupt factors and executes the interrupt processing routine corresponding to the interrupt factor by referring to the interrupt vector that stores the address of the interrupt processing routine corresponding to each interrupt factor. In the device, an interrupt vector item consisting of an item identifier indicating that it is an interrupt vector item, an interrupt cause number, and an interrupt processing routine address is stored in the dictionary section of the object program containing the interrupt processing routine stored in the external storage device. , and when an object program including the interrupt processing routine is loaded into the main memory, the interrupt processing routine address is written to the entry of the interrupt vector table specified by the interrupt factor number. Interrupt control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18064781A JPS5882344A (en) | 1981-11-11 | 1981-11-11 | Interruption control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18064781A JPS5882344A (en) | 1981-11-11 | 1981-11-11 | Interruption control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882344A JPS5882344A (en) | 1983-05-17 |
| JPS646487B2 true JPS646487B2 (en) | 1989-02-03 |
Family
ID=16086843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18064781A Granted JPS5882344A (en) | 1981-11-11 | 1981-11-11 | Interruption control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882344A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568643A (en) * | 1993-10-12 | 1996-10-22 | Sony Corporation | Efficient interrupt control apparatus with a common interrupt control program and control method thereof |
-
1981
- 1981-11-11 JP JP18064781A patent/JPS5882344A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5882344A (en) | 1983-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3924245A (en) | Stack mechanism for a data processor | |
| ES8103868A1 (en) | Access system for memory modules. | |
| EP0284364A3 (en) | High speed computer system | |
| JPS646487B2 (en) | ||
| US5684995A (en) | Segment division management system | |
| GB1348171A (en) | Status marking of variables | |
| JP2990609B2 (en) | Computer system | |
| JPH0195343A (en) | Storage | |
| JPS63118852A (en) | Control system for virtual memory | |
| JPS5769460A (en) | Data saving control system | |
| JPS6046747B2 (en) | Initial program loading method | |
| JP2663600B2 (en) | Control table relocation processing method | |
| JPS55116145A (en) | Microprogram controller | |
| JPS6168643A (en) | Extension system for interpreter type language function | |
| JPS5614358A (en) | Operation log storing system | |
| JPS62145327A (en) | Merging system for common subroutine | |
| JPH0287227A (en) | Data processor | |
| JPH0844570A (en) | System and method for program execution | |
| JPH01166240A (en) | Program load control system | |
| JPS62204338A (en) | Lisp language processing system | |
| JPS6391740A (en) | Stack control system | |
| JPS60214039A (en) | Data processor | |
| JPH02181861A (en) | Multi-processor system | |
| JPS59231661A (en) | Bank control system accompanying program division | |
| JPS60220442A (en) | Memory access system |