JPS5882344A - Interruption control system - Google Patents
Interruption control systemInfo
- Publication number
- JPS5882344A JPS5882344A JP18064781A JP18064781A JPS5882344A JP S5882344 A JPS5882344 A JP S5882344A JP 18064781 A JP18064781 A JP 18064781A JP 18064781 A JP18064781 A JP 18064781A JP S5882344 A JPS5882344 A JP S5882344A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing routine
- interruption
- item
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は１割込み制御方式、とくに割込み要因に応じた
割込み処理ルーチンのアドレスを配憶している割込みベ
クトル・テーブルの内容の変更を簡単に行い得るように
したものである。DETAILED DESCRIPTION OF THE INVENTION (1) Technical field of the invention The present invention provides an interrupt control method, in particular, an easy way to change the contents of an interrupt vector table that stores addresses of interrupt processing routines according to interrupt factors. It has been made possible to do so.
（２）従来技術と問題点
割込みベクトル・テーブルの各エンＦ １１に割込み要
因に対応する割込み処理ルーチンの先頭アドレスを書込
んでおき１割込みが発生した時１割込みベクトル・テー
ブルを参照して該当する割込み処理ルーチンを実行する
ことは従来から行われている。従来の割込みベクトル・
テーブルの作成の方式としては、予め割込み処理ルーチ
ンのアドレスが格納されている割込みベクトル・テーブ
ルを作成しておき当該割込みベクトル・テーブルを主記
憶装置のテーブル領域にロードする方式と、初期化ツー
ログラムによって割込みベクトル・テーブルを作成する
方式とが知られているか１割込み処理ルーチンのアドレ
スが変更される度に、前者の方式は割込みベクトル・テ
ーブルを作成し直さなければ寿らないという欠点かあり
、後者の方式は初期化ツーログラムも変更し彦けれはな
らないという欠点がある。(2) Prior art and problems Write the start address of the interrupt processing routine corresponding to the interrupt factor in each F11 of the interrupt vector table, and when one interrupt occurs, refer to the interrupt vector table to find the corresponding one. It has been conventional practice to execute an interrupt handling routine for processing. Traditional interrupt vector
There are two ways to create a table: one is to create an interrupt vector table in which the addresses of interrupt handling routines are stored in advance and load the interrupt vector table into the table area of the main memory, and the other is to use an initialization toologram. Is there a known method for creating an interrupt vector table?The former method has the disadvantage that it will not last unless the interrupt vector table is re-created every time the address of the interrupt handling routine is changed, whereas the latter method does not last long. The disadvantage of this method is that the initialization tourogram must also be changed.
（３）発明の目的
本発明は、上記の欠点を除去するものであって割込みベ
クトル・テーブルを割込み処理ルーチンのロード時に作
成することを可能とし、これにより個々の割込み処理ル
ーチンの作成や変更を容易にした割込み制御方式を提供
することを目的としている。(3) Purpose of the Invention The present invention eliminates the above-mentioned drawbacks by making it possible to create an interrupt vector table when loading an interrupt handling routine, thereby making it possible to create or change individual interrupt handling routines. The purpose is to provide a simplified interrupt control method.
（４） 発明の構成 そしてそのため、本発明の割込み制御方式は。(4) Structure of the invention Therefore, the interrupt control method of the present invention is as follows.
割込み要因を認識し、それぞれの割込み要因に対応した
割込み処理ルーチンのアドレスを記憶している割込みベ
クトルを参照することによって割込み要因に対応した割
込処理ルーチンを実行するようになった処理装置におい
て、外部記憶装置に格納されている割込み処理ルーチン
を含むオブジェクト・ツーログラムのデイクンヨナυ都
に１割込みベクトル項目であることを示す項目識別子１
割込み要因番号および割込み処理ルーチン・アドレスよ
り成る割込みベクトル項目を書込み、上記割込処理ルー
チンを含むオブジェクト・プログラムを主配憶装置にロ
ードするとき、上記割込み要因番号で指定される割込み
ベクトル・テーブルのエントリに、上記割込み処理ルー
チン・アドレスを書込むことを特徴とするものである・
（５）発明の実施例
以下、本発明を図面を参照しつつ説明する。In a processing device that recognizes an interrupt factor and executes an interrupt processing routine corresponding to the interrupt factor by referring to an interrupt vector that stores the address of the interrupt processing routine corresponding to each interrupt factor, Item identifier 1 indicating that there is 1 interrupt vector item in the object tourogram containing the interrupt processing routine stored in the external storage device.
When an interrupt vector item consisting of an interrupt factor number and an interrupt processing routine address is written and an object program containing the above interrupt processing routine is loaded into the main storage device, the interrupt vector table specified by the above interrupt factor number is The present invention is characterized in that the above-mentioned interrupt processing routine address is written in the entry. (5) Embodiments of the Invention The present invention will be described below with reference to the drawings.
第】図は本発明における外部ＭＦ憤架装置格納されてい
る割込み処理ルーチンを含むオブジェクト・モジュール
の構成を示す図、第２図は本発明における主記憶装置の
構成を示す肉である。1 is a diagram showing the configuration of an object module including an interrupt processing routine stored in the external MF storage device according to the present invention, and FIG. 2 is a diagram showing the configuration of the main storage device according to the present invention.
第１図および第２図において、■は外部記憶装置、２は
割込み処理ルーチンを含むオブジェクト・モジュール、
３はディクショナリ部、４はテキスト部、５は割込みベ
クトル項目、６は主記憶装置、８は割込ベクトル・テー
ブル、７は割込みベクトル・テーブルのエントリ、９は
割込み処理ルーチンをそれぞれ示している。In FIGS. 1 and 2, ■ is an external storage device, 2 is an object module containing an interrupt processing routine,
3 is a dictionary section, 4 is a text section, 5 is an interrupt vector item, 6 is a main memory, 8 is an interrupt vector table, 7 is an entry in the interrupt vector table, and 9 is an interrupt processing routine.
割込み処理ルーチンを含むプログラムは通常は外部記憶
装置】に格納されており、第１図に示すようにテキスト
部４（プログラム本体）ト、ロード々どの制御に必要な
各種情報の集合体であるディクショナリ部３とに分けら
れている。本発明においては、ディクショナリ部３に割
込みベクトル項目５が設けられている。割込みベクトル
項目５は１項目識別子１割込み要因番号および処理ルー
チン・アドレスから構成されている。項目識別子とはこ
の項目が割込みベクトル項目であることを示すためのも
のであり１割込み要因番号とは割込み要因に割当てられ
た番号であり、処理ルーチン・アドレスとは割込み要因
に対応する割込み処理ルーテンのアドレスを示すもので
ある。A program including an interrupt processing routine is normally stored in an external storage device, and as shown in Figure 1, there is a text section 4 (program body), a dictionary that is a collection of various information necessary for controlling loading, etc. It is divided into Part 3. In the present invention, the dictionary section 3 is provided with an interrupt vector entry 5. Interrupt vector item 5 is composed of one item identifier, one interrupt factor number, and a processing routine address. The item identifier is used to indicate that this item is an interrupt vector item, the 1-interrupt factor number is the number assigned to the interrupt factor, and the processing routine address is the number assigned to the interrupt processing routine corresponding to the interrupt factor. This indicates the address of .
第２図は主記憶装置の構成を示すものである。FIG. 2 shows the configuration of the main storage device.
主記憶装置１の所定の領域１例えは第０番地から第１０
２３番地捷での領域が割込みベクトル・テーブル８に割
当てられており１割込みベクトル・テーブル８の各エン
トリ７は４バイト単位であり。A predetermined area 1 of the main memory 1, for example, addresses 0 to 10.
The area at address 23 is allocated to the interrupt vector table 8, and each entry 7 of one interrupt vector table 8 is a unit of 4 bytes.
これらのエントリに対しては順番にＯ，］、 ２．・・
・２５５と番号が与えられている。初期グログラム・ロ
ードを行うプログラム（初期プログラム・ローダ）は、
第１図に示すような構成をもつ割込み処理ルーチンを含
むツーログラムを外部記憶装置１から主記憶装置６ヘロ
ードするが、このときディクショナリ部３を参照し１割
込みベクトル項目５が存在する場合には９割込みベクト
ル項目５の中の割込み要因番号の示す割込みベクトル・
テーブル８のエントリ７の中に割込みベクトル項目５の
中の処理ルーチン・アドレスを格納し、これによって割
込みベクトル・テーブルを作成する。For these entries, O, ], 2.・・・
・It is numbered 255. The program that loads the initial program (initial program loader) is
A tourogram including an interrupt processing routine having the configuration shown in FIG. The interrupt vector indicated by the interrupt factor number in interrupt vector item 5.
The processing routine address in interrupt vector entry 5 is stored in entry 7 of table 8, thereby creating an interrupt vector table.
（６）発明の効果
以上の説明から明らかなように１本発明によれは、初期
プログラム・ローダは各側込み処理ルーチンのアドレス
を意識する必要がなく、また、初期化プログラムでの割
込みベクトル・テーブルの作成か不要となるので、新し
い割込み処理ルーチンの追加や変更が容易となる。初期
プログラム・ロード時以外のときにも、容易に割込み処
理ルーチンをロードし一割込みベクトル・テーブルニ処
理ルーチンのアドレスを格納することが可能であり、こ
のため割込み処理ルーチンをそのルーチンが必要になっ
た時点で任意の記憶領域を効率的に使用することが可能
となる効果がある。(6) Effects of the Invention As is clear from the above explanation, according to the present invention, the initial program loader does not need to be aware of the addresses of each side processing routine, and the interrupt vector and Since there is no need to create a table, it becomes easy to add or change new interrupt processing routines. Even at times other than the initial program load, it is possible to easily load an interrupt handling routine and store the address of the interrupt handling routine in one interrupt vector table. This has the effect of making it possible to efficiently use any storage area at the moment the data is stored.
第１は本発明における外部記憶装置に格納されている割
込み処理ルーチンを含むオブジェクト・モジュールの構
成を示す図、第２図は本発明における主記憶装置の構成
を示す図である。
１・・・外部記憶装置、２・・・割込み処刑１ルーチン
を含むオブジェクト・モジュール、３・・・テイクゾヨ
ナリ部、４・・・テキスト部、５・・・割込みベクトル
珀目、６・・・主記憶装置、８・・・割込みベクトル・
テーブル、７・・・割込みベクトル・テーブルのエント
リ。
９・・・割込み処理ルーチン・The first is a diagram showing the configuration of an object module including an interrupt processing routine stored in an external storage device according to the present invention, and FIG. 2 is a diagram showing the configuration of the main storage device according to the present invention. DESCRIPTION OF SYMBOLS 1... External storage device, 2... Object module including interrupt execution 1 routine, 3... Take Zoyonari part, 4... Text part, 5... Interrupt vector square, 6... Main Storage device, 8... Interrupt vector
Table, 7...Entry in the interrupt vector table. 9...Interrupt processing routine・
Claims (1)
割込み処理ルーチンのアドレスを配憶している割込みベ
クトルを参照することによって割込み要因に対応した割
込処理ルーチンを実行するようになった処理装置に２い
て、外部記憶装置に格納されている割込処理ルーチンを
含むオブジェクト・プログラムのディクショナリ部に、
割込みベクトル項目であることを示す項目識別子、割込
み要因番号および割込み処理ルーチン・アドレスより成
る割込みベクトル項目を書込み、上記割込処理ルーチン
を含むオブジェクト・プログラムを主記憶装置にロード
するとき、上記割込み要因番号で指定される割込みベク
トル・テーブルのエントリに、上８１割込み処理ルーチ
ン・アドレスを書込むことを特徴とする割込み制御方式
。A processing device that recognizes interrupt factors and executes the interrupt processing routine corresponding to the interrupt factor by referring to the interrupt vector that stores the address of the interrupt processing routine corresponding to each interrupt factor. 2, in the dictionary part of the object program containing the interrupt processing routine stored in the external storage device.
When writing an interrupt vector item consisting of an item identifier indicating that it is an interrupt vector item, an interrupt factor number, and an interrupt processing routine address, and loading an object program containing the above-mentioned interrupt processing routine into main storage, the above-mentioned interrupt factor An interrupt control method characterized in that an upper 81 interrupt processing routine address is written in an entry of an interrupt vector table specified by a number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18064781A JPS5882344A (en) | 1981-11-11 | 1981-11-11 | Interruption control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18064781A JPS5882344A (en) | 1981-11-11 | 1981-11-11 | Interruption control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882344A true JPS5882344A (en) | 1983-05-17 |
| JPS646487B2 JPS646487B2 (en) | 1989-02-03 |
Family
ID=16086843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18064781A Granted JPS5882344A (en) | 1981-11-11 | 1981-11-11 | Interruption control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882344A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995010806A1 (en) * | 1993-10-12 | 1995-04-20 | Sony Corporation | Device and method for controlling interruption |
-
1981
- 1981-11-11 JP JP18064781A patent/JPS5882344A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995010806A1 (en) * | 1993-10-12 | 1995-04-20 | Sony Corporation | Device and method for controlling interruption |
| US5568643A (en) * | 1993-10-12 | 1996-10-22 | Sony Corporation | Efficient interrupt control apparatus with a common interrupt control program and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS646487B2 (en) | 1989-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880013059A (en) | Coprocessor Designated System | |
| JPS5882344A (en) | Interruption control system | |
| JPS5924428B2 (en) | display device | |
| JPS5533282A (en) | Buffer control system | |
| JP2587221B2 (en) | Virtual memory control method in compiler | |
| JPH02270027A (en) | Storage system for variable | |
| JP2663600B2 (en) | Control table relocation processing method | |
| JPH0194457A (en) | System for high-speed swap-in/swap-out | |
| JPH0216651A (en) | Disk cache control system | |
| JPS62286140A (en) | Controller for substitute memory area | |
| JPS63118852A (en) | Control system for virtual memory | |
| JPH04223537A (en) | Image file storing system | |
| JPS6391740A (en) | Stack control system | |
| JPS63214806A (en) | Programmable controller | |
| JPH04296954A (en) | Memory system | |
| JPH0667898A (en) | Task control system | |
| JPS55116145A (en) | Microprogram controller | |
| JPS58151656A (en) | Data processing device | |
| JPS6144339B2 (en) | ||
| JPH07200407A (en) | Virtual storage system | |
| JPS5720854A (en) | Memory control system | |
| JPS6358555A (en) | Control system for file space | |
| JPS57150180A (en) | Data processor | |
| JPS62247422A (en) | Automatic recognizing system for loading device of program store medium | |
| JPH03214347A (en) | Memory device |