JPS6450436U - - Google Patents
Info
- Publication number
- JPS6450436U JPS6450436U JP1987144601U JP14460187U JPS6450436U JP S6450436 U JPS6450436 U JP S6450436U JP 1987144601 U JP1987144601 U JP 1987144601U JP 14460187 U JP14460187 U JP 14460187U JP S6450436 U JPS6450436 U JP S6450436U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- cavity
- bonding pads
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は、この考案の一実施例による集積回路
パツケージの平面図である。第２図は、従来の集
積回路パツケージの平面図である。 図中、１は集積回路パツケージ、２はキヤビテ
イ、３はチツプマウントキヤビテイ、４は集積回
路チツプ、５はワイヤボンデイングパツドである
。なお、図中、同一符号は同一又は相当部分を示
す。
パツケージの平面図である。第２図は、従来の集
積回路パツケージの平面図である。 図中、１は集積回路パツケージ、２はキヤビテ
イ、３はチツプマウントキヤビテイ、４は集積回
路チツプ、５はワイヤボンデイングパツドである
。なお、図中、同一符号は同一又は相当部分を示
す。
Claims (1)
- 集積回路チツプと、そのチツプ周辺に設けられ
上記集積回路チツプからのワイヤリードが接続さ
れる多数のワイヤボンデイングパツドが形成され
たキヤビテイを有する集積回路パツケージに於て
、上記キヤビテイの穴部を円形に形成し、そのワ
イヤボンデイングパツドを同一円上に配置したこ
とを特徴とする集積回路パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987144601U JPS6450436U (ja) | 1987-09-22 | 1987-09-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987144601U JPS6450436U (ja) | 1987-09-22 | 1987-09-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6450436U true JPS6450436U (ja) | 1989-03-29 |
Family
ID=31412450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987144601U Pending JPS6450436U (ja) | 1987-09-22 | 1987-09-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6450436U (ja) |
-
1987
- 1987-09-22 JP JP1987144601U patent/JPS6450436U/ja active Pending