JPS6398761A - Inter-processor communication control system - Google Patents
Inter-processor communication control systemInfo
- Publication number
- JPS6398761A JPS6398761A JP24438586A JP24438586A JPS6398761A JP S6398761 A JPS6398761 A JP S6398761A JP 24438586 A JP24438586 A JP 24438586A JP 24438586 A JP24438586 A JP 24438586A JP S6398761 A JPS6398761 A JP S6398761A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- command
- area
- cpu
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006854 communication Effects 0.000 title claims abstract description 87
- 238000004891 communication Methods 0.000 title claims abstract description 87
- 230000004044 response Effects 0.000 claims abstract description 39
- 230000015654 memory Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 16
- 239000013256 coordination polymer Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 5
- 241000876458 Varanus niloticus Species 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
通信メモリと、各処理部（以下ＣＰＵ）に共通の割込み
信号を発生する通知手段とを通（８制御部に設けたもの
で、
通信制御部はコマンドを通イ３メモリにセットして共通
の割込みイ：号を発生し、各ＣＰＵでは自己のコマンド
領域にコマンドがあればレスポンスデータを通信メモリ
に格納し、このレスポンスデータを通信制御部が読取っ
て通（Ｓを行う方式であり、特に各ＣＰＵの通信処理手
段を通信制御部に設けて共通に使用すると、プロセッサ
間の通（、Ｔ制御を通イδ制御部に局所化できる効果が
ある。[Detailed Description of the Invention] [Summary] The communication control unit receives commands through a communication memory and a notification means (provided in the 8 control unit) that generates a common interrupt signal to each processing unit (hereinafter referred to as CPU). A common interrupt number A: is generated by setting it in the communication memory 3, and if each CPU has a command in its own command area, the response data is stored in the communication memory, and the communication control unit reads this response data and transmits it. In particular, if the communication processing means of each CPU is provided in the communication control unit and used in common, it has the effect of localizing the communication between the processors (and the T control to the A δ control unit).
本発明は、それぞれプロセッサを備えた通信制御部と複
数の処理部との間でプロセッサ間通信を行う通信制御方
式の改良に関する。The present invention relates to an improvement in a communication control method for performing inter-processor communication between a communication control unit each equipped with a processor and a plurality of processing units.
例えば、マルチプロセッサシステムにおけるコンソール
（ｉｆｆｉ作部９通信制御部に対応）は、各ＣＰＵごと
に設けるか、またはコンソールの備えるプロセッサと各
ＣＰＵとの間で通信を行い共通化している。For example, in a multiprocessor system, a console (corresponding to the communication control section of the iffi production section 9) may be provided for each CPU, or may be shared by communicating between the processor provided in the console and each CPU.
この各ＣＰＵとコンソールとのプロセッサ間通信として
、コンソールが共通メモリにコマンドを格納した後その
ＣＰＵに割込みを発生し、割込みを受けたＣＰＵが割り
込み処理を行ってそのコマンドに応答する方式が用いら
れている。For this interprocessor communication between each CPU and the console, a method is used in which the console stores a command in a common memory and then generates an interrupt to the CPU, and the CPU that receives the interrupt processes the interrupt and responds to the command. ing.
この方式では、共通メモリに通信領域を確保するととも
に、コンソールに各ＣＰＵごとに割込み信号を発生する
手段と、各ＣＰＵにコンソール制御に対する割込み処理
手段とを設けているため、制御が分散し、システム構成
上柔軟に対応できないという問題点がある。In this method, a communication area is secured in the common memory, and the console is provided with means for generating an interrupt signal for each CPU, and each CPU is provided with an interrupt processing means for console control, so control is distributed and the system There is a problem in that the structure cannot be handled flexibly.
このため、上記問題点を解決する簡易なプロセッサ間の
通信制御方式が求められている。Therefore, there is a need for a simple inter-processor communication control system that solves the above problems.
以下コンソール制御を例として第３図を参照しつつ説明
する。Console control will be explained below with reference to FIG. 3 as an example.
（従来例その１）
第３図（ａｌ、 （ｂｌは、従来のコンソール制御方式
説明図（その１）である。(Conventional example No. 1) FIG. 3 (al, (bl) is an explanatory diagram (No. 1) of a conventional console control system.
第３図（ａ）は、マルチプロセッサシステムの各処理部
ｃＰＵごとにコンソールパネルを設けたもので、コンソ
ールパネルＣＰ０、ＣＰｎは制御アダプタＡＤ０、ＡＤ
ｎにより各内部バスＬＢ０、ＬＩ３ｎに接続され、オペ
レータの操作によりそれぞれ処理部ＣＰＵ０．ＣＰＵｎ
を監視、制御する。FIG. 3(a) shows a multiprocessor system in which a console panel is provided for each processing unit cPU, and the console panels CP0 and CPn are connected to control adapters AD0 and AD.
n to each internal bus LB0, LI3n, and is connected to each processing unit CPU0. C.P.U.N.
monitor and control.
例えばｃｐｕｏのプロセッサＭＰＵ０ （以下プロセッ
サをＭＰＵとしてＣＰＵ （プロセッサユニット、処理
部）と区別する。〕の内部レジスタをコンソールパネル
ＣＰＯに表示させる場合、第３図（ｂ）にその詳細を示
すように、
（１）プロセッサＭＰＵ０の内部レジスタ表示を指示す
るキーに１を押下す・ると、プロセンサＭＰＵ０に割込
みが発生する。For example, when displaying the internal registers of processor MPU0 (hereinafter referred to as MPU and distinguished from CPU (processor unit, processing unit)) of CPUO on the console panel CPO, the details are shown in FIG. 3(b). (1) When 1 is pressed on the key that instructs the internal register display of the processor MPU0, an interrupt is generated in the processor MPU0.
（２）プロセッサＭＰＵ０は割込みにより内部レジスタ
の内容を制御アダプタＡＤＯ内の画面メモリ６にセント
し、表示制御部７はこれを読取ってコンソールパネルＣ
ＰＯの表示部８に表示する。(2) The processor MPU0 writes the contents of the internal register to the screen memory 6 in the control adapter ADO by an interrupt, and the display control unit 7 reads this and writes it to the console panel C.
It is displayed on the display section 8 of the PO.
なお、上記動作を行うコンソール制御プログラムは読出
し専用メモリＲＯＭ０に格納されており、本割込み信号
により起動される。The console control program that performs the above operations is stored in the read-only memory ROM0, and is activated by this interrupt signal.
（従来例その２）第３図（Ｃ１
第３図（Ｃ）は従来のコンソール制御方式説明図（その
２）であって、コンソールパネルＣＰの制？１）アダプ
タ１０を共通バス１００に接続し、共通メモリ５に通信
領域５３を設けてプロセッサ間通信を行い、各処理部Ｃ
ＰＵでコンソールを共通化した例である。(Conventional Example No. 2) FIG. 3 (C1) FIG. , a communication area 53 is provided in the common memory 5 to perform inter-processor communication, and each processing unit C
This is an example in which the console is shared between PUs.
（１） 制御アダプタ１０のプロセッサＭＰＵｃはオ
ペレータからの入力（処理部ＣＰＵ０指定、内部レジス
タ表示）を解読し、通信領域５３にコマンド５４をセッ
トする。(1) The processor MPUc of the control adapter 10 decodes the input from the operator (processing unit CPU0 designation, internal register display) and sets the command 54 in the communication area 53.
続いて制御アダプタ１０の割込み制御部９に割込みデー
タをセットして、ＭＰＵ０に対する割込み信号ＩＮＴＯ
を発生する。Next, interrupt data is set in the interrupt control unit 9 of the control adapter 10, and the interrupt signal INTO is sent to the MPU0.
occurs.
（２）ＭＰＵＯは、割込み信号ＩＮＴＯにより、ＲＯＭ
０内に格納されているコンソール制御プログラムを起動
し、通信領域５３にセットされているコマンド５４を読
取る。(2) MPUO interrupts the ROM by interrupt signal INTO.
0 and reads the command 54 set in the communication area 53.
（３） コマンド５４を解析し、内部レジスタの内容
（レスポンス５５）を通信領域５３にセットして制御ア
ダプタ１０へ割込み信号ｌＮＴｃを発生する。(3) Analyze the command 54, set the contents of the internal register (response 55) in the communication area 53, and generate an interrupt signal lNTc to the control adapter 10.
（４）制御アダプタ１０は通信領域５３に格納されたレ
スポンス５５を読取り、コンソールパネルＣＰに表示す
る。(4) The control adapter 10 reads the response 55 stored in the communication area 53 and displays it on the console panel CP.
従来のコンソール制御は、各ＣＰＵごとにコンソールパ
ネルを備えるか、またはコンソールパネルを共通化する
ため、共通メモリに通信領域を設けるとともに、各ＣＰ
Ｕごとに割込み信号を発生する手段をコンソールに設け
、割込みにより起動されるコンソール制御プログラムを
それぞれのＲＯＭに設けていた。Conventional console control requires a console panel for each CPU, or to share the console panel, a communication area is provided in the common memory, and each CPU
The console was provided with means for generating an interrupt signal for each U, and a console control program activated by the interrupt was provided in each ROM.
このため、処理装置が高価になるとか、コンソール制御
機能が分散するため、コンソールをオプション化するこ
とが困難であるという問題点があった。For this reason, there are problems in that the processing device becomes expensive and the console control function is dispersed, making it difficult to make the console optional.
本発明は上記問題点に鑑み、プロセッサ間の通信手段を
局所化する通信制御方式を提供することを目的とする。In view of the above problems, it is an object of the present invention to provide a communication control method that localizes communication means between processors.
（問題点を解決するための手段）
上記目的のため、本発明のプロセッサ間の通信制御方式
は、第１図本発明の原理説明図に示すように、
コマンドを格納するコマンド領域（５０）とレスポンス
データを格納するレスポンス領域（５１）とをそれぞれ
該処理部（ＣＰＵ０、ＣＰＯｎ ）に対応して設けた通
信メモリ （３）と、
通信先の該処理部に対する該コマンドを該コマンド領域
（５０）に格納するとともに、レスポンス領域（５１）
より該レスポンスデータを読取る制御部（１２）と、
前記コマンド格納後、すべての該処理部（Ｃｒ’ＵＯ。(Means for Solving the Problems) For the above purpose, the communication control method between processors of the present invention has a command area (50) for storing commands, as shown in FIG. A response area (51) for storing response data is provided in a communication memory (3) corresponding to each processing unit (CPU0, CPOn), and a command area (50) for storing the command for the processing unit at the communication destination. In addition to storing it in the response area (51)
a control unit (12) that reads the response data from the command; and after storing the command, all the processing units (Cr'UO).
ＣＰＵｎ ）に共通の割込み信号（５２）を送出する通
知手段（１）と、
を該通信制御部（ＣＣＡ ）に設け、
前記割込み信号（５２）に起動されるとともに、自己に
対する該コマンドが該コマンド領域（５０）に存在した
とき、レスポンスデータを該レスポンス領域（５１）に
格納する通信処理手段（４）を該処理部（ＣＰＵ０、Ｃ
ＰＵｎ ）に設けたものである。A notification means (1) for sending a common interrupt signal (52) to CPUn) is provided in the communication control unit (CCA), and is activated by the interrupt signal (52), and the command to itself is sent to the command. When the response data exists in the area (50), the communication processing means (4) for storing the response data in the response area (51) is connected to the processing unit (CPU0, C
PUn).
共通バスに接続された通信制御部に、各ＣＰＵと通信を
行うための通信メモリを設け、それぞれコマンド領域、
レスポンス領域を設ける。The communication control unit connected to the common bus is provided with a communication memory for communicating with each CPU, and each has a command area,
Provide a response area.
通イδ制御部は通信先のｃｐｕに対応する通信領域にコ
マンドを格納し、各ＣＰＵに共通の割込み信号を発生す
る。The communication δ control unit stores commands in the communication area corresponding to the communication destination CPU, and generates an interrupt signal common to each CPU.
割込み信号を受けた各ＣＰＵは、共通バスを獲得したの
ち、例えば通信制御部に用意された処理プログラムを実
行する。After receiving the interrupt signal, each CPU acquires the common bus and then executes a processing program prepared in the communication control section, for example.
このプログラムによりコマンド領域を検索し、コマンド
無しの場合は割込み処理より復帰（リターン）し、コマ
ンド有りの場合はコマンドを解析してレスポンスデータ
を該当通信領域にセットする。This program searches the command area, and if there is no command, returns from the interrupt process, and if there is a command, it analyzes the command and sets response data in the corresponding communication area.
′通信制御部はレスポンス領域をサーチし、そのレスポ
ンスデータを読み込む。'The communication control unit searches the response area and reads the response data.
以上により、割込み信号を共通化するとともに、通信領
域と処理プログラムとを通信制御部に局所化することが
でき、オプション化とともに種々のシステム構成に対応
できる効果がある。As described above, the interrupt signal can be shared, the communication area and the processing program can be localized to the communication control unit, and there is an effect that it can be made optional and compatible with various system configurations.
本発明の実施例を第２図に基づき説明する。 An embodiment of the present invention will be described based on FIG.
第２図（ａ）は動作フローチャート図、第２図中）は実
施例のマルチプロセッサシステムブロック図、第２図（
Ｃ）はメモリ構成説明図であり、本実施例は、通信制御
部ＯＣＡにコンソール制御プログラム１）を設けた例を
示すものである。FIG. 2(a) is an operation flowchart, FIG. 2(a) is a block diagram of the multiprocessor system of the embodiment,
C) is a memory configuration explanatory diagram, and this embodiment shows an example in which a console control program 1) is provided in the communication control unit OCA.
第２図（ｂ）に示す通信制御部ＯＣＡにおいて、３は通
信メモリ、
１・３は、プロセッサＭＰＵ０．Ｍ１’Ｕｎに共通の割
込み信号ＩＮＴを発生する割込み制御部、１）は、割込
み信号ＩＮＴにより各ＭＰＵが実行するコンソールａ制
御プログラムで、通信処理プログラム２に対応するもの
、
１２は制御部であって、コンソールパネルＣＰの扱作デ
ータを読取り、コマンド５４を通信メモＩ７３にセット
して割込み制御部１３に指令するとともに、通イ３メモ
リ３をサーチしてレスポンスデータ５５を読取り、コン
ソールパネルＣＰに表示するもの、
であり、その他企図を通じて同一符号は同一対象物を表
す。In the communication control unit OCA shown in FIG. 2(b), 3 is a communication memory, 1 and 3 are processors MPU0. 1) is a console a control program executed by each MPU in response to the interrupt signal INT, and corresponds to the communication processing program 2; 12 is a control unit; reads the operation data of the console panel CP, sets the command 54 in the communication memo I73, and instructs the interrupt control unit 13, searches the communication memory 3, reads the response data 55, and sends the command to the console panel CP. The same reference numerals represent the same objects throughout the design.
なお、通信処理プログラム２はコンソール制御プログラ
ム１）に、通知手段１は割込み制御部１３にそれぞれ対
応する。Note that the communication processing program 2 corresponds to the console control program 1), and the notification means 1 corresponds to the interrupt control section 13.
第２図（Ｃ）−（１）各ＣＰＵの内部バス空間配置図お
よび第２図（Ｃ１−（Ｉｆ）通信メモリ３のフォーマン
ト図に示すように、通信制御部ＯＣＡの備える通信メモ
リ３に共通領域として通信領域を設けたもので、各処理
部ＣＰＵごとにコマンド領域５０とレスポンス領域５１
とが設けられ、それぞれコマンドデータ、レスポンスデ
ータの存在を表すコマンドフラグＣＭＤおよびレスポン
スフラグＲ３Ｐが設けられる。As shown in FIG. 2(C)-(1) Internal bus space layout diagram of each CPU and FIG. 2(C1-(If) formant diagram of communication memory 3, A communication area is provided as a common area, and a command area 50 and a response area 51 are provided for each processing unit CPU.
A command flag CMD and a response flag R3P each indicating the presence of command data and response data are provided.
また、コンソール制御プログラム１）も、第２図（Ｃ）
−ＣＩ）に示すように、前記通信領域と同様に共通領域
に設けられ、各ＣＰＵによってアクセスされる。In addition, the console control program 1) is also
-CI), it is provided in a common area similarly to the communication area and is accessed by each CPU.
以上の構成において、例えば、ＭＰＵ０の内部レジスタ
の内容を表示する場合、以下の手順で実行される。In the above configuration, for example, when displaying the contents of the internal register of MPU0, the following procedure is executed.
■ 通信制御部ＣＣＡのプロセッサＭＰＵｃはコンソー
ルパネルＣＰからの入力を解読し、通信メモリ３のコマ
ンド領域５０−０ （ＣＰＵＯに対応する領域を表す）
に内部レジスタ表示コマンドとともにコマンドフラグＣ
ＭＤをセットする。■ The processor MPUc of the communication control unit CCA decodes the input from the console panel CP and reads the command area 50-0 of the communication memory 3 (representing the area corresponding to CPUO).
command flag C along with the internal register display command.
Set the MD.
■ ＭＰＵｃは割込み制御部１３に割込み指示５６を発
して、すべてのプロセッサＭＰＵに共通の割込み信号Ｉ
ＮＴを発生する。■ The MPUc issues an interrupt instruction 56 to the interrupt control unit 13, and sends an interrupt signal I common to all processors MPU.
Generates NT.
■ 各ＭＰＵは、割込み信号ＩＮＴにより、共通バス１
００を獲得した後、ＲＯＭｃに格納されているコンソー
ル制御プログラム１）を実行する。■ Each MPU uses the common bus 1 by interrupt signal INT.
After obtaining 00, the console control program 1) stored in the ROMc is executed.
■ コマンドフラグＣＭＤを参照し、ＭＰ Ｕ Ｏ以外
のＭＰＵは、コ”７ンドがセントされていないため、リ
ターンする。- Referring to the command flag CMD, MPUs other than MPU O return because the command "7" has not been sent.
■ ＭＰＵ０は通信メモリ３のコマンド領域５０−０に
セットされているコマンド５４をＭＬ’ｌした後、内部
レジスタの内容とともにレスポンスフラグＲ３Ｐをレス
ポンス領域５１−０にセットする。(2) After ML'ling the command 54 set in the command area 50-0 of the communication memory 3, the MPU0 sets the response flag R3P in the response area 51-0 together with the contents of the internal register.
■ ＭＰ［Ｊｃはレスポンス領域５１−ｏのレスポンス
フラグＲＳＰをサーチし、レスポンスの受信が確認され
るとその内容を読取り、コンソールパネルＣＰに表示す
る。(2) MP[Jc searches for the response flag RSP in the response area 51-o, and when reception of the response is confirmed, reads the content and displays it on the console panel CP.
以上のどと（、通信制御部に通（３メモリとコンソール
制御プログラムとを設けるとともに、割込み信号を共通
化することにより、コンソール制御を局所化することが
できる。As described above, console control can be localized by providing a communication control section with a memory and a console control program, and by sharing interrupt signals.
なお上記実施例はコンソール制御に付いて説明シタが、
他のプロセッサ間通信に適用することは容易であり、ま
た両方向通信も同様に実施できるものである。Note that the above embodiment is not explained in terms of console control.
It is easy to apply to other inter-processor communications, and bidirectional communications can be implemented as well.
以上説明したように、本発明は通信メモリと通信のため
の処理プログラムとを通イ二制御部に設けたものである
から、プロセッサ間通信を局所することができ、システ
ム構成上柔軟に対応できる効果は多大なものがある。As explained above, since the present invention provides a communication memory and a processing program for communication in two control units, inter-processor communication can be localized, and the system configuration can be flexibly handled. The effects are enormous.
第１図は本発明の原理説明図、
第２図（ｎ）は動作フローチャート図、第２図（ｂ）は
実施例のマルチプロセッサシステムブロック図、
第２図（Ｃ）はメモリ構成説明図、
第３図（ａ）は従来のコンソール制御方式説明図（その
１−１）
第３図（ｂ）は従来のコンソール制御方式説明図（その
１−２）、
第３図（０）は従来のコンソール制御方式説明図（その
２）、
である。図中、
ｌは通知手段、 ２は通信処理プログラム、３は通
信メモリ、 ４は通信処理手段、５は共通メモリ、
６は画面メモリ、７は表示制御部、 ８は
表示部、
９は割込み制御部、 １０は制御アダプタ、１）は
コンソール制御プログラム、
１２は制御部、 １３は割込み制御部、５０は
コマンド領域、 ５１はレスポンス領域、５２は割込み
信号、 ５３は通信領域、５４はコマンド、
５５はレスポンス、５６は割込み指示、
ＣＰＵ０．ＣＰＵｎは処理部、
ＭＰＵ０．ＭＰＵｎ、ＭＰＵｃはプロセッサ、ｒ２０Ｍ
ｏ、ＲＯＭｎ、ＲＯＭｃは読出し専用メモリ、
ＯＣＡは通信制御部、
ＣＰ Ｏ” ＣＰ ｎは：Ｊ ７ソールハネ）Ｌｔ、Ａ
Ｄ０、ＡＤｎは制御アダプタ、
Ｌｉ２０、ＬＢｎは内部ハス、
ＩＮＴ、ＩＮＴ０、ｌＮＴｃは割込み信号、ＣＭＤはコ
マンドフラグ、
Ｒ３Ｐはレスポンスフラグ、
第１図
第２図Ｃ司
■２図山中
（１）各ＣＰＵの空間配置図
（ｒ［）通信領域のフォーマット図
メモリ構成説明図
第２図（Ｃ１
従来のコンソール制御方式説明ＩＪ（その１−１）第３
図ｆａｔ
第３図（Ｃ３FIG. 1 is an explanatory diagram of the principle of the present invention, FIG. 2(n) is an operation flowchart diagram, FIG. 2(b) is a block diagram of a multiprocessor system according to an embodiment, FIG. 2(C) is an explanatory diagram of a memory configuration, Figure 3(a) is an explanatory diagram of the conventional console control method (Part 1-1). Figure 3(b) is an explanatory diagram of the conventional console control method (Part 1-2). Figure 3(0) is an explanatory diagram of the conventional console control method (Part 1-2). This is an explanatory diagram of the console control method (Part 2). In the figure, l is a notification means, 2 is a communication processing program, 3 is a communication memory, 4 is a communication processing means, 5 is a common memory,
6 is a screen memory, 7 is a display control unit, 8 is a display unit, 9 is an interrupt control unit, 10 is a control adapter, 1) is a console control program, 12 is a control unit, 13 is an interrupt control unit, 50 is a command area, 51 is a response area, 52 is an interrupt signal, 53 is a communication area, 54 is a command,
55 is a response, 56 is an interrupt instruction, CPU0. CPUn is a processing unit, MPU0. MPUn, MPUc are processors, r20M
o, ROMn, ROMc are read-only memories, OCA is communication control unit, CP n is: J 7 Sole Hane) Lt, A
D0, ADn are control adapters, Li20, LBn are internal hubs, INT, INT0, lNTc are interrupt signals, CMD is a command flag, R3P is a response flag. Space layout diagram (r[) Communication area format diagram Memory configuration explanatory diagram Figure 2 (C1 Conventional console control method explanation IJ (Part 1-1) Part 3
Figure fat Figure 3 (C3
Claims (2)
接続された通信制御部（ＣＣＡ）と複数の処理部（ＣＰ
Ｕ０、ＣＰＵｎ）との間でプロセッサ間通信を行う通信
制御方式であって、 コマンドを格納するコマンド領域（５０）とレスポンス
データを格納するレスポンス領域（５１）とをそれぞれ
該処理部（ＣＰＵ０、ＣＰＵｎ）に対応して設けた通信
メモリ（３）と、 通信先の該処理部に対する該コマンドを該コマンド領域
（５０）に格納するとともに、レスポンス領域（５１）
より該レスポンスデータを読取る制御部（１２）と、 前記コマンド格納後、すべての該処理部（ＣＰＵ０、Ｃ
ＰＵｎ）に共通の割込み信号（５２）を送出する通知手
段（１）と、 を該通信制御部（ＣＣＡ）に設け、 前記割込み信号（５２）に起動されるとともに、自己に
対する該コマンドが該コマンド領域（５０）に存在した
とき、レスポンスデータを該レスポンス領域（５１）に
格納する通信処理手段（４）を該処理部（ＣＰＵ０、Ｃ
ＰＵｎ）に設け、 該通信制御部（ＣＣＡ）が該通信メモリ（３）にコマン
ドを格納した後共通の割込み信号（５２）を出力して該
処理部（ＣＰＵ０、ＣＰＵｎ）と通信を行うことを特徴
とするプロセッサ間の通信制御方式。(1) A communication control unit (CCA) and a plurality of processing units (CP
This is a communication control method that performs inter-processor communication with the respective processing units (CPU0, CPUn), and a command area (50) for storing commands and a response area (51) for storing response data. ), the command for the processing unit of the communication destination is stored in the command area (50), and the response area (51)
A control unit (12) that reads the response data from the command, and after storing the command, all the processing units (CPU0, C
The communication control unit (CCA) is provided with a notification means (1) for sending out an interrupt signal (52) common to PUn), and is activated by the interrupt signal (52), and the command to itself is sent to the command. When the response data exists in the area (50), the communication processing means (4) for storing the response data in the response area (51) is connected to the processing unit (CPU0, C
The communication controller (CCA) outputs a common interrupt signal (52) after storing a command in the communication memory (3) to communicate with the processing units (CPU0, CPUn). Features a communication control method between processors.
に設けられた通信処理プログラム（２）であることを特
徴とする特許請求の範囲第（１）項記載のプロセッサ間
の通信制御方式。(2) The communication processing means (4) is a communication control unit (CCA)
The inter-processor communication control method according to claim (1), characterized in that the communication processing program (2) is provided in a communication processing program (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24438586A JPS6398761A (en) | 1986-10-15 | 1986-10-15 | Inter-processor communication control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24438586A JPS6398761A (en) | 1986-10-15 | 1986-10-15 | Inter-processor communication control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6398761A true JPS6398761A (en) | 1988-04-30 |
Family
ID=17117894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24438586A Pending JPS6398761A (en) | 1986-10-15 | 1986-10-15 | Inter-processor communication control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398761A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213976A (en) * | 1988-12-29 | 1990-08-27 | Internatl Business Mach Corp <Ibm> | Communication method between multiprocessing computer and processor |
| US7691072B2 (en) | 2002-02-22 | 2010-04-06 | Lg Household & Health Care Ltd. | Spout for spraying aerosol and massaging and container comprising the spout |
-
1986
- 1986-10-15 JP JP24438586A patent/JPS6398761A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213976A (en) * | 1988-12-29 | 1990-08-27 | Internatl Business Mach Corp <Ibm> | Communication method between multiprocessing computer and processor |
| US7691072B2 (en) | 2002-02-22 | 2010-04-06 | Lg Household & Health Care Ltd. | Spout for spraying aerosol and massaging and container comprising the spout |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5133057A (en) | Co-processor for control setting an internal flag register operation mode which controlled a main processor execution mode in a multi-processor system | |
| JPS6398761A (en) | Inter-processor communication control system | |
| US5369746A (en) | Interprocessor data transferring system and method | |
| JP3074770B2 (en) | Information processing device | |
| JPH05324574A (en) | Inter-processor communication system | |
| JPH0114616B2 (en) | ||
| JPH03210651A (en) | Reinstruction of interruption | |
| JPS60243752A (en) | Data tracing device | |
| JPS63262729A (en) | Data collecting system at the time of generation of abnormality in multi-processor system | |
| JPS63201854A (en) | Address converting buffer invalidating system | |
| JPS54111734A (en) | Computer parallelly connecting system | |
| JPS61262876A (en) | Multiprocessor system | |
| JPH10289121A (en) | Dual computer system | |
| JPH04273327A (en) | Back-up device for generation of static parallel processing program | |
| JPH01189737A (en) | Distributed system diagnosing method | |
| JPS5816366A (en) | Inter-processor communication system | |
| JPH04130555A (en) | Transfer rate measuring device for multidata bus tester | |
| JPH02214949A (en) | Display device for application state of system resources | |
| JPS63245549A (en) | Bus controller | |
| JPH06152697A (en) | Control system for communication terminal equipment with ic memory card | |
| JPS63216162A (en) | Debugging system | |
| JPS63172363A (en) | Control system for integrated system console of multi-operating system | |
| JPS63273179A (en) | Data gathering device | |
| JPH0276060A (en) | System controller | |
| JPS6232561A (en) | Control system for multiprocessor system |