JPH02214949A - Display device for application state of system resources - Google Patents

Display device for application state of system resources

Info

Publication number
JPH02214949A
JPH02214949A JP1036938A JP3693889A JPH02214949A JP H02214949 A JPH02214949 A JP H02214949A JP 1036938 A JP1036938 A JP 1036938A JP 3693889 A JP3693889 A JP 3693889A JP H02214949 A JPH02214949 A JP H02214949A
Authority
JP
Japan
Prior art keywords
address
circuit
task
bus
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1036938A
Other languages
Japanese (ja)
Inventor
Tatsuro Yasue
安江 辰朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1036938A priority Critical patent/JPH02214949A/en
Publication of JPH02214949A publication Critical patent/JPH02214949A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To display the application state of the system resources in real time by displaying the data signal on a data bus when the coincidence is obtained between the address signal on an address bus and the address signal of the system resources. CONSTITUTION:A resource address comparator 5 always monitors the signals of a memory write control line 10 and an address bus 11 and fetches the address signals flowing through the bus 11 every time the control signal of the line 10 is turned on. The fetched address signals are compared with all addresses stored in a resource address storing circuit 3. The coincident addresses if detected are informed to a display circuit 9. The circuit 9 fetches the data on a data bus 12, i.e., the application state of the system resources and displays it when the information on the address coincidence is received. As a result, the application state of the system resources is confirmed in real time.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はマイクロコンピュータシステムのモニタプログ
ラムが管理するシステム資源の使用状態を表示するシス
テム資源の使用状態表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a system resource usage state display device that displays the usage state of system resources managed by a monitor program of a microcomputer system.

[従来の技術] マイクロコンピュータを応用したシステムて実行される
プログラムは、一般にシステム特有の仕事を行うタスク
プログラムと、タスクプログラムの動作制御やハードウ
ェアの制御等を行うモニタプログラムとに大別される。
[Prior Art] Programs executed by a system using a microcomputer are generally divided into task programs that perform system-specific tasks and monitor programs that control the operation of task programs and hardware. .

ここで、モニタプログラムは一般にイベントフラグ、セ
マフォ及びメモリプール等のソフトウェア的なシステム
資源を管理しており、タスクプログラムからの要求に応
してフラグのセット、リセット、メモリプールの貸出し
及びメモリプール全体の残存バイト数の更新等を行って
いる。
Here, the monitor program generally manages software system resources such as event flags, semaphores, and memory pools, and sets and resets flags, lends out memory pools, and controls the entire memory pool in response to requests from task programs. The number of remaining bytes is updated, etc.

従来、前記システム資源の使用状態をプログラマ等の人
間が参照確認するためには、システム資源の使用状態を
報告するプログラムを新たに作成してシステムに組込み
、必要な時点でこのプログラムを作動させ、イベンフラ
グのセット/リセット状況、メモリプールの残存バイト
数等の使用状態を表示させていた。
Conventionally, in order for a person such as a programmer to refer to and confirm the usage status of the system resources, a new program for reporting the usage status of system resources is created and installed in the system, and this program is activated at the necessary time. It displayed the usage status such as the set/reset status of event flags and the number of remaining bytes of the memory pool.

[発明が解決しようとする課題] しかしながら、上述したような従来の確認手段は、シス
テム本来の動作を一時中断させて中断時点の使用状態を
表示させるものであるため、時々刻々と変化していく使
用状態を実時間て参照確認することは不可能であり、ま
た、システム障害発生時及びシステムテスト時のシステ
ム資源の異常使用及び容量不足等の原因を突き止めるた
めには多大な労力と時間とを必要としていた。
[Problems to be Solved by the Invention] However, the conventional confirmation means as described above temporarily interrupts the original operation of the system and displays the usage status at the time of interruption, and therefore changes from time to time. It is impossible to refer to and check usage status in real time, and it takes a great deal of effort and time to identify the causes of abnormal system resource usage and capacity shortages when a system failure occurs or during a system test. I needed it.

本発明はかかる問題点に鑑みてなされたものであって、
システム資源の使用状況を実時間て確認することができ
、システムの障害時の原因を短時間で効率良く究明する
ことがてきるシステム資源の使用状態表示装置を提供す
ることを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a system resource usage status display device that allows the usage status of system resources to be confirmed in real time and allows the cause of a system failure to be efficiently investigated in a short time.

[課題を解決するための手段] 本発明に係るシステム資源の使用状態表示装置は、中央
処理装置と主メモリとを結合するアドレスバス及びデー
タバスに接続され前記主メモリに記憶されたモニタプロ
グラムか管理するシステム資源の使用状態を表示するシ
ステム資源の使用状態表示装置であって、前記システム
資源のアドレスを複数個保存する資源アドレス保存回路
と、プログラム実行中に前記アドレスバスを流れるアド
レス信号と前記資源アドレス保存回路内のアドレスとを
比較して両アドレスが一致したときに第1の一致信号を
生成出力する資源アドレス比較回路と、前記モニタプロ
グラム内の各システム資源管理プログラムのスタックの
先頭アドレスを保存するスタックアドレス保存回路と、
プログラム実行中に前記アドレスバスを流れるアドレス
信号と前記スタックアドレス保存回路内のアドレスとを
比較して両アドレスが一致したときに第2の一致信号を
生成出力するスタックアドレス比較回路と、各タスクの
アドレス範囲を保存するタスクアドレス保存回路と、前
記スタックアドレス比較回路からの第2の一致信号を入
力し、この入力時点で前記データバスを流れるデータ信
号の内容に基づいて前記タスクアドレス保存回路からタ
スク番号を取得するタスク番号取得回路と、前記資源ア
ドレス比較回路からの第1の一致信号を入力し、この入
力時点で前記データバスを流れるデータ信号の内容と前
記タスク番号取得回路の出力であるタスク番号とを同時
に表示する表示回路とを備えたことを特徴とする。
[Means for Solving the Problems] A system resource usage status display device according to the present invention includes a monitor program connected to an address bus and a data bus connecting a central processing unit and a main memory, and stored in the main memory. A system resource usage status display device that displays the usage status of system resources to be managed, comprising: a resource address storage circuit that stores a plurality of addresses of the system resources; an address signal flowing through the address bus during program execution; a resource address comparison circuit that compares an address in the resource address storage circuit and generates and outputs a first match signal when both addresses match; A stack address storage circuit to save,
a stack address comparison circuit that compares an address signal flowing through the address bus with an address in the stack address storage circuit during program execution and generates and outputs a second match signal when the two addresses match; A task address storage circuit that stores an address range and a second match signal from the stack address comparison circuit are input, and based on the content of the data signal flowing through the data bus at this input point, the task address storage circuit A task number acquisition circuit that acquires a number and a first match signal from the resource address comparison circuit are input, and at the time of this input, the content of the data signal flowing through the data bus and the task that is the output of the task number acquisition circuit are input. The present invention is characterized by comprising a display circuit that simultaneously displays a number and a number.

[作用] 本発明によれば、アドレスバス上のアドレス信号を常時
監視して、このアドレス信号がシステム資源のアドレス
信号と一致した場合に、その時点でのデータバス上のデ
ータ信号を表示するのて、時々刻々と変化するシステム
資源の使用状態を実時間で表示することが可能になる。
[Operation] According to the present invention, the address signal on the address bus is constantly monitored, and when this address signal matches the address signal of the system resource, the data signal on the data bus at that time is displayed. This makes it possible to display the ever-changing usage status of system resources in real time.

また、本発明によれば、システム資源管理プログラムを
起動したタスク内のモニタコール命令のアドレスからタ
スク番号を特定し、このタスク番号を上記使用状態と共
に表示することができる。
Further, according to the present invention, the task number can be specified from the address of the monitor call instruction in the task that started the system resource management program, and this task number can be displayed together with the usage status.

従って、本発明によればシスデム障害時の原因を短時間
で効率良く究明することができる。
Therefore, according to the present invention, the cause of a system failure can be efficiently investigated in a short time.

[実施例] 以下、添付の図面を参照して本発明の実施例について説
明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の実施例に係るシステム資源の使用状態
表示装置を備えたマイクロコンピュータのブロック図で
ある。
FIG. 1 is a block diagram of a microcomputer equipped with a system resource usage status display device according to an embodiment of the present invention.

中央処理装置1はメモリ書込制御線1o、アドレスバス
11及びデータバス12を介して主メモリ2と接続され
、主メモリ2に格納されているプログラムを実行する。
The central processing unit 1 is connected to the main memory 2 via a memory write control line 1o, an address bus 11, and a data bus 12, and executes programs stored in the main memory 2.

主メモリ2はモニタプログラム及びタスクプログラムを
記憶している。
Main memory 2 stores monitor programs and task programs.

メモリ書込制御線10、アドレスバス11及びデータバ
ス12には、次のように構成されたシステム資源の使用
状態表示装置が接続されている。
A system resource usage status display device configured as follows is connected to the memory write control line 10, address bus 11, and data bus 12.

即ち、資源アドレス保存回路3は、主メモリ2に格納さ
れているモニタプログラムが管理する複数のシステム資
源のアドレスを記憶する。ここで、システム資源とはイ
ベントフラグ、セマフォ及びメモリプール等のソフトウ
ェア的な資源を意味している。資源アドレス比較回路5
は中央処理装置1がプログラムを実行している間、アド
レスバス11を監視し、アドレスバス11上のアドレス
信号と資源アドレス保存回路3に保存された全アドレス
とを比較し、両者が一致した場合に、第1の一致信号を
生成出力する。
That is, the resource address storage circuit 3 stores the addresses of a plurality of system resources managed by the monitor program stored in the main memory 2. Here, system resources refer to software resources such as event flags, semaphores, and memory pools. Resource address comparison circuit 5
monitors the address bus 11 while the central processing unit 1 is executing the program, compares the address signal on the address bus 11 with all addresses stored in the resource address storage circuit 3, and if the two match, Then, a first coincidence signal is generated and output.

スタックアドレス保存回路4は、モニタプログラム内に
システム資源の数だけ設りられなシステム資源管理プロ
グラムの各スタックの先頭アI・レスを保存する。スタ
ックアドレス比較回路6は、中央処理装置1がプロクラ
ムを実行している間、アドレスバス11を監視し、アド
レスバス]1のアドレス信号とスタックアドレス保存回
路4に保存された全アドレスとを比較して両アドレスか
−・致したときに、第2の一致信号を生成出力する。
The stack address storage circuit 4 stores the top address of each stack of the system resource management program, which is provided in the monitor program by the number of system resources. The stack address comparison circuit 6 monitors the address bus 11 while the central processing unit 1 is executing the program, and compares the address signal of the address bus 1 with all addresses stored in the stack address storage circuit 4. When both addresses match, a second match signal is generated and output.

また、スタックアドレス保存回路8は各タスクのアドレ
ス範囲を保存する。タスク番号取得回路7はスタックア
ドレス比較回路6から第2の一致信号が出力された場合
に、その時点のデータバス12上のデータ信号を入力し
、クスクア1ヘレス保存回路8に保存されているタスク
のアドレス範囲から現在実行中のタスク番号を特定する
Further, the stack address storage circuit 8 stores the address range of each task. When the second match signal is output from the stack address comparison circuit 6, the task number acquisition circuit 7 inputs the data signal on the data bus 12 at that time and selects the task stored in the CUSCUA 1 JERES storage circuit 8. Identify the currently executing task number from the address range.

また、表示回路9は、資源アドレス比較回路3からの第
1の一致信号に基づいて、データバス24の内容とタス
ク番号取得回路7で取得されたタスク番号とを同時に表
示するものである。
Furthermore, the display circuit 9 simultaneously displays the contents of the data bus 24 and the task number acquired by the task number acquisition circuit 7 based on the first match signal from the resource address comparison circuit 3.

次に、このように構成されたマイクロコンピュータの動
作について説明する。
Next, the operation of the microcomputer configured as described above will be explained.

中央処理装置1が起動されると、主メモリ2に格納され
ているモニタプログラム内の初期化ルーチンが実行され
、初期化ルーチンの一部でシステム資源のアドレスが資
源アドレス保存回路3へ複数個書き込まれ、システム資
源管理プログラムのスタックのアドレスがスタックアド
レス保存回路4へ複数個書き込まれ、更にタスクプログ
ラムのアドレス範囲がタスクアドレス保存回路8へ複数
個書き込まれる。
When the central processing unit 1 is started, an initialization routine in the monitor program stored in the main memory 2 is executed, and as part of the initialization routine, multiple system resource addresses are written to the resource address storage circuit 3. Then, a plurality of stack addresses of the system resource management program are written to the stack address storage circuit 4, and a plurality of address ranges of the task program are written to the task address storage circuit 8.

初期化が終了すると、主メモリ2に格納されているタス
クプログラムが実行開始される。資源アドレス比較回路
5は、メモリ書込制御線1oとアドレスバス11の信号
を常時傍受しており、メモリ書込制御線10の制御信号
がオンになる度にアドレスバス11を流れるアドレス信
号を取り込み、これを資源アドレ保存回路3に保存され
ている全てのアドレスと比較する。一致するアドレスを
検出した場合には、そのアドレスを表示回路9へ通知す
る。表示回路9は、通知を受けた時点で、データバス1
2上のデータ、即ち、システム資源の使用状態を取り込
み表示する。ここてシステム資源の使用状態とは、例え
は、イベントフラグがセットされたこと、リセットされ
たこと及びメモリプールの残存バイト数等である。
When the initialization is completed, the task program stored in the main memory 2 starts executing. The resource address comparison circuit 5 constantly intercepts the signals on the memory write control line 1o and the address bus 11, and captures the address signal flowing through the address bus 11 every time the control signal on the memory write control line 10 is turned on. , and compares this with all addresses stored in the resource address storage circuit 3. If a matching address is detected, the display circuit 9 is notified of the address. When the display circuit 9 receives the notification, the display circuit 9 connects the data bus 1.
2, that is, the usage status of system resources, is captured and displayed. Here, the usage status of system resources includes, for example, whether an event flag is set or reset, and the number of bytes remaining in the memory pool.

一方、スタックアドレス比較回路6もメモリ書込制御線
10とアドレバス11の信号を常時傍受しており、メモ
リ書込制御線10の制御信号がオンになる度にアドレス
バス11を流れるア1へレス信号を取り込み、これをス
タックアドレス保存回路4に保存されている全てのアド
レスと比較する。
On the other hand, the stack address comparison circuit 6 also constantly intercepts the signals on the memory write control line 10 and the address bus 11, and whenever the control signal on the memory write control line 10 is turned on, the stack address comparison circuit 6 also intercepts the signals on the address bus 11. The signal is taken in and compared with all addresses stored in the stack address storage circuit 4.

一致するアドレスを検出した場合には、そのアドレスを
タスク番号取得回路7へ通知する。タスク番号取得口i
¥87は、通知を受けた時点でデータバス12上のデー
タ、即ち、システム資源の使用しようとしているタスク
内のモニタコール命令のアドレスを取り込み、これかと
のタスクからのものかを特定するために、タスクアドレ
ス保存回路8を検索してタスク番号を特定する。
If a matching address is detected, the task number acquisition circuit 7 is notified of the address. Task number acquisition port i
¥87 takes in the data on the data bus 12 at the time of receiving the notification, that is, the address of the monitor call instruction in the task that is about to use system resources, and specifies whether it is from this task or the other task. , the task address storage circuit 8 is searched to identify the task number.

前記表示口ii’89は、資源アドレス比較回路5がら
の通知を受はデータバス12からシステム資源の使用状
態を取り込むと同時に、タスク番取得回路7のタスク番
号を得て表示を行う。表示内容はシステム資源の使用状
態と、そのシステム資源を使用したか又は使用をやめた
タスクの番号とからなる。
The display port ii'89 receives the notification from the resource address comparison circuit 5, takes in the usage state of system resources from the data bus 12, and at the same time obtains the task number from the task number acquisition circuit 7 and displays it. The display contents consist of the usage status of system resources and the numbers of tasks that have used or stopped using the system resources.

タスクが起動された後、上記動作を繰返し実行すること
により、時々刻々変化するシステム資源の使用状態をタ
スク番号と共に実時間で表示することが可能となる。
By repeatedly performing the above operations after a task is activated, it becomes possible to display the ever-changing usage status of system resources together with the task number in real time.

[発明の効果] 以上説明したように本発明はシステム資源の使用状態を
タスク番号と共に、実時間で表示できるため、システム
資源の過不足等に起因するシステムの不具合点を短時間
で探究することが可能となり、システム障害の改修及び
システムテストに要する時間を大幅に削減できるという
効果がある。
[Effects of the Invention] As explained above, the present invention is capable of displaying the usage status of system resources together with task numbers in real time, so that it is possible to quickly investigate system malfunctions caused by excess or shortage of system resources. This has the effect of significantly reducing the time required to repair system failures and test the system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係るシステム資源の使用状態
表示装置の構成を示すブロック図である。 1;中央処理装置、2;主メモリ、3;資源アドレス保
存回路、4;スタックアドレス保存回路、5;資源アド
レス比較回路、6.スタックアドレス比較回路、7;タ
スク番号収得回路、8.タスクアドレス保存回路、9;
表示回路、10.メモリ書込制御線、11ニアトレスハ
ス、12:データバス
FIG. 1 is a block diagram showing the configuration of a system resource usage status display device according to an embodiment of the present invention. 1; central processing unit; 2; main memory; 3; resource address storage circuit; 4; stack address storage circuit; 5; resource address comparison circuit; 6. Stack address comparison circuit, 7; task number acquisition circuit, 8. Task address storage circuit, 9;
Display circuit, 10. Memory write control line, 11 near address bus, 12: data bus

Claims (1)

【特許請求の範囲】[Claims] (1)中央処理装置と主メモリとを結合するアドレスバ
ス及びデータバスに接続され前記主メモリに記憶された
モニタプログラムが管理するシステム資源の使用状態を
表示するシステム資源の使用状態表示装置であつて、前
記システム資源のアドレスを複数個保存する資源アドレ
ス保存回路と、プログラム実行中に前記アドレスバスを
流れるアドレス信号と前記資源アドレス保存回路内のア
ドレスとを比較して両アドレスが一致したときに第1の
一致信号を生成出力する資源アドレス比較回路と、前記
モニタプログラム内の各システム資源管理プログラムの
スタックの先頭アドレスを保存するスタックアドレス保
存回路と、プログラム実行中に前記アドレスバスを流れ
るアドレス信号と前記スタックアドレス保存回路内のア
ドレスとを比較して両アドレスが一致したときに第2の
一致信号を生成出力するスタックアドレス比較回路と、
各タスクのアドレス範囲を保存するタスクアドレス保存
回路と、前記スタックアドレス比較回路からの第2の一
致信号を入力し、この入力時点で前記データバスを流れ
るデータ信号の内容に基づいて前記タスクアドレス保存
回路からタスク番号を取得するタスク番号取得回路と、
前記資源アドレス比較回路からの第1の一致信号を入力
し、この入力時点で前記データバスを流れるデータ信号
の内容と前記タスク番号取得回路の出力であるタスク番
号とを同時に表示する表示回路とを備えたことを特徴と
するシステム資源の使用状態表示装置。
(1) A system resource usage status display device that is connected to an address bus and a data bus that connect a central processing unit and a main memory, and displays the usage status of system resources managed by a monitor program stored in the main memory; A resource address storage circuit that stores a plurality of addresses of the system resources compares an address signal flowing through the address bus with an address in the resource address storage circuit during program execution, and when both addresses match. a resource address comparison circuit that generates and outputs a first match signal; a stack address storage circuit that stores the top address of the stack of each system resource management program in the monitor program; and an address signal that flows through the address bus during program execution. and an address in the stack address storage circuit, and generates and outputs a second match signal when both addresses match;
A task address storage circuit that stores the address range of each task and a second match signal from the stack address comparison circuit are input, and the task address is stored based on the content of the data signal flowing through the data bus at the time of input. a task number acquisition circuit that acquires a task number from the circuit;
a display circuit that receives a first match signal from the resource address comparison circuit and simultaneously displays the content of the data signal flowing through the data bus at the time of input and the task number that is the output of the task number acquisition circuit; A system resource usage status display device comprising:
JP1036938A 1989-02-16 1989-02-16 Display device for application state of system resources Pending JPH02214949A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1036938A JPH02214949A (en) 1989-02-16 1989-02-16 Display device for application state of system resources

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1036938A JPH02214949A (en) 1989-02-16 1989-02-16 Display device for application state of system resources

Publications (1)

Publication Number Publication Date
JPH02214949A true JPH02214949A (en) 1990-08-27

Family

ID=12483698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1036938A Pending JPH02214949A (en) 1989-02-16 1989-02-16 Display device for application state of system resources

Country Status (1)

Country Link
JP (1) JPH02214949A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514606A (en) * 2008-03-17 2011-05-06 フリースケール セミコンダクター インコーポレイテッド Debugging method, control method, and debugging device for authenticating conditional debug instruction based on address

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514606A (en) * 2008-03-17 2011-05-06 フリースケール セミコンダクター インコーポレイテッド Debugging method, control method, and debugging device for authenticating conditional debug instruction based on address

Similar Documents

Publication Publication Date Title
US7823131B2 (en) Debugger for a hardware-implemented operating system
US20080201609A1 (en) Method and system for automatically diagnosing disability of computer peripheral devices
JPH0314033A (en) Inspection system for microprocessor comparison checking function
JPH02214949A (en) Display device for application state of system resources
JPS6136851A (en) Display device for application state of system resources
JPS63177231A (en) Debug system for parallel program
JP2684966B2 (en) I / O processor debug device
JPS59202547A (en) Debugging device
JPH0196752A (en) Multi-processor device
JPH03144705A (en) Operation state monitor for programmable controller
CN115188177A (en) Power battery test data management method, device, equipment and medium
JPH01184551A (en) System for debugging program
JPH10247185A (en) Fault diagnostic system for processor
JPS59180760A (en) Remote dump system
JPH07249014A (en) Multiprocessor system and terminal controller
JPH1021114A (en) Method for debugging incorporated-type data processor and debugging card therefor
JPS6355645A (en) Microprogram controller
JPH05173829A (en) Error generating method
JPS6232512B2 (en)
JPH11191072A (en) Debug break processing method and debug processor
JPH04180135A (en) Diagnostic system for information processor
JPS62196728A (en) Control method for input/output device of system console
JPH02148335A (en) Device testing system for data processing system
JPS619732A (en) Programmable controller
JPH0834508B2 (en) Button telephone device