JPS6398211A - インパルス発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はインパルス発生器、より具体的に言えば、最小
限のトランジスタで構成されたインパルス発生器に関す
る。

Ｂ、従来技術 他の信号のエツジ（縁）から発生されたインパルスは電
子機器産業において種々の機器に必要である。このよう
なエツジを検知してインパルスを発生するインパルス発
生器は、クロック信号、トリガ用信号などを発生するた
めに、論理回路に共通して必要である。標準的なエツジ
検出型のインパルス発生装置は多数のゲート遅延鎖、即
ちゲート遅延チェーンを使っている。例えば、米国特許
第４３７０５６９号は、出力ゲート・トランジスタと組
合わされた３個のトランジスタ・チェーンを使ったエツ
ジ検出器を開示している。然しながら、そのような回路
は相当大きなＩＣの領域と相当大きな電力を必要とする
。このことは高い周波数への適用を妨げる明らかな欠点
であって、そのようなＩＣの領域は、高い周波数の信号
伝播を劣化させる浮遊容量を増加することになる。

Ｃ１発明が解決しようとする問題点 本発明は上述の欠点を除去することを目的としている。

本発明に従ったインパルス発生器は最小限のトランジス
タにより製造されるので、ＩＣの領域を顕著に減少し且
つ電力消費を著しく減少する。本発明の装置で発生され
たインパルスは、そのインパルスをトリガするパルス幅
とは関係なく、所望のパルス幅を有している。

Ｄ０問題点を解決するための手段 簡単に述べると、本発明のインパルス発生器は、人力信
号を受け取る人力ラインと、 オン及びオフに転じる制御入力及び出力端子を有するゲ
ート・トランジスタを含むゲート回路と、制御入力ライ
ンにパルスが印加されたときに、オンに転換するように
接続されていることと、ゲート・ランジスタよりも長い
ターン・オン時間を持つように、逆モードで動作するよ
う接続された第２トランジスタと、 で構成された入力信号のエツジでインパルスを発生する
インパルス発生器である。第２トランジスタは、入力ラ
イン上にパルスが発生したときに第２トランジスタをオ
ンに転換するように接続されている入力端子を有し、且
つ第２トランジスタがオンに転じたときに、ゲート・ト
ランジスタをオフに転換するように接続することにより
、入力パルスの幅とは無関係に、ゲート・トランジスタ
の出力端子にインパルスを発生させる。

本発明の１実施例において、ゲート・トランジスタは電
流で制御される（以下電流制御という）第１のトランジ
スタで構成され、第２のトランジスタは第２の電流制御
トランジスタで構成される。

この実施例では、第２のトランジスタは第１のトランジ
スタの制御入力から電流を引き込むように１妾続されて
おり、これにより、第２のトランジスタがオンに転換し
たときに、第１のトランジスタをオフに転換する。更に
、この実施例は、入力ラインにパルスが発生したときに
、第１のトランジスタの制御入力へ電流を与えるための
第１の手段と、入力ラインにパルスが発生したときに、
第２のトランジスタの制御入力へ電流を与えるための第
２の手段とを含んでいる。

本発明の良好な実施例では、第１及び第２のトランジス
タはエミッタと、コレクタと、制御入力としてのベース
とを有するバイポーラ・トランジスタである。この実施
例において、逆モードの第２トランジスタのエミッタは
第１トランジスタのベースへ接続されており、これによ
り、第２トランジスタがオンに転換したときに、第１ト
ランジスタのベースから電流を引き込んで、第１トラン
ジスタをオフに転換する。

Ｅ、実施例 第１図に示した本発明の実施例は、入力信号パルスを受
け取るための入力ライン１０を含むゲート回路１２と第
２トランジスタ１４とを組合わせた回路である。ゲート
回路１２は第１のトランジスタとしてのゲート・トラン
ジスタ１６を含み、ゲート・トランジスタ１６はゲート
をオンにしたりオフにするための制御人力２０と、出力
端子１８とを有している。制御入力２０は、入力ライン
１０にパルスが現われると、ゲート・トランジスタ１６
ｆｔオンに転換するよう接続されている。第２トランジ
スタ１４は、逆モードで動作するよう接続されているの
で、ゲート・トランジスタ１６よりもオンに転換してい
る時間が長い。この第２トランジスタ１４は、入力ライ
ン１０にパルスが現われると、第２トランジスタをオン
に転するように接続された制御人力３２を持っている。

第２トランジスタがオンに転換したとき、第２トランジ
スタ１４はゲート・トランジスタ１６をオフに転換する
ように接続されているので、従って、入力パルスの幅に
関係なくゲート・トランジスタ１６の出力端子１８にイ
ンパルスを発生させる。

トランジスタ１４の逆モード接続に関して述べると、普
通に後続されたトランジスタにおいて、エミッタは、そ
のデバイスに対して電子の供給源として動作し、他方、
コレクタはこれらの電子を集電するように動作すること
は公知である。この動作を促進するために、エミッタは
、例えば、毎平方センナメートル当り１０　原子乃至１
０２０原子の程度の高濃度ドーピングを有するよう設計
されているので、エミッタは電子供給源として動作し、
他方、コレクタは、毎平方センチメートル当り１０１４
原子乃至１０１５原子の程度の低いドーピング・プロフ
ィールを有するよう設計されている。

同様に、電子の集電動作を促進するために、コレクタは
エミッタ領域よりも、少くとも１００倍広い面積を与え
られている。このようなトランジスタはエミッタからコ
レクタへの電子流を最適化する。電子流がコレクタから
エミッタへ流れるようにそのようなトランジスタを逆モ
ードで動作するよう接続することによって、実質的に長
いターン・オン時間が発生される。このターン・オン時
間はドーピングのレベルと、コレクタ及びエミッタ領域
の面積に依存し、そして所定の装置のために明確に適合
させることが出来る。

本発明は種々の異なった回路構成で実施することが出来
る。例えば、第１図に示された電流制御トランジスタ構
成のゲート回路１２として実施されるが、本発明はこの
回路に限られるものではない。この回路構成は電源２２
と、ゲート・トランジスタ１６のコレクタ出力端子１８
及び電源２２の間に接続された第１抵抗手段２４と、ゲ
ート・トランジスタ１６のベース端子２０及び電源２２
の間に接続された第３抵抗手段２６と、人カパルスが入
力ライン１０に依存していないときにだけ、第３抵抗手
段２６を通って電源２２から入力ライン１０へ流れる低
インピーダンス電流ｍを与えるための第２手段２８とで
構成される。低インピーダンス電流路を与えるこの第２
手段２８は低障壁ショットキ・ダイオードによって単純
に実行することが出来る。また通常は、ゲート・トラン
ジスタ１６のベース・コレクタ接合がオンに転するのを
阻止するために、非飽和用のクランプ・ダイオード３０
がゲート・トランジスタ１６のベース２０及びコレクタ
１８に接続されている。高障壁ショットキ・ダイオード
として第１図に示されているこのダイオード３０は、ト
ランジスタがオフに転換する前に、除去されねばならな
いベース・コレクタ接合の電荷蓄積を阻止する。ゲート
・トランジスタ１６のエミッタは接地電位に接続されて
いる。

ダイオード２８及びトランジスタ１６の組合わせと、２
個の抵抗手段２４及び２６とを含む上述の回路構成は通
常、ＤＴＬ論理ゲートと言われている回路である。論理
ゲート回路１２の動作は以下の通りである。入力電圧パ
ルスが入力ライン１０に印加されていない場合、電源２
２から第３抵抗手段２６を通り、そしてダイオード２８
を通って入力ライン１０へ電流を流す電流路が与えられ
る。ダイオード２８を通る低インピーダンス電流路はゲ
ート・トランジスタ１６のベース２０に流れる電流を阻
止する。その代りに、第３抵抗手段２６に跨がる電圧降
下はベース端子２０に相対的に低い電圧を与えるのに充
分な大きさであり、これにより、ゲート・トランジスタ
がオンに転じるのを阻止する。ゲート・トランジスタ１
６は導電しないから、第１抵抗手段２４には電流は流れ
ない。従って、コレクタ出力端子１８は電源２２の供給
電圧■ＣＣに近い電圧を持っている。従って、出力端子
１８は「上昇」電圧にある。正方向に立上る電圧パルス
が入力ライン１０に印加された時、ダイオード２８は卵
導通にバイアスされる。従って、第３抵抗手段２６を通
る電流はゲート・トランジスタ１６のベース２０に流れ
る電流に切換ねり、これにより、トランジスタ１６をオ
ンに転じる。ゲート・トランジスタ１６がオンに転じた
時、電源２２から第１抵抗手段２４を通り、そしてトラ
ンジスタ１６を通って接地電位に至る電流路に電流が流
れる。第１抵抗手段２４を流れる電流によって発生する
電圧降下は出力端子１８に「降下」電圧を発生する。

本発明に従って、人力ライン１０に印加された入力電圧
パルスのエツジに応答してインパルス信号を発生するこ
とが必要とされる。出力端子１８で発生するインパルス
信号は、入力ライン１０に印加されたパルスの幅に依存
しない所定の幅を有していなければならない。このイン
パルス信号の発生は、第２トランジスタ１４がオンに転
換した時、ゲート・トランジスタ１６をオフに転換させ
るような仕方で、逆モード第２トランジスタを接続する
ことによって達成される。人力ライン１０から、この第
２トランジスタ１４の制御入力への接続と、ゲート・ト
ランジスタ１６の入力への接続とを並列接続にすること
により、ゲート・トランジスタ１６を最初にオンに導通
させ、僅かに遅れて、より長いターン・オンの逆モード
第２トランジスタをオンに転換させる。従って、ゲート
・トランジスタ１６がオンに転換した時、出力端子１８
は最初に「降下」電圧に転じ、次に、逆モード第２トラ
ンジスタ１４がオンに転換して、ゲート・トランジスタ
１６をオフに転換した時、出力端子１８は「上昇」電圧
に上昇する。

ゲート・トランジスタ１６の動作を制御するために、逆
モード第２トランジスタ１４を接続するだめの回路は種
々の構成を取ることが出来る。第１図に示された実施例
において、第２トランジスタ１４は電流制御構成を用い
ている。この構成において、第２抵抗手段３４はトラン
ジスタ１４のベース端子３２と、電圧源２２との間に接
続されている。加えて、入力ライン１０に入力パルスが
存在しないときにのみ、電源２２から第２抵抗手段３４
を通る低インピーダンス電流路を与えるための第１手段
３６が与えられている。従って、この第１手段３６は、
人力パルスが人力ライン１０に印加されている時にだけ
、第２トランジスタ１４をオンに導通することを保証す
る。第１図の実施例において、この第１手段は低［壁シ
ョットキ・ダイオードにより実施される。この構成にお
ける第２トランジスタ１４のエミッタはゲート・トラン
ジスタ１６のベース端子２０へ接続され、そしてそのコ
レクタは接地電位に接続されている。この接続構成は、
第２トランジスタ１４がオンに転じた時、第２トランジ
スタが第１トランジスタ１６のベース１６から電流を引
き込んで、これにより、ゲート・トランジスタ１６をオ
フにする。

Ｆ１作用 動作について説明すると、入力ライン１０上の人力パル
スからの高電圧がダイオード２８及び８６に印加された
時、この電圧はこれらのダイオードを非導通にバイアス
する。従って、電源２２から第３抵抗手段２６を通る電
流は切換わって、ゲート・トランジスタ１６のベース端
子へ流れる。同禄に、電圧源２２から第２抵抗手段３４
を流れる電流は第２トランジスタ１４のベース端子３２
へ流れるよう切換わる。ゲート・トランジスタ１６は直
ちにオンに転じ、これにより電源２２から第１抵抗手段
２４を通り、そしてゲート・トランジスタ１６を通って
接地電位へ電流を流す。第１抵抗手段２４に跨がる電圧
降下は出力端子１８に「降下」電圧を発生する。第２ト
ランジスタ１４は逆モードに接続されているので、第２
トランジスタはゆっくりとオンに転じ、オンに転じ始め
てから完全にオンに転じるまでに約５乃至６ナノ秒を要
する。第２トランジスタ１４がオンになると、第２トラ
ンジスタはゲート・トランジスタのベース端子２０から
の電流を引き込んで、第２トランジスタ１４を通じて接
地電位に降下する。ゲート・トランジスタ１６のベース
２０からの電流のこの切換えはゲート・トランジスタ１
６を直ちにオフに転じ、これにより出力端子１８を「上
昇」電圧させる。出力端子１８で発生されたインパルス
の幅は、逆モード第２トランジスタ１４のターン・オン
時間からゲート・トランジスタ１６のターン・オン時間
を差し引いた時間にほぼ等しいことを理解することが出
来る。従って、入カパルス幅とは無関係の独立した入力
パルス・エツジでインパルスが発生されることを理解す
ることが出来る。

既に知られているように、上述の回路は、入力パルスの
上昇エツジ、または降下エツジの何れにおいても、イン
パルスを発生するのに用いることが出来る。加えて、本
発明の並列接続インパルス回路の縦続セクションを用い
ることによって簡単に複数個のインパルスを発生するこ
とも可能である。このことを説明すると、並列セクショ
ンは、並列ラインの一方に反転回路を有する、並列に接
続された第１及び第２インパルス回路で単純に構成し、
これにより、入力パルスの上昇エツジにおいてインパル
スを発生させ、そして入力パルスの降下エツジにおいて
インパルスを発生させる。インパルス発生回路のこのよ
うな並列セクションを縦続接続することによって、所望
の数のパルス列を発生することが可能である。

本発明の回路は、たった２個だけのトランジスタでイン
パルスを発生していることは注意を払う必要がある。こ
の２個のトランジスタ回路が多数のゲートで構成された
遅延チェーン全体と置き換えられるので、その結果、消
費電力とＩＣの面積とを大幅に節約する。

また、本発明のインパルス発生回路はゲート・アレー中
の標準の多重セルをバーソナリゼーション化することに
より簡単に形成することが出来る。

Ｇ、発明の効果 本発明によって、最小限のトランジスタによって、ＩＣ
の面積を顕著に減少し且つ電力消費を著しく低下させた
インパルス発生器を製造することが出来る。本発明の装
置で発生されたインパルスは、インパルス発生するため
のトリガパルスの幅とは無関係に、所望の幅を持ってい
る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための回路図である。 １０・・・・入力ライン、１２・・・・ゲート回路、１
４・・・・第２トランジスタ、１６・・・・ゲート・ト
ランジスタ、（第１トランジスタ）、１８・・・・出力
端子、２４・・・・第１抵抗手段、２６・・・・第３抵
抗手段、２８・・・・第２手段（ショットキ・ダイオー
ド）、３０・・・・クランプ・ダイオード、３４・・・
・第２抵抗手段、３６・・・・第１手段（ショットキ・
ダイオード）。

Claims (1)

1. 【特許請求の範囲】 （ａ）入力信号を受け取るための入力ラインと、 （ｂ）オン及びオフに転じるための制御入力及び出力端
   子を有するゲート・トランジスタを含み、該制御入力は
   、上記入力ライン上にパルスが生じたときに該ゲート・
   トランジスタをターン・オンするように接続されている
   ゲート回路と、 （ｃ）上記ゲート・トランジスタよりも長いターン・オ
   ン時間をもつように、逆モードで動作するように接続さ
   れた第２トランジスタとを具備し、 （ｄ）上記第２トランジスタは上記入力ライン上にパル
   スが生じたときに上記第２トランジスタをターン・オン
   するように接続された制御入力をもち、 （ｅ）上記第２トランジスタは、上記第２トランジスタ
   がターン・オンされたときに上記ゲート・トランジスタ
   をターン・オフするように接続されており、 以て、上記入力パルスの幅に拘らず上記ゲート・トラン
   ジスタの出力端子にインパルスが生じるようにしたイン
   パルス発生器。