JPS6398139A - Manufacture of pin grid array - Google Patents

Manufacture of pin grid array

Info

Publication number
JPS6398139A
JPS6398139A JP24445386A JP24445386A JPS6398139A JP S6398139 A JPS6398139 A JP S6398139A JP 24445386 A JP24445386 A JP 24445386A JP 24445386 A JP24445386 A JP 24445386A JP S6398139 A JPS6398139 A JP S6398139A
Authority
JP
Japan
Prior art keywords
pin
circuit body
circuit
cavities
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24445386A
Other languages
Japanese (ja)
Inventor
Atsumi Hirata
平田 篤臣
Hirokuni Mamiya
間宮 洋邦
Yoshihiko Nakamura
善彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP24445386A priority Critical patent/JPS6398139A/en
Publication of JPS6398139A publication Critical patent/JPS6398139A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simultaneously set a plurality of circuit units at a plurality of cavities by continuing many circuit units through a connector, respectively setting the units in the continued state in the cavities and injection molding them in the cavities with synthetic resin. CONSTITUTION:Many circuit units 4, 4,... are continued through a connector 6, respectively sets a plurality of cavities 2, 2,... in the continued state, and injection molded in the cavities 2 with synthetic resin. Thus, it is not necessary to position the units 4, 4,... individually in the cavities 2, 2,... Thus, an accurate set of the units 4, 4,... to the cavities 2, 2,... is facilitated to obtain a forming method for a pin grid array having an excellent production efficiency.

Description

【発明の詳細な説明】 [技術分野] 本発明は、ICパフケーノなどにおけるモールド成形品
のピングリッドアレイの製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a pin grid array of a molded product in an IC puff case or the like.

[背景技術] ICなど半導体のパッケージにおいて素子の高機能化、
高密度化に伴うI10数増加や、高速度化に従ってのリ
ード長の短縮化などの対応として、チップを実装する基
板の裏面に外部への電気接続用ピンとなるピンを設けた
ピングリッドアレイ(PGAと略称される)が実用化さ
れている。このピングリッドアレイは基板の裏面の全面
を利用して多数のピンを突設するようにしたもので、ピ
ンを機器の実装基板(マザーボード)に設けたソケット
やスルーホール等に差し込むことによって、マザーボー
ドへの取り付けをおこなうことができる。
[Background technology] Increasing the functionality of elements in semiconductor packages such as ICs,
In response to the increase in the number of I10s associated with higher densities and the shorter lead lengths associated with higher speeds, pin grid arrays (PGA ) has been put into practical use. This pin grid array uses the entire back surface of the board to protrude a large number of pins, and by inserting the pins into sockets or through holes provided on the device's mounting board (motherboard), you can connect the pins to the motherboard. It can be installed to.

その基板の材料としては低価格化に対応してυ(脂積層
板から得られるプリント配線板をこの基板として用いる
試みがなされている。
As for the material of the substrate, attempts have been made to use a printed wiring board obtained from υ (fat laminated board) as the substrate in response to lower prices.

すなわち、第6図に示すように基板5を厚み1゜0ff
l111程度のガラス基材エポキシ樹脂積層板やガラス
基材ポリイミド樹脂積層板などで形成し、基板5の表面
に導電回路17を設けると共に基板5にピン孔13をド
リルなどで穿孔加工し、ピン3の頭部14をピン孔13
内に圧入等することによって多数のピン3を基板5から
突出させた状態で固着して、ピングリッドアレイΔを作
成するのである。第6図において15は基板5へのピン
3の頭部14の圧入深さを位置決めするために各ピン3
に突設された鍔、16はマザーボードへの取り付けの際
のピン3の差し込み深さを位置決めするために一部のピ
ン3に設けられた鍔である。しかしながらこのものにあ
っては、ピン3の取り付けのためにピン孔13を基板5
に加工したり、ピン孔13にピン3を圧入したりという
工程を必要とすることになり、工数が増加すると共に基
板5の割れ等の関係から基板5へのピン3の圧入強さに
限界があってピン3の引き抜き強度を十分に得ることが
できない等の問題がある。
That is, as shown in FIG. 6, the substrate 5 has a thickness of 1°0ff.
A conductive circuit 17 is provided on the surface of the substrate 5, and pin holes 13 are drilled in the substrate 5 using a drill or the like. The head 14 of the pin hole 13
A large number of pins 3 are fixed in a protruding state from the substrate 5 by being press-fitted into the substrate 5, thereby creating a pin grid array Δ. In FIG. 6, reference numeral 15 indicates each pin 3 for positioning the press-fitting depth of the head 14 of the pin 3 into the board 5.
A protruding collar 16 is a collar provided on some of the pins 3 to position the insertion depth of the pins 3 when attaching to the motherboard. However, in this case, the pin hole 13 is inserted into the board 5 for attaching the pin 3.
This requires a process of machining the pin 3 into the pin hole 13 and press-fitting the pin 3 into the pin hole 13, which increases the number of man-hours and limits the strength of press-fitting the pin 3 into the board 5 due to cracks in the board 5. Therefore, there are problems such as not being able to obtain sufficient pull-out strength for the pin 3.

そこで、本発明者等によってモールド成形品でピングリ
ッドアレイを作成することが案出されている。すなわち
基板を合r&樹脂のモールド成形で形成し、このモール
ド成形の際にピンの基部を基板内にインサート成形する
と共に導電回路を設けた回路体を基板内にインサート成
形することによってピングリッドアレイを作成するので
ある。このものでは合成樹脂によって基板をモールド成
形する際に基板にピンの基部をインサートして基板への
ピンの固定がおこなえるために、ピン孔の穿孔やピンの
圧入などの工数を必要とすることがなくピンの取り付け
を容易におこなうことかで外ると共にピンを圧入する場
合のような引き抜き強度が不安定になることもないので
ある。そしてこのようにモールド成形でピングリッドア
レイを製造するにあたっては、成形金型のキャビティ部
内にピンとピンに接続させた状態で回路体をセットし、
こののちにキャビティ部内に合成樹脂を注入して硬化乃
至固化させるのであるが、一度の合成樹脂の注入作業で
多数個のピングリッドアレイの成形をおこなうために、
成形金型に多数のキャビティ部を形成しておいて各キャ
ビティ部内にピンと回路体とをセットし、そして各キャ
ビティ部に一斉に合成樹脂を注入する成形をおこなうよ
うにしている。しかしこのように成形をおこなうにあた
って、キャビティ部へのピンのセットは成形金型にピン
挿入穴を設けておくことで正確な位置で容易におこなう
ことができるが、キャビティ部への回路体のセットはピ
ンとの接続の位置合わせをしながらおこなう必要があり
、多数の各キャビティ部において一々位置今わせをしな
がら回路体をセットすることには非常な手間を要し、生
産効率が低下することになるものであった。
Therefore, the present inventors have devised a method of creating a pin grid array using a molded product. That is, a pin grid array is created by forming a board by molding R&R and resin, inserting the bases of the pins into the board during this molding, and insert-molding a circuit body provided with a conductive circuit into the board. Create it. With this type, when the board is molded with synthetic resin, the base of the pin is inserted into the board and the pin is fixed to the board, so it does not require man-hours such as drilling pin holes and press-fitting the pins. By attaching the pin easily, it will not come off and the pull-out strength will not become unstable, which is the case when the pin is press-fitted. In order to manufacture a pin grid array by molding in this way, the circuit body is set in the cavity of the molding die with the pins connected to each other.
After this, synthetic resin is injected into the cavity and allowed to harden or solidify, but in order to mold a large number of pin grid arrays in one injection of synthetic resin,
Molding is performed by forming a large number of cavities in a molding die, setting a pin and a circuit body in each cavity, and injecting synthetic resin into each cavity at the same time. However, when performing molding in this way, it is easy to set pins in the cavity at accurate positions by providing pin insertion holes in the molding die, but it is difficult to set the circuit body in the cavity. It is necessary to perform this while aligning the connections with the pins, and setting the circuit body while adjusting the position one by one in each of the many cavities requires a great deal of effort and reduces production efficiency. It was something like that.

[発明の目的1 本発明は、上記の点に鑑みて為されたものであり、各キ
ャビティ部への回路体の正確なセットを容易におこなう
ことができ、生産効率が優れたピングリッドアレイの!
i!造方決方法供することを目的とするものである。
[Objective of the Invention 1] The present invention has been made in view of the above points, and provides a pin grid array that allows accurate setting of circuit bodies in each cavity portion and has excellent production efficiency. !
i! The purpose is to provide a method for manufacturing.

[発明の開示] しかして本発明に係るピングリッドアレイの製造方法は
、成形金型1のキャビティ部2内にピン3をセットする
と共にピン3の基部に接続した状ビティ部2に合成樹脂
を注入成形することによって合成樹脂の成形品で形成さ
れる基板5内にピン3の基部と回路体4とを埋入させた
ピングリッドアレイを製造するにあたって、接続部6を
介して多数枚の回路体4,4・・・を連続させると共に
この連続した状態で各回路体4.4・・・を複数のキャ
ビティ部2,2・・・内にそれぞれセットしてキャビテ
ィ部2への合成樹脂の注入成形をおこなうことを特徴と
するものであり、多数枚の回路体4,4・・・を連続さ
せた状態で複数の各キャビティ部2,2・・・にそれぞ
れ回路体4,4・・・をセットすることによって、各々
のキャビティ部2,2・・・で個々に回路体4.4・・
・の位置合わせする必要がないようにしたものであって
、以下本発明を実施例により詳述する。
[Disclosure of the Invention] According to the method for manufacturing a pin grid array according to the present invention, the pins 3 are set in the cavity part 2 of the molding die 1, and a synthetic resin is applied to the bit part 2 connected to the base of the pin 3. When manufacturing a pin grid array in which the bases of the pins 3 and the circuit body 4 are embedded in the substrate 5 formed of a synthetic resin molded product by injection molding, a large number of circuits are connected via the connection part 6. The circuit bodies 4, 4... are made to be continuous, and each circuit body 4, 4... is set in a plurality of cavities 2, 2... in this continuous state, and the synthetic resin is poured into the cavity part 2. It is characterized by injection molding, in which a large number of circuit bodies 4, 4... are placed in a row in each of the plurality of cavity parts 2, 2..., respectively. By setting the circuit bodies 4, 4... individually in each cavity part 2, 2...
The present invention will be described in detail below with reference to Examples.

14図(勿論実物大を示すものではない)は本発明によ
って製造されるピングリッドアレイAの一実施例を示す
もので、基板5は合成樹脂成形材料を射出成形やトラン
スファー成形などで成形する板5を成形する際にピン3
の基部を基板5内に埋入させるようインサート成形する
ことによって基板5に多数本のピン3を平行に取り付け
ると共にピン3の基部に接続した状態で回路体4が基板
5内に埋入して取り付けである。基板5を購成する合成
樹J財としては、7エノール、エポキシ、シリコン、ポ
リイミドなどの熱硬化性樹脂や、ポリフェニレンサル7
アイト、ホリサル7オン、ポリエーテルスルホン、ポリ
アリールスルホンなどの熱可塑性樹脂を用いることがで
きる。実績的にイ、□i頼性のある面ではエポキシ樹脂
を、また可撓性や機械的強度、−(熱性の点からは後者
の熱可塑性樹脂を用いるのが好ましい。
Figure 14 (of course not shown to scale) shows an embodiment of the pin grid array A manufactured according to the present invention, in which the substrate 5 is a plate formed from a synthetic resin molding material by injection molding, transfer molding, etc. When forming 5, pin 3
A large number of pins 3 are attached to the board 5 in parallel by insert molding so that the base of the circuit body 4 is embedded in the board 5, and the circuit body 4 is embedded in the board 5 while connected to the base of the pins 3. It is installation. The synthetic resins used for purchasing the substrate 5 include thermosetting resins such as 7-enol, epoxy, silicone, and polyimide, and polyphenylene resins.
Thermoplastic resins such as Aito, Forisal 7one, polyether sulfone, and polyarylsulfone can be used. Based on actual results, it is preferable to use epoxy resins in terms of reliability, and the latter thermoplastic resins in terms of flexibility, mechanical strength, and heat resistance.

回路体4としては絶縁体22に放射状の導電回路17を
設けて形成したものを用いることができ、例えば〃ラス
エポキシ配線板、プラスポリイミド配線板、ガラステフ
ロン配線板、ポリエステル配線シートまたはフィルム、
ポリイミド配線フィルムまたはシートなどを用いること
ができるが、さらにはポリイミドフィルム等で固定した
銅やアルミニウム、42アロイ(Ni42%のNi−F
e合金)のリードフレームなどを回路体4として用いる
こともできる。そして回路体4の中央部はICチップな
どの半導体チップ8を実装するだめのスペース12とし
てあり、導電回路5のスペース12に近接する端部はイ
ンナーリードg7となる。さらに回路体4にはピン2に
対応する位置において導電回路17のランド部分でピン
孔34が穿設しである。ここで、第5図(a)に示すよ
うに各回路体4を絶縁体22が延長された接続部6によ
って一体に接続し、多数枚の回路体4,4・・・を帯状
に連続させた状態で用いるものであり、回路体4の厚み
が0.11Il1以上のものでは、第5図(b)のよう
に接続部6と各回路体4との境界に絶縁体22の部分で
幅方向に亘ってV字状の切り込みを設け、切り離しを容
易にした切I)離し部38が形成しである。一方、ピン
3は軸方向全長に亘って断面円形に形成されるものであ
って、その頭部となる基部にはピン3の全周から突出さ
れる円形の鍔11が設けてあり、さらにこの鍔11の下
側に同様iこ円形の鍔21が設けである。
The circuit body 4 can be formed by providing a radial conductive circuit 17 on an insulator 22, such as a lath epoxy wiring board, a plus polyimide wiring board, a glass Teflon wiring board, a polyester wiring sheet or film,
A polyimide wiring film or sheet can be used, but it is also possible to use copper, aluminum, 42 alloy (Ni-F with 42% Ni) fixed with a polyimide film, etc.
It is also possible to use a lead frame made of (e-alloy) as the circuit body 4. The center portion of the circuit body 4 serves as a space 12 for mounting a semiconductor chip 8 such as an IC chip, and the end portion of the conductive circuit 5 close to the space 12 serves as an inner lead g7. Furthermore, a pin hole 34 is bored in the circuit body 4 at the land portion of the conductive circuit 17 at a position corresponding to the pin 2. Here, as shown in FIG. 5(a), each circuit body 4 is integrally connected by a connecting part 6 in which an insulator 22 is extended, and a large number of circuit bodies 4, 4, etc. are connected in a band-like manner. If the thickness of the circuit body 4 is 0.11Il1 or more, a width is provided at the boundary between the connection part 6 and each circuit body 4 at the portion of the insulator 22, as shown in FIG. 5(b). A V-shaped cut is provided in the direction to facilitate separation.I) A release portion 38 is formed. On the other hand, the pin 3 is formed to have a circular cross section over the entire length in the axial direction, and a circular collar 11 is provided at the base serving as the head, which protrudes from the entire circumference of the pin 3. A similarly circular flange 21 is provided below the flange 11.

しかして基板5の成形にあたっては、第1図に示すよう
に成形金型1の下型1aに設けたピン挿入穴18にピン
3を挿入してピン3をセットする。
When molding the substrate 5, the pins 3 are inserted and set into the pin insertion holes 18 provided in the lower mold 1a of the molding die 1, as shown in FIG.

このとき、ピン3の下側の鍔21がピン挿入穴18の周
縁部の上面に係止され、ピン挿入穴18へのピン3の挿
入深さの位置決めがなされると共にピン挿入穴18は鍔
21て゛その開1」が閉塞される。
At this time, the lower flange 21 of the pin 3 is locked to the upper surface of the peripheral edge of the pin insertion hole 18, and the insertion depth of the pin 3 into the pin insertion hole 18 is determined, and the pin insertion hole 18 is inserted into the flange. 21, the opening 1 is closed.

ピン3のセットはこのようにピン挿入穴18にピン3を
挿入させることによっておこなえるため、に、正確にか
つ容易におこなうことができる。そしてピン孔34にピ
ン3の上端部を挿入してピン3の上側の鍔11にピン孔
34の周縁を係止させることによって、回路体4をピン
3に接続した状態で下型1aに保持させてセットする。
Since the pin 3 can be set by inserting the pin 3 into the pin insertion hole 18 in this way, it can be done accurately and easily. Then, by inserting the upper end of the pin 3 into the pin hole 34 and locking the periphery of the pin hole 34 with the upper collar 11 of the pin 3, the circuit body 4 is held in the lower mold 1a while connected to the pin 3. and set it.

従って回路体4をセットするにあたっては回路体4の各
ピン孔34.34・・・を成形金型1にセットした各ピ
ン3゜3・・・に位置合わせをする必要がある。ここで
、成形金型1には多数個取りで成形するために複数のキ
ャビティ81S 2 、2・・・が形成してあり、この
各キャビティ部2,2・・・においてそれぞれピン3に
ピン孔34を位置合わせした状態で回路体4をセットす
る必要があるが、各回路体4,4・・・は接続部6によ
って帯状に連続しているものて゛あって、接続部6の寸
法調整で各回路体4,4・・・の開隔を成形金型1のキ
ャビティ1fls 2 、2・・・の間隔と等しく設定
しておくことによって、一箇所のキャビティ部2におい
てピン3とピン孔34との位置合わせをするだけで各キ
ャビティg2,2・・・においてピン3と各回路体4,
4・・・のピン孔34との位置は合うことになり、各キ
ャビティ部2,2・・・において−々ピン3とピン孔3
4との位置合わせをおこなう必要なく複数枚の回路体4
,4・・・を同時に復数笥所のキャビティ部2,2・・
・にセットすることができ、生産効率を高めることがで
きるものである。
Therefore, when setting the circuit body 4, it is necessary to align each pin hole 34, 34, . . . of the circuit body 4 with each pin 3.3, . Here, a plurality of cavities 81S 2 , 2 . . . are formed in the molding die 1 for multi-cavity molding, and in each cavity portion 2 , 2 . It is necessary to set the circuit body 4 with the circuit bodies 34 aligned, but each circuit body 4, 4... is continuous in a band shape by the connection part 6, so it is difficult to adjust the dimensions of the connection part 6. By setting the spacing between the circuit bodies 4, 4, . Pin 3 and each circuit body 4,
4... are aligned with the pin holes 34, and in each cavity part 2, 2..., the pins 3 and pin holes 3 are aligned.
4 without the need for alignment with multiple circuit bodies 4.
, 4... at the same time in the cavity parts 2, 2...
・It can be set to increase production efficiency.

ピン3のセットはピン挿入穴18への挿入で容易である
ためにキャビティ部2が多数あってもそのセットの繰作
が困難になることはない。
The pins 3 can be easily set by inserting them into the pin insertion holes 18, so even if there are a large number of cavities 2, it will not be difficult to assemble the set.

またド型1aの中央部内には支持体39をセットしてあ
って、この支持体39の上面に回路体4のスペース12
の周縁部の下面が載置されるようにしである。支持体3
9としては銅、鉄、アルミニウムなどの金属や熱伝導性
に優れたセラミックなど放熱材で形成したものを用いる
のが一般的である。このようにピン3と回路体4を下型
1aにセットした後に、成形金型1の上型1bと下型1
aとを型締めするのであるが、上型1bには各ピン3の
位置に対応して成形用突部10が突設してあり、この成
形用突部10の下端面にはピン3の上端部が挿入される
四部32が凹設しである。従って型締めすることによっ
て四部32内にピン3の上端部が挿入された状態で成形
用突部10の下端面が回路体4のピン孔34の周縁の上
面に当接し、回路体4は成形用突部10とピン3の鍔1
1との間に挟持されて固定される。また成形金型1の上
型1bには押さえコア部35が突出して設けてあり、こ
の押さえコア部35の下面の周縁部には段面36が凹設
しである。そして型締めをおこなうことによって押さえ
コア部35と支持体39との間に回路体4のスペース1
2の周縁部が挟持され、段面36が回路体4の導電回路
17のインナーリード部7の表面に密接される。この状
態で成形金型1内に樹脂成形材料を注入して硬化乃至固
化させることによって、成形金型1内で基板5を成形す
ると同時に回路体4を基板5内にインサート成形すると
共に、回路体4の導電回路17に接触接続させた状態で
ピン3の基部を基板5内にインサート成形することがで
きる。このとき回路体4の導電回路17のインナーリー
ド$7が押さえコア部35の段面36によって押さえら
れた状態で成形金型1内に合成樹脂の注入がおこなわれ
るために、インナーリード部7が基板5から露出された
状態で回路体4を基板5内にインサート成形することが
できる。
A support 39 is set in the center of the mold 1a, and a space 12 for the circuit body 4 is provided on the upper surface of the support 39.
The lower surface of the periphery of the holder is placed on the holder. Support 3
9 is generally made of a heat dissipating material such as a metal such as copper, iron, or aluminum or a ceramic having excellent thermal conductivity. After setting the pin 3 and circuit body 4 in the lower mold 1a in this way, the upper mold 1b and the lower mold 1 of the molding mold 1 are assembled.
The upper mold 1b is provided with molding protrusions 10 protruding from the upper mold 1b corresponding to the positions of the pins 3, and the lower end surface of the molding protrusions 10 is provided with the pins 3. The four parts 32 into which the upper end is inserted are recessed. Therefore, by clamping the mold, the lower end surface of the molding protrusion 10 comes into contact with the upper surface of the periphery of the pin hole 34 of the circuit body 4 with the upper end of the pin 3 inserted into the four parts 32, and the circuit body 4 is molded. Protrusion 10 and collar 1 of pin 3
1 and fixed. Further, a presser core portion 35 is provided in a protruding manner on the upper mold 1b of the molding die 1, and a stepped surface 36 is recessed in the peripheral edge of the lower surface of the presser core portion 35. Then, by clamping the mold, a space 1 of the circuit body 4 is formed between the holding core part 35 and the support body 39.
The peripheral edge of the conductive circuit 17 of the circuit body 4 is brought into close contact with the surface of the inner lead portion 7 of the conductive circuit 17 of the circuit body 4. In this state, by injecting the resin molding material into the molding die 1 and curing or solidifying it, the circuit body 4 is insert-molded into the substrate 5 at the same time as the substrate 5 is molded within the molding die 1, and the circuit body The base of the pin 3 can be insert-molded into the substrate 5 in contact with the conductive circuit 17 of 4. At this time, since the synthetic resin is injected into the molding die 1 while the inner lead $7 of the conductive circuit 17 of the circuit body 4 is pressed by the step surface 36 of the holding core part 35, the inner lead part 7 is injected into the molding die 1. The circuit body 4 can be insert molded into the substrate 5 while being exposed from the substrate 5.

また、上記のように回路体4は接続部6によって多数枚
のものが帯状に接続された状態で使用されるものであり
、そして複数枚の回路体4.4・・・を同時に成形金型
1の複数のキャビティ部2,2・・・にセットした状態
においては第2図に示すように接続部6が隣合うキャビ
ティ部2,2間において上型1bと下型1aとの間に挟
まれるようにしてあり、このとき接続部6と回路体4と
の間の切り離し部38が各キャビティ部2,2・・・側
に位置するように回路体4のセットをおこなうようにし
である。そしてこの状態で成形金型1に合成樹脂を注入
して硬化乃至固化させることによって、第3図(、)に
示すように接続部6でつながれた状態で複数個の基板5
,5・・・を同時に成形することができる。このように
成形された各基板5においては回路体4の切り離し部3
8は基板5のわずが内部にあり、切り離し部38によっ
て各回路体4を切り離すと第3図(b)に示すように基
板5の端面には切り離しで凹欠部41が生じることにな
るが、基板5が熱可塑性樹脂で形成されている場合には
この部分をヒートシールすることによって凹欠部41を
塞ぎ、また基板5が熱硬化性樹脂で形成されている場合
には成形時には完全硬化させず賦形程度に止どめておい
て再硬化させるときに凹欠部41をヒートシールで塞ぐ
ようにする。従って第3図(c)に示すように凹欠部4
1を塞いだ状態では回路体4の端面は基板5内に完全に
埋入されることになり、回路体4の端面を仕上げ加工す
る必要がなくなると共に端面からの回路体4への湿気や
水分の浸入を防止して耐湿信頼性を向上させることがで
きることになる。
Further, as mentioned above, the circuit body 4 is used in a state in which a large number of circuit bodies 4 are connected in a band shape by the connecting portion 6, and a plurality of circuit bodies 4, 4, etc. are simultaneously placed in a molding die. 1, the connection part 6 is sandwiched between the upper mold 1b and the lower mold 1a between the adjacent cavity parts 2, 2, as shown in FIG. At this time, the circuit body 4 is set so that the disconnection portion 38 between the connecting portion 6 and the circuit body 4 is located on the side of each cavity portion 2, 2, . . . . In this state, a synthetic resin is injected into the molding die 1 and cured or solidified, thereby forming a plurality of substrates 5 connected by the connecting portion 6 as shown in FIG.
, 5... can be molded simultaneously. In each board 5 formed in this way, the cutout portion 3 of the circuit body 4 is
8 is located inside the board 5, and when each circuit body 4 is separated by the cutting part 38, a recessed part 41 will be created on the end surface of the board 5 as shown in FIG. 3(b). However, if the substrate 5 is made of thermoplastic resin, the recessed part 41 is closed by heat-sealing this part, and if the substrate 5 is made of thermosetting resin, it is completely sealed during molding. The concave cutout 41 is closed by heat sealing when recuring after being kept at a level of shaping without being cured. Therefore, as shown in FIG. 3(c), the recessed part 4
1 is closed, the end face of the circuit body 4 is completely embedded in the board 5, which eliminates the need for finishing the end face of the circuit body 4, and prevents moisture and moisture from entering the circuit body 4 from the end face. This means that moisture resistance reliability can be improved by preventing the infiltration of moisture.

上記のようにピン3の基部を基板5にインサート成形し
て取り付けるにあたって、tJfJ4図に示されるよう
にピン3に設けた鍔11は基板5内に埋入され、また鍔
21はその下面が基板5の下面と面一に露出する状態で
埋入されるものであり、この鍔11.21の埋入によっ
てピン3の基部は基板5内に強固に保持され、ピン3の
引き抜き強度を高めることができると共にピン3がぐら
つくことを防止することができる。さらに、回路体4の
導電回路17とピン3との接続はピン孔34へのピン3
の基部の挿入接触によっておこなわれるが、この接続を
確保するためにピン孔34の内周にスルーホールメッキ
を施しておくのが好ましい。また成形金型1の上型1b
に設けた成形用突部10によって、基板5には第4図の
ように回路体4のピン孔34部分においてピン孔34の
周縁とピン3の上端部とを露出させる四部9が形成され
るものであり、この四部9に半田などの低融点金属合金
の小粒やクリーム半田、°導電塗料、導電フェス、導電
接着剤など導電性材料を充填することにより、ピン孔3
4部分の導電回路17とピン3とを導電性材料で接合さ
せることができ、導電回路17とピン3との導通信頼性
を高めることができる。尚、回路体4から接続部6を切
り離すにあたっては上記のように成形後に治具などを用
いておこなうようにしても、その他成形金型1の上下型
1 a、 1 bの型締めの際に剪断力で切り離しが自
動的におこそして、上記のようにして基板5に回路体4
と多数本のピン3,3・・・とをインサート成形して取
り付けたのちに、回路体4に形成したスペース12にお
いて基板5に半導体チップ8を実装し、半導体チップ8
と回路体4の導電回路17のインナーリード部7どの間
にワイヤー20をボンディングし、半導体チップ8とピ
ン3とを回路体4によって接続させてピングリッドアレ
イAを形成するのである。この上う1こ形!及されるピ
ングリッドアレイAにあって、機器の実装基板(マザー
ボード)への取り付けはマザーボード28に設けたソケ
ットやスルーホール29などに各ピン3を差し込むこと
によっておこなうことができる。このとき、基板5には
ピン3と平行に複数の位置決め突部30がそれぞれ等し
い突出寸法で一体に突設してあり、この位置決め突部3
0の先端がマザーボード28の表面に当接することによ
って所定の間隙で基板5とマザーボード28との間に空
間を形成させることができるようにしである。このよう
に基板5とマザーボード28との間の空間は位置決め突
部30によって形成されるために、第6図の従来例にお
いて示したように一部のピン3に位置決め用の鍔16を
設けるような必要がなく、ピン3として総て同じ形状の
ものを用いることができることになる。またこのように
位置決め突fi30がマザーボード28に当接すること
によってマザーボード28と基板5との間に加わる荷重
が位置決め突部30によって支持されることになり、ピ
ン3の変形を防止することもできる。ここで各位置決め
突部30は第1図のように成形金型8に成形用凹所31
を設けておくことによって、基板5を成形する際に同時
に形成されるもので、このように位置決め突部30を設
けるにあたって、各位置決め突部30をつなぐリブを基
板5の裏面に一体に設けるようにしておけば、このリブ
によって基板5の補強をおこなわせることができ、基板
5を薄く形成することも可能になる。また、基板5に実
装する半導体チップ8の発熱は放熱体で形成した支持体
3つによって放散されるものであり、このとき上記第4
図の実施例において半導体チップ8はピン3が突出され
た面と反対側の面である回路体4の上面側に実装するよ
うにしたが、半導体チップ8を回路体4の下面側に7エ
ースダウンとして実装するようにしてもよく、特に支持
体39を放熱体で形成して放熱をおこなう場合において
は、半導体チップ8を回路体4の下面に実装すると支持
体39は基板5の上面に露出するように設けられること
になり、支持体39から放散される熱が基板5とマザー
ボード28との開にこもることなく良好に放熱すること
ができることになる。
When attaching the base of the pin 3 to the substrate 5 by insert molding as described above, the flange 11 provided on the pin 3 is embedded in the substrate 5 as shown in Figure tJfJ4, and the lower surface of the flange 21 is attached to the substrate 5. The base of the pin 3 is firmly held within the substrate 5 by embedding the collar 11.21, thereby increasing the pull-out strength of the pin 3. At the same time, it is possible to prevent the pin 3 from wobbling. Furthermore, the connection between the conductive circuit 17 of the circuit body 4 and the pin 3 is made by connecting the pin 3 to the pin hole 34.
This is done by inserting and contacting the base of the pin hole 34, but in order to ensure this connection, it is preferable to provide through-hole plating on the inner periphery of the pin hole 34. Also, the upper mold 1b of the molding die 1
As shown in FIG. 4, a four part 9 is formed on the substrate 5 by the molding protrusion 10 provided at the pin hole 34 portion of the circuit body 4, exposing the periphery of the pin hole 34 and the upper end of the pin 3. By filling these four parts 9 with conductive materials such as small particles of low-melting metal alloy such as solder, cream solder, conductive paint, conductive face, conductive adhesive, etc., the pin holes 3
The four portions of the conductive circuit 17 and the pin 3 can be joined using a conductive material, and the reliability of the conduction between the conductive circuit 17 and the pin 3 can be improved. In addition, even if the connection part 6 is separated from the circuit body 4 using a jig or the like after molding as described above, other methods may be used when the upper and lower molds 1 a and 1 b of the molding die 1 are clamped. The shearing force automatically causes separation, and the circuit body 4 is attached to the board 5 as described above.
and a large number of pins 3, 3, .
A wire 20 is bonded between the inner lead portion 7 of the conductive circuit 17 of the circuit body 4, and the semiconductor chip 8 and the pins 3 are connected by the circuit body 4 to form a pin grid array A. This one is Uko-shaped! In the pin grid array A, devices can be attached to a mounting board (motherboard) by inserting each pin 3 into a socket or through hole 29 provided on the motherboard 28. At this time, a plurality of positioning protrusions 30 are integrally provided on the board 5 in parallel with the pins 3 and have the same protrusion size, and these positioning protrusions 3
This is so that a space can be formed between the substrate 5 and the motherboard 28 with a predetermined gap by the tip of the 0 coming into contact with the surface of the motherboard 28. Since the space between the substrate 5 and the motherboard 28 is thus formed by the positioning protrusion 30, some of the pins 3 are provided with positioning flanges 16 as shown in the conventional example in FIG. This means that pins 3 having the same shape can all be used. Furthermore, since the positioning protrusions fi30 come into contact with the motherboard 28 in this way, the load applied between the motherboard 28 and the board 5 is supported by the positioning protrusions 30, and deformation of the pins 3 can also be prevented. Here, each positioning protrusion 30 is formed into a molding recess 31 in the molding die 8 as shown in FIG.
By providing these, the ribs that connect the positioning protrusions 30 are formed at the same time as the substrate 5 is molded. If this is done, the substrate 5 can be reinforced by the ribs, and the substrate 5 can be made thinner. Furthermore, the heat generated by the semiconductor chip 8 mounted on the substrate 5 is dissipated by the three supports formed of heat sinks, and at this time, the fourth
In the illustrated embodiment, the semiconductor chip 8 is mounted on the upper surface of the circuit body 4, which is the surface opposite to the surface from which the pins 3 are protruded, but the semiconductor chip 8 is mounted on the lower surface of the circuit body 4. It is also possible to mount the semiconductor chip 8 on the lower surface of the circuit body 4 so that the support 39 is exposed on the upper surface of the substrate 5. As a result, the heat radiated from the support body 39 can be efficiently radiated without being trapped in the gap between the substrate 5 and the motherboard 28.

[発明の効果] 上述のように本発明は、成形金型のキャビティ部内にピ
ンをセットすると共にピンの基部に接続した状態で回路
体をキャビティ部内にセットし、キャビティ部に合成樹
脂を注入成形するにあたって、接続部を介して多数枚の
回路体を連続させると共にこの連続した状態で各回路体
を複数のキャビティ部内にそれぞれセットしてキャビテ
ィ部への合成樹脂の注入成形をおこなうようにしたので
、複数の各キャビティ部においてそれぞれピンに位置合
わせした状態で回路体をセットする必要があるが、各回
路体は接続部によって連続しているものであって回路体
の間隔をキャビティ部の間隔と等しく設定しておくこと
によって、−m所のキャビティ部においてピンに位置合
わせをするだけで他の各キャビティ部においてもピンに
各回路体の位置は合うことになり、各キャビティ部にお
いて一々ピンと回路体との位置合わせをおこなう必要な
く複数枚の回路体を同時に複数箇所のキャビティ部にセ
ットすることができ、生産効率を高めることができるも
のである。
[Effects of the Invention] As described above, the present invention sets pins in the cavity of a molding die, sets a circuit body in the cavity while connected to the base of the pin, and injects synthetic resin into the cavity. In order to do this, a large number of circuit bodies were connected in series through the connecting parts, and in this continuous state, each circuit body was set in a plurality of cavities, and the synthetic resin was injected into the cavities. , it is necessary to set the circuit bodies aligned with the pins in each of the plurality of cavities, but each circuit body is connected by the connection part, so the interval between the circuit bodies is equal to the interval between the cavities. By setting the same values, by simply aligning the pins in the -m cavity, each circuit body will align with the pins in each of the other cavities, and the pins and circuits will be aligned one by one in each cavity. A plurality of circuit bodies can be set in a plurality of cavities at the same time without the need for alignment with the body, and production efficiency can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における成形状態の断面図、
第2図は同上の一部の拡大断面図、第3図(a)(b)
(c)は同上の成形状態の基板部分の拡大断面図、第4
図は同上によって製造されたピングリッドアレイの断面
図、第5図(a)(b)は同上の製造に用いる回路体の
平面図と拡大断面図、第6図は従来例の断面図である。 1は成形金型、2はキャビティ部、3はピン、4は回路
体、5は基板、6は接続部である。 代理人 弁理士 石 1)艮 七 第3図 第6図 手続補正書(自発) 昭和62年2月6日 特許庁長官殿          2喝1、事件の表示 昭和61年特許[1244453号 2、発明の名称 ピングリッドアレイの製造方法 3、補正をする者 事件との関係  特許出願人 住 所 大阪府門真市大字門真1048番地名称(58
3)松下電工株式会社 代表者  藤 井 貞 夫 4、代理人 郵便番号 530 5、?l[I正命令の日付 自  発 1)明細8第1頁の特許請求の範囲の記載を次のように
訂正します。 [(1)成形金型のキャビティ部内にピンをセットする
と共にピンの基部に接続した状態で回路体をキャビティ
部内にセットし、キャビティ部に合成樹脂を注入成形す
ることによって合成樹脂の成形品で形成される基板内に
ピンの基部と回路体とを埋入させたピングリッドアレイ
を製造するにあたって、接続部を介して乏1−の回路体
を連続させると共にこの連続した状態で各回路体を複数
のキャビティ部内にそれぞれ七ッドしてキャビティ部へ
の合成樹脂の注入成形をおこなうことを特徴とするピン
グリッドアレイの製造方法。」2)同上fjS6頁第5
行目の「多数枚」を削除し、「多数」を挿入します。 3)同上同頁第9行目の「多数枚」を削除し、「多数」
を挿入します。 4)同上第8頁第5行目の「導電回路5」を削除し、「
導電回路17」を挿入します。 5)同上同頁!@7行目の「ピン2」を「ピン3」と訂
正します。 6)同上同頁第11行目の「多数枚」を削除し、「多数
」を挿入します。 7)同上!n 10 ′rt、m 13 h 目ノrf
fl1枚」全削除1.、「複数」を挿入します。 8)同上第12頁第16行目の1多数枚」を削除し、「
多数」を挿入します。 9)同上同頁第17行目の[複数枚Jを削除し、「複数
」を挿入します。 10)同上第18頁第16行目の1多数枚」を削除し、
「多数」を挿入します。 11)同上第19頁m9?テ目の「複数枚」を削除し、
「複数」を挿入します。
FIG. 1 is a sectional view of a molded state in an embodiment of the present invention;
Figure 2 is an enlarged sectional view of a part of the same as above, Figure 3 (a) and (b)
(c) is an enlarged cross-sectional view of the board portion in the molded state as above;
The figure is a cross-sectional view of a pin grid array manufactured by the above method, FIGS. 5(a) and 5(b) are a plan view and an enlarged cross-sectional view of a circuit body used in the manufacture of the same, and FIG. 6 is a cross-sectional view of a conventional example. . 1 is a molding die, 2 is a cavity portion, 3 is a pin, 4 is a circuit body, 5 is a substrate, and 6 is a connection portion. Agent Patent Attorney Ishi 1) Ai 7 Figure 3 Figure 6 Procedural Amendment (Spontaneous) February 6, 1988 To the Commissioner of the Patent Office 2.1, Indication of the Case 1988 Patent [1244453 No. 2, Invention Name: Manufacturing method of pin grid array 3, relationship with the amended case Patent applicant address: 1048 Kadoma, Kadoma City, Osaka Prefecture Name (58
3) Matsushita Electric Works Co., Ltd. Representative Sadao Fujii 4, agent postal code 530 5,? l[I Date of Directive Order 1) The scope of claims on page 1 of Specification 8 is corrected as follows. [(1) A pin is set in the cavity of a molding die, a circuit body connected to the base of the pin is set in the cavity, and a synthetic resin is injected into the cavity to form a synthetic resin molded product. In manufacturing a pin grid array in which the bases of the pins and the circuit bodies are embedded in the substrate to be formed, the circuit bodies are connected to each other through the connecting portions, and each circuit body is connected in this continuous state. A method for manufacturing a pin grid array, characterized in that a synthetic resin is injected into a plurality of cavities, respectively, and molded into the cavities. ”2) Same as fjS, page 6, No. 5
Delete "many sheets" in the row and insert "many sheets". 3) Delete “many sheets” in the 9th line of the same page, and change to “many sheets”
Insert. 4) Delete “Conductive circuit 5” on page 8, line 5 of the above, and add “
Insert “conductive circuit 17”. 5) Same page! @Correct "Pin 2" in line 7 to "Pin 3". 6) Delete "many sheets" and insert "many sheets" in line 11 of the same page as above. 7) Same as above! n 10 'rt, m 13 h eye rf
fl1 sheet” all deleted 1. , insert "multiple". 8) Delete ``1 multiple sheets'' on page 12, line 16 of the same as above, and ``
Insert "Many." 9) On the 17th line of the same page as above, [Delete multiple sheets J and insert "multiple". 10) Delete "1 many sheets" on page 18, line 16 of the same page,
Insert "many". 11) Same as above, page 19 m9? Delete "Multiple photos" on the left side,
Insert "multiple".

Claims (1)

【特許請求の範囲】[Claims] (1)成形金型のキャビティ部内にピンをセットすると
共にピンの基部に接続した状態で回路体をキャビティ部
内にセットし、キャビティ部に合成樹脂を注入成形する
ことによって合成樹脂の成形品で形成される基板内にピ
ンの基部と回路体とを埋入させたピングリッドアレイを
製造するにあたって、接続部を介して多数枚の回路体を
連続させると共にこの連続した状態で各回路体を複数の
キャビティ部内にそれぞれセットしてキャビティ部への
合成樹脂の注入成形をおこなうことを特徴とするピング
リッドアレイの製造方法。
(1) Form a synthetic resin molded product by setting a pin in the cavity of a molding die, setting the circuit body in the cavity while connected to the base of the pin, and injecting synthetic resin into the cavity. In manufacturing a pin grid array in which the bases of the pins and the circuit bodies are embedded in the board to be processed, a large number of circuit bodies are connected in series via the connecting parts, and each circuit body is connected to a plurality of circuit bodies in this continuous state. A method for producing a pin grid array, characterized in that each pin grid array is set in a cavity, and a synthetic resin is injected into the cavity.
JP24445386A 1986-10-15 1986-10-15 Manufacture of pin grid array Pending JPS6398139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24445386A JPS6398139A (en) 1986-10-15 1986-10-15 Manufacture of pin grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24445386A JPS6398139A (en) 1986-10-15 1986-10-15 Manufacture of pin grid array

Publications (1)

Publication Number Publication Date
JPS6398139A true JPS6398139A (en) 1988-04-28

Family

ID=17118878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24445386A Pending JPS6398139A (en) 1986-10-15 1986-10-15 Manufacture of pin grid array

Country Status (1)

Country Link
JP (1) JPS6398139A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009050982A1 (en) * 2007-10-17 2011-03-03 株式会社村田製作所 Variable resistor
JP2021160670A (en) * 2020-04-02 2021-10-11 株式会社京三製作所 Manufacturing method for wayside coil

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009050982A1 (en) * 2007-10-17 2011-03-03 株式会社村田製作所 Variable resistor
JP2021160670A (en) * 2020-04-02 2021-10-11 株式会社京三製作所 Manufacturing method for wayside coil

Similar Documents

Publication Publication Date Title
US4084312A (en) Electrically isolated heat sink lead frame for plastic encapsulated semiconductor assemblies
JPS6398139A (en) Manufacture of pin grid array
GB2101516A (en) Method of manufacture of plastics containers with incorporated heat sinks for integrated circuits and mould and heat sink combination for use with this method
US3384956A (en) Module assembly and method therefor
EP1276153A1 (en) Circuit board and production method therefor
JPS6320859A (en) Pin grid array
JPS63174344A (en) Pin grid array
EP0382714A1 (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
JPS62242350A (en) Pin grid array
JPS6398140A (en) Pin grid array
JPS6398138A (en) Pin grid array
JPS6365652A (en) Pin grid array and manufacture thereof
JPS62256460A (en) Pin grid array and manufacture thereof
JPS63226043A (en) Semiconductor device
JPH053743B2 (en)
JPS6398142A (en) Pin grid array
JPH0691165B2 (en) Pin grid array manufacturing method
JP2538937B2 (en) Semiconductor package
JPS62242347A (en) Pin grid array
JPH10172713A (en) Method for connecting metal terminal plate to substrate in molded article, and method for fixing electronic parts and the substrate in the molded article
JPS62242348A (en) Pin grid array
JPS62256458A (en) Pin grid array
JPS6365651A (en) Pin grid array and manufacture thereof
JPS62242349A (en) Pin grid array
JPS6320856A (en) Pin grid array