JPS6394715A - 論理出力マクロセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は一般にプログラマブルな論理アレイに関し、
特にレジスタ登録出力かレジスタ非登録出力を選択する
ようにプログラム可能な論理アレイに関する。

（従来の技術） 従来のプログラマブル論理装置は、それらのプログラマ
ブルな論理マトリックスの１つ以上の出力関数を記憶す
るために、出力レジスタを有することが多い。最近、レ
ジスタ登録出力つまり各出力レジスタからの出力か、レ
ジスタ非登録出力つまり論理マトリックスから直接の組
合せ出力の何れかを選択するため、マルチプレクサがそ
れらの出力セルに付加されるようになった。一般に、こ
うしたマルチプレクサはアーキテクチャヒユーズによっ
て制御され、このヒユーズがとばされかまたはそのまま
残されるかに応じて、レジスタ登録出力かレジスタ非登
録出力の何れかを選択する。

このため、レジスタ登録及びレジスタ非登録両出力は永
久的である。従って従来の装置を用いる場合、論理の設
計者は、レジスタ登録出力及び非登録出力の両方を使お
うとすると、異なる出力セルに頼らなければならない。

これは、更に別の組合せ論理関数を出力するのに本来な
ら使える出力ピンを使ってしまい、その結実装置の任意
選択可能な多様性が減少する。

（発明が解決しようとする問題点） 従って、レジスタ登録出力かレジスタ非登録出力を可逆
的に選択するようにプログラム可能な出力セルを有する
プログラマブル論理装置が必要とされている。

（問題点を解決するための手段） 本発明の好ましい実施例は、組合せ関数値を記憶する出
力レジスタを含んだ組合せ論理マトリ・ノクス用の出力
セルを備えている。出力レジスタが論理マトリックスか
らの関数出力に接続され、レジスタ登録出力ラインを有
する。レジスタがセルの出力ラインへの出力のため、レ
ジスタ登録出力ラインかあるいは組合せ論理マトリック
スに直接接続されたレジスタ非登録出力ラインを選択的
にエネーブルする。

セレクタは、組合せ論理マトリックスの選択マトリック
ス出力に接続されている。選択マトリックス出力は、組
合せ論理マトリックスの複数の入力のうち選択されたも
のへ接続されるように操作可能である。このため、組合
せ論理関数は、出力セルのレジスタ登録出力かまたはレ
ジスタ非登録出力の可逆的な選択を可能とするように、
マトリックス内にプログラムし得る。

一実施例において、各出力セルのセレクタは全てそれぞ
れのアーキテクチャヒユーズを介し、組合せ論理マトリ
ックスの選択マトリックス出力ラインへ選択的に接続さ
れる。アーキテクチャヒユーズをとばすかそのままにし
ておくことによって、各セルからの出力の種類は、独立
にあるいは選択出力ライン上に現われる選択組合せ論理
関数の値を通じ制御できる。

発明の別の実施例において、各出力セルは更に、レジス
タ登録出力かレジスタ非登録出力を永久的に選択するよ
うにプログラマブルな永久セレクタを含む。

従って本発明は、論理マトリックス内にプログラム入力
されたソフトウェアによって、設計者がレジスタ登録出
力かレジスタ非登録出力の何れかを選択するのを可能と
する。設計者は各出力セル毎にレジスタ登録出力かレジ
スタ非登録出力を可逆的に選択できるので、装置で利用
可能な限定された数の出力ピンを節約して使用できる。

また、本発明は設計者に大きな融通性を与え、そのよう
機能を透明なランチとして実施可能とする。

本発明とその利点のより完全な理解は、添付の図面に基
づく以下の詳細な説明を参照することによって得られる
であろう。

（実施例） 図面を参照すると、組合せ論理装置の全体が１０で示し
である。装置１０は、フィールドプログラマブル論理ア
レイ等のプログラマブル論理マトリックス１２を備えて
いる。図示した特定のマトリックス１２は、プログラマ
ブルな要素とじて複数のヒユーズ１４を用いた論理積の
論理和アレイである。尚、図示した特定の論理積の論理
和アレイ１２の他、本発明は論理和の論理積アレイ、ま
たはヒユーズ１４０代りにＥＦＲＯＭ　（消去可能なプ
ログラマブル読取専用メモリ）要素を用いたプログラマ
ブルアレイへも同様に適用可能なことが理解されるべき
である。

マトリックス１２は複数の入力１６を有する。

入力１６は装置１０のピン（不図示）に接続された外部
入力の他、各種のプログラムされた関数出力の帰還から
生じる内部入力によって構成し得る。

入力ライン１６は、こ＼では概略的にライン１８で示し
た複数の関数論理積項ラインと交差する。図示の各ライ
ン１８は実際には、それぞれのＡＮＤゲー）２０ａ−Ｈ
に供給される一束の論理積項ラインを表わしている。“
未使用”部分において、各入力ライン１６はとばされて
ないヒユーズ１４を介して各論理積項ライン１８に接続
されている。装置をプログラムするには、選択されたも
のを除く全てのヒユーズ１４がとばされ、選択されなか
った入力ライン１８を高電圧レベルに接続する。こうし
て、２２で示したような残りのそのままのヒユーズが、
それらの接続された各ＡＮＤゲー）２０ａ−ｎの出力を
制御する。プログラムされたとき、図示の各ライン１８
が組合せ論理関数の論理積項を表わす論理積項回路を構
成する。

図示の論理積の論理和マトリックス１２において、各グ
ループのＡＮＤゲート２０ａ−ｎはそれぞれのＯＲゲー
）２４ａ−ｎに接続された各出力を有する。例示の実施
例では、６つのＡＮＤゲート２０ａ−ｎが対応した１つ
のＯＲゲート２４ａ−ｎに接続されているが、ＡＮＤゲ
ート２０の数は８〜１Ｇの範囲であるのがもっと一般的
で、論理上は任意の数とし得る。図面を見易くするため
、装置１０の図示した構成部品の数は全体的に滅じであ
る。

選択論理積項回路２６の出力がＡＮＤゲート２７に供給
されるが、ＡＮＤゲート２７の出力はＯＲゲートに接続
されない。各ヒユーズ１４をとばすかそのままに保つこ
とで、選択論理積回路２６が入力１６のうち選択された
ものに接続され、そのプログラムされた組合せ関数を具
体的に表わす。図面を見易くするため、選択論理積項回
路２６と１つの関数論理積項回路２８しかプログラムさ
れたものとして示してないが、残りの論理積項ラインつ
まり回路も論理積項回路２６．２８と同じ方法でプログ
ラムし得ることが理解されるべきである。

装置１０は、図中点線の枠で示した複数の出力マクロセ
ル３Ｑａ−ｎを有する。以下マクロセル３０ａの構造を
詳しく説明するが、残りの各マクロセル３０ｂ−ｎもマ
クロセル３０ａと同じ＋ｌｔ造を有している。マクロセ
ル３０ａは、対応したＯＲゲート２４ａから少なくとも
１つの出力３２ａを受け取る。それぞれのゲー）２０ａ
、２４ａから生じる組合せ関数の値を表わす信号を伝送
する出力ライン３２ａは、出力レジスタ３４ａに接続さ
れる。図示の出力レジスタ３４ａは、クロ・ツクライン
３６を介してクロック駆動される同期Ｄ−Ｑフリップフ
ロップである。Ｄ−Ｑ出力レジスタ３４ａは、マトリッ
クス関数出力３２ａに接続された１つの関数入力だけを
有する。別の実施例において、Ｄ−Ｑフリップフロップ
３４ａはＪ−にフリップフロップまたはＳ−Ｒフリップ
フロップで置き換えてもよい。これら２つの代替実施例
では、２つ以上の関数出力ライン３２ａがレジスタ３４
ａに接続される。例えば、１つの出力ライン３２ａがＳ
−Ｒフリップフロップ出力レジスタの“Ｓ”入力に接続
され、別の関数出力ライン３２ａがＳ−Ｒフリップフロ
ップの”Ｒ”入力に導かれる。

出力レジスタ３４ａは、各マルチプレクサ４０ａに接続
された少なくとも１つのレジスタ登録出力ライン３８ａ
を有する。出力レジスタ３４ａとして機能するのに適し
た多くのレジスタはＱ出力と０反転出力を有し、これら
出力がマルチプレクサ４０ａまたは等個物に接続される
。

関数出力ライン３２ａはさらに、レジスタ非登録出力ラ
イン４２ａを介してマルチプレクサ４０ａに直接接続さ
れる。従って、マルチプレクサ４０ａには、レジスタ登
録出力ライン３８ａとレジスタ非登録すなわち組合せ出
力ライン４２ａが接続される。マルチプレクサ４０ａは
その出力としてマクロセル出力ライン４４ａを有し、該
ライン４４ａは入力ライン１６の１つに帰還接続される
か、外部出力ピンに接続されるか、あるいは両方がなさ
れる。マルチプレクサ４０ａは、どちらの出力３８ａ、
４２ａがマクロセル出力ライン４４ａ上に現われるかを
選択するように作用する。

マルチプレクサ４０ａは更にセレクタライン４６ａを有
する。セレクタライン４６ａ上の値がレジスタ非登録出
力ライン４２ａまたはレジスタ登録ライン３８ａのどち
らがセル出力ライン４４ａに接続されるかを決定する。

図示の実施例において、セレクタライン４６ａはＡＮＤ
ゲート４８ａの出力に接続されている。各ＡＮＤゲー）
４８ａは、反転されてアーキテクチャヒユーズ５２ａに
接続された第１の入力５０ａを含む複数の入力を有する
。ＡＮＤゲート４８ａの第２の入力５４ａは、アーキテ
クチャヒユーズ５６ａを介してマドリックス選択出カラ
イン５８に接続されている。

選択出力ライン５８はＡＮＤゲート２７によって、選択
論理積項ライン２６に接続されている。図示のごとく、
選択出力ライン５８は各々のセル３０ａ−ｎについて出
力の種類を制御するように動作可能である。別の実施例
では、各セル３０ａ−ｎを回路２６と同様な別々の選択
論理積項回路に接続される個々の選択出力ラインに接続
してもよい。

４つの出力レジスタ３４ａ−ｎだけを示したが、これは
単純化のためで、普通はもっと多くの出力レジスタ３４
ａ−ｎが使われることが理解されるべきである。

動作時、各マクロセル３０ａ−ｎは、レジスタ登録出力
または非登録出力を可逆的に選択するか、あるいはレジ
スタ登録出力または非登録出力を非可逆的に選択するよ
うに選択的にプログラム可能である。マクロセル３０ａ
は、レジスタ登録出力かレジスタ非登録出力の可逆的選
択のためのプログラミングを示す。つまりアーキテクチ
ャヒユーズ５６ａがそのまま残され、選択出力ライン５
８をライン５４ａに接続させる。各ヒユーズ１４を選択
的にとばすかまたはそのま＼にすることによって、組合
せ論理関数が論理積項回路２６内にプログラムされる。

ヒユーズ５２ａもそのま＼に保たれ、“ゼロ”レベルが
発生されて反転され、ＡＮＤゲート４８ａの入力５０ａ
上に“１”レベルとして現われるようにする。こうして
、ライン５８上の組合せ論理関数出力の値が、ＡＮＤゲ
ート４８ａの出力４６ａを制御可能となり、レジスタ非
登録出力ライン４２ａがレジスタ登録出力ライン３８ａ
のどちらが選択されるかを制御する。

マクロセル３０ｎも同様にプログラムされる。

マクロセル３０ｂと３０Ｃは、レジスタ非登録出力から
登録出力の永久的な選択を行うプログラミングを示す。

つまり、セル３０ｂではヒユーズ５６ｂがとばされ、マ
クロセル３０ｂをマトリックス選択出力ライン５８を分
断する。これにより、ライン５４ｂは高電圧レベルに導
かれる。またヒユーズ５２ｂはそのまま残され、ライン
３８ｂ上のレジスタ非登録出力を永久的に選択する。

マクロセル３０ｃでも、ヒユーズ５６ｃをとばすことに
よってライン５８が切り離される。ヒユーズ５０ｃもと
ばされ、レジスタ非登録出力ライン４２Ｃのセル出力ラ
イン４４Ｃへの接続を永久的に選択する。

例示のごとく、設計者は各マクロセル３０ａ−ｎヲ別々
に処理でき、一部のマクロセル３０ａ−ｎをレジスタ登
録または非登録出力について非可逆的にプログラムし、
他のマクロセルを可逆的な出力選択となるようにプログ
ラムできる。開示のアーキテクチャにより設計者は、該
当のレジスタ非登録出力ライン４２ａ−ｎの選択で関数
出力をセル出力ライン４４ａ−ｎ上に直ちに現わすこと
によって、透明なランチをエミュレート可能とする。

要約すれば、設計者がレジスタ登録出力またはレジスタ
非登録出力の永久的あるいは可逆的選択を行うのを可能
とするプログラマブルなマクロセルが開示された。本発
明のマクロセルは、出力レジスタからのレジスタ登録出
力がマクロセルの出力に現われるか、もしくは組合せ論
理マトリックスから直接のレジスタ非登録出力が上記の
代りに現われるかを組合せ論理関数の値で制御するよう
に構成し得る。あるいは、本発明のマクロセルはレジス
タ非登録出力かレジスタ登録出力を永久的に選択するよ
うにもプログラムできる。

（発明の効果） 本発明の主な利点は、レジスタ登録か非登録出力の永久
的または非永久的な選択を可能とする論理出力マクロセ
ルが得られることである。本発明の別の利点は、論理マ
トリックス内にプログラムされた組合せ論理関数を用い
て、マクロセルのレジスタ登録か非登録何れかの出力を
選択できることである。本発明の別の利点は、設計者の
任意選択でレジスタ登録または非登録出力が永久的に選
択できるように、マクロセルをプログラムする永久的手
段が得られることである。本発明の別の利点は、組合せ
論理マトリックスからの少なくとも１本の選択出力ライ
ンで、そこへ選択的に接続可能な１つ以上の出力レジス
タを制御する選択出力ラインが得られることである。つ
まり、一部の出カレジスタはレジスタ登録または非登録
何れかを選択するように可逆的にプログラムでき、また
他の出力レジスタは非可逆的に選択できる。

以上本発明の好ましい実施例と利点を添付の図面に例示
し且つ説明したが、本発明は例示の実施例に制限されず
、特許請求の範囲の記載によって限定される発明の精神
と範囲から逸脱せずに、多くの配列換え、変更及び代替
が可能なことが理解されよう。

以上の記載に関連して、以下の各項を開示する。

１、　レジスタ非登録出力と選択出力を有する組合せ論
理マトリックス； 前記レジスタ非登録出力を受け取り、レジスタ登録出力
を発生するレジスタ；及び 外部出力を有し、前記選択出力に応じて前記レジスタ登
録出力または前記レジスタ非登録出力の何れかを選択し
前記外部出力に接続するように動作可能なセレクタ；を
備えることを特徴とする組合せ論理装置。

２、前記組合せ論理マトリックスが更に複数の入力を有
し、前記論理マトリックスが該入力のうち選択されたも
のの組合せ論理関数を具現化した回路を形成し、該回路
が前記選択出力に接続され、前記論理関数の値に基づき
前記レジスタ登録出力またはレジスタ非登録出力が選択
されるようにした第１項の組合せ論理装置。

３、前記セレクタが、前記レジスタ登録出力かレジスタ
非登録出力を永久的に選択するように動作可能な要素を
含む第１項の組合せ論理装置。

４、組合せ論理マトリックスを含む組合せ論理用の出力
セルにおいて、 組合せ関数の値を記憶する出力レジスタであって、外出
力セレクタが関数入力とレジスタ登録出力を有する； 前記組合せ論理マトリックスから前記出力レジスタの関
数入力に接続された関数出力；前記関数出力とレジスタ
登録出力に接続され、且つセル出力を有するセレクタで
あって、該セレクタが前記関数出力またはレジスタ登録
出力の何れかを前記セル出力に接続するように動作可能
である；及び 前記組合せ論理マトリックスから前記セレクタに接続さ
れた選択出力であって、前記関数出力またはレジスタ登
録出力の何れが選択されて前記セル出力に接続されるか
を制御するように前記選択出力が動作可能である；を備
えた出力セル。

５、前記セレクタが、前記関数出力とレジスタ登録出力
を受け取り且つ前記セル出力に接続されたマルチプレク
サから成り、該マルチプレクサがセレクタラインによっ
て選択論理積ゲートに接続されている； 前記選択論理積ゲートが前記組合せ論理マトリックスか
らの選択出力に接続された入力を有する；第４項の出力
セル。

６、前記選択論理積ゲートがＡＮＤゲートから成り、該
ＡＮＤゲートの第２の入力がアーキテクチャヒユーズに
接続されている；第５項の出力セλし。

７、前記選択出力を前記組合せ論理マトリックスから分
断するように動作可能な分断部材を更に備えた第４項の
出力セル。

８、前記分断部材がアーキテクチャヒユーズから成る第
７項の出力セル。

９、前記組合せ論理マトリックスが前記選択出力に接続
された論理積項回路を更に備え、前記組合せ論理マトリ
ックスの少なくとも１つの入力が、前記論理積項回路へ
選択的に接続され、前記関数出力またはレジスタ登録出
力の何れが選択されるかを制御するための組合せ論理関
数を形成するように動作可能である第４項の出力セル。

１０、組合せ論理マトリックス用の出力セルにおいて、 前記論理マトリックスから発生された出力値を記憶し、
レジスタ登録出力ラインを有する出力レジスタ； 前記論理マトリックスに接続されたレジスタ非登録出力
ライン； セル出力； 前記レジスタ非登録出力ラインまたはレジスタ登録出力
ラインの何れか一方を前記セル出力へ永久的且つ選択的
に接続する永久的セレクタ；及び前記レジスタ非登録出
力ラインまたはレジスタ登録出力ラインの何れかを前記
セル出力へ可逆的に接続する一時的セレクタ；を備える
ことを特徴とする出力セル。

１１、前記一時的なセレクタがマルチプレクサから成り
、前記組合せ論理マトリックスからの選択出力ラインが
該マルチプレクサに接続され、前記選択出力ライン上の
信号が前記レジスタ非登録出力ラインかレジスタ登録出
力ラインを一時的に選択するように動作可能である第１
０項の出力セル。

１２、前記選択出力ラインに論理積項回路が接続され、
該論理積項回路が複数の論理マトリックス入力ラインへ
選択的に接続されるように動作可能である第１１項の出
力セル。

１３、前記永久的なセレクタがアーキテクチャヒユーズ
と、該ヒユーズに接続され且つ前記レジスタ非登録出力
ライン及びレジスタ登録出力ラインを入力として受け取
るマルチプレクサから成り、前記ヒユーズをとばすかま
たはそのまま残すことによって、前記レジスタ非登録出
力ラインかレジスタ登録出力ラインを選択するように前
記ヒユーズが動作可能である第１０項の出力セル。

１４、前記アーキテクチャヒユーズに接続されたヒユー
ズラインを含む複数の入力を有する論理積ゲートを備え
、前記レジスタ非登録出力ラインかレジスタ登録出力ラ
インを選択するため前記論理積ゲートの出力が前記マル
チプレクサに接続され、前記論理積ゲートの第２の入力
が前記一時的なセレクタに接続されている第１３項の出
力セル。

１５、前記一時的なセレクタを前記第２の入力へ選択的
に接続するように動作可能な第２のアーキテクチャヒユ
ーズを更に備えた第１４項の出力セル。

１６、複数の入力と論理マトリックス出力を有する組合
せ論理マトリックス； 各々入力とレジスタ登録出力ラインを有する複数の出力
レジスタであって、該レジスタの各々の入力が前記論理
マトリックス出力のそれぞれ対応した１つに接続され、
また前記論理マトリックス出力のそれぞれ対応した１つ
に各レジスタ非登録出力ラインも接続されている； 前記各レジスタ非登録出力ラインと前記各レジスタ登録
出力ラインとそれぞれのセル出力ラインに接続された選
択手段であって、前記レジスタ非登録出力ラインかレジ
スタ登録出力ラインの何れかを前記セル出力ラインへ選
択的に接続するように前記選択手段が動作可能である；
及び前記論理マトリックスの選択された入力に接続され
、且つ前記選択手段のうち選択されたものに接続されて
、前記レジスタ非登録出力ラインかレジスタ登録出力ラ
インのどちらが選択されるかを制御するように動作可能
な前記組合せ論理マトリックスの選択マトリックス出力
ライン；を備えることを特徴とする組合せ論理装置。

１７、各々が前記出力レジスタの１つを含む複数の出力
マクロセルを更に備え、該各マクロセルのマルチプレク
サがそれぞれのレジスタ登録出力ラインとそれぞれのレ
ジスタ非登録出力ラインを人力として受け取り、前記選
択マトリックス出力ラインが前記マルチプレクサへ選択
的に接続され、レジスタ登録出力かレジスタ非登録出力
を選択して前記セル出力ライン上に出力する第１６項の
論理装置。

１８、前記各マクロセルが更に、前記マルチプレクサに
接続され前記レジスタ登録出力またはレジスタ非登録出
力の何れかを永久的に選択する永久的なセレクタを含む
第１７項の論理装置。

１９、前記永久的なセレクタがアーキテクチャヒユーズ
と、前記マルチプレクサに接続され且つ該アーキテクチ
ャヒユーズに接続された１つの入力を有する論理積ゲー
トとを備え、該論理積ゲートの別の入力が前記選択マト
リックス出力ラインへ選択的に接続されている第１８項
の論理装置。

２０、　　前記選択マトリックス出力ラインがそれぞれ
のアーキテクチャヒユーズを介して前記選択手段の選択
されたものへ接続されるように動作可能であり、前記各
アーキテクチャヒユーズが、前記選択マトリックス出力
ラインによっであるいは前記選択マトリックス出力ライ
ンを前記選択手段から分解することによって前記レジス
タ非登録出力またはレジスタ登録出力何れかの選択を可
能とするようにプログラム可能である第１６項の論理装
置。

２１、前記選択マトリックス出力ラインが前記組合せ論
理マトリックスの論理積項回路に接続され、該論理積項
回路が前記論理マトリックスの入力のうち選択されたも
のへ接続されるように動作可能である第１６項の論理装
置。

２２、前記組合せ論理マトリックスからのレジスタ登録
出力かレジスタ非登録出力を選択する方法において、 前記論理マトリックスからのレジスタ非登録出力に応じ
て、レジスタ登録出力を発生するステップ； 前記論理マトリックスからの選択出力を発生するステッ
プ； 前記選択出力に応して、レジスタ非登録出力またはレジ
スタ登録出力の何れかを選択するステップ；及び 前記選択された出力を出力するステップ；を含むことを
特徴とする方法。

２３、前記選択ステップが更に： 前記レジスタ非登録出力またはレジスタ登録出力の何れ
かを変更可能に選択するステップ；または 前記レジスタ非登録出力またはレジスタ登録出力の何れ
かを変更不可能に選択するステップ；を含む第２２項の
方法。

２４、前記発生手段が更に： 前記論理マトリックスの複数の入力のうち選択されたも
のを選択マトリックス出力ラインに接続するステップ；
及び 前記入力の組合せ論理関数として選択出力を発生するス
テップ；を含む第２２項の方法。

２５、　　複数の出力セルのうち選択されたものを、前
記選択出力とセルのセレクタとの間に配設された各セル
内のアーキテクチャヒユーズを選択的にとばすかあるい
はそのまま保つことによって前記選択出力に接続するス
テップ；を更に含む第２４項の方法。

２６、複数の出力セルを前記選択出力から選択的に分断
するステップ；及び 各分断出力セルのセレクタに接続されたアーキテクチャ
ヒユーズをとばすかあるいはそのまま保つことによって
、前記分断出力セルの各々内でレジスタ登録出力かレジ
スタ非登録出力を永久的に選択するステップ；を更に含
む第２４項の方法。

２７、論理出力マクロセル３０が、レジスタ登録出力３
８ａ−ｎかレジスタ非登録出力４２ａ−ｎを選択するよ
うに動作可能である。これら２つの出力間での選択は、
組合せ論理マトリックス１２の選択出力への接続を介し
て可逆的にも行えるし、あるいはアーキテクチャヒユー
ズ５２ａ−ｎによって永久的にプログラムすることもで
きる。

【図面の簡単な説明】

図面は本発明を具備した組合せ論理装置の簡略化した電
気配線図である。 １０・・・・・・組合せ論理装置 １２・・・・・・論理マトリックス １６・・・・・・入力　　３０・・・・・・マクロセル
３２・・・・・・関数出力　　３４・・・・・・出力レ
ジスタ３８・・・・・・レジスタ登録出力 ４０・・・・・・セレクタ（マルチプレクサ）４２・・
・・・・レジスタ非登録出力 ４４・・・・・・外部出力　４８・・・・・・選択論理
積ゲート５２・・・・・・ヒユーズ　　５６・・・・・
・分断ヒユーズ５８・・・・・・選択出力

Claims (1)

1. 【特許請求の範囲】 １、レジスタ非登録出力と選択出力を有する組合せ論理
   マトリックス； 前記レジスタ非登録出力を受け取り、レジスタ登録出力
   を発生するレジスタ；及び 外部出力を有し、前記選択出力に応じて前記レジスタ登
   録出力または前記レジスタ非登録出力の何れかを選択し
   前記外部出力に接続するように動作可能なセレクタ；を
   備えることを特徴とする組合せ論理装置。