JPS6393079A - デジタル画像演算処理方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像読取装置等から得られた入力デジタル画
像に対して所定の画像処理を行う方法及び装置に関する
ものである。

〔従来の技術〕

デジタル画像を処理するシステムにおいては、画像を構
成する画素を一定ビットのデジタルデータ（画像データ
）で表現し、各画素又は画素間で演算を行うことにより
処理を行っている。

画像は、固定小数点の数値又は数値の組で表される画素
の配列として表現され、各画素又は画素の集まりの演算
によって出力画像の画素を求める処理を行っている。

従来、各画素は固定小数点で表現されていたため、固定
小数点数のままで演算を行うと、演算の途中で結果の指
温れ、丸め誤差の累積などの不都合が生じていた。また
、浮動小数点数で演算すると、丸め誤差等の影否は防止
できるが、演算が複雑化して演算速度が落ち、また、回
路規模も増大するという問題があった。更に、必要な精
度を保持するために余計なビット数を必要とするという
問題もあった。

入力画像に対して３×３フイルタ処理を行う場合を例に
とって従来例による方法を説明する。

この３×３フイルタ処理とは、注目画素に対して３×３
の窓を設定し、行列で表現された入力画像を■、行列で
表現された出力画像をθとしたときに、出力画像θの各
画素θＭ、、を なる演算によって求めるものである。ここでＦ、Ｊは３
×３フィルタ係数行列の要素である。

従来の処理方法の流れ図を第１８図に、処理装置のブロ
ック図を第１９図に示す。

従来の処理方法においては、演算回路１９−１において
、入力画像■に所定の演算を施すことにより得られた結
果ｆ、（Ｔ）に対して係数Ｃ１を乗じて結果Ｘａを得、
これを加算回路１９〜２において加算することにより出
力画像θを得るようにしている。

第２０図、第２１図は、画像処理を行うためのフィルタ
係数行列Ｆの例を示す。第２０図は精細度強調フィルタ
の例であり、画像の輪郭を強調し、ボケをなくすために
用いられる。第２１図はノイズ除去フィルタの例であり
、隣接画素間の平均をとることによりノイズを除くため
のフィルタである。

第２０図に示す精細度強調フィルタを使用して、従来方
法による処理を行った場合は、第２２図の流れ図に示す
ような処理が行われる。第２３図はこの処理を実現する
ためのブロック図を示し、フィルタ係数行列の各要素に
対応して設けられた乗算回路２３−１〜２３−９と、こ
れらの乗算回路２３−１〜２３−９の出力を加算する加
算回路２３−１０とから構成されている。

〔発明が解決しようとする間芭点〕

ところが、従来の方法による演算では、期待する結果（
画像１’）と得られた結果（出力画像θ）とを比較する
と、第１表に示されるように異なってしまう。なお、こ
れは入力画像の全画素が一定値であると仮定した場合の
出力である。

したがって、演算処理を行うことによって、木来得られ
るべき画像とは異なる画像に変化してしまい画質の劣化
を招くという問題があった。

第１表 これは、係数倍演算の際の丸め誤差が加算されるためで
あり、処理結果には犬きｔ誤差が生している。したがっ
て、演算処理を行うに際して所望の値が正確に得られな
いという不都合があった。

また、誤差を防止するために桁数を多くとると、指温れ
するおそれがあった。

本発明は、画像処理のための演算過程において、演ゴγ
途中での丸め誤差の累積を防止することを目的とする。

〔問題点を解決するための手段〕

本発明のデジタル画像処理方法は、上記目的を達成する
ため、画像データに対して複数の係数を乗ずる乗算を含
む６ｉｉ算処理を行うデジタル画像演算処理方法におい
て、前記複数の係数に所定の共通の乗数が乗ぜられるこ
とにより整数とされた複数の係数により上記乗算を行い
、その後に該乗算の結果を前記乗数で除することを特徴
とする。

また、本発明のデジタル画像処理装置は、画像データに
対して複数の係数を乗ずる乗算を含む演算処理を行うデ
ジタル画像演算処理装置において、前記複数の係数に所
定の共通の乗数が乗ぜられることにより整数とされた複
数の係数により上記乗算を行なう係数倍回路を設けると
共に、該係数倍回路の出力を前記乗数を除数として除算
する除算回路を設けたことを特ｌ′１１．とする。

更に、前記演算処理の演算ビット数をｍ、前記演算処理
の処理結果及び中間結果の絶対値の最大値を表すのに必
要最小のビット数をｎとしたとき、前記乗数を２　ｍ−
″−１以下とするか、或いは、前記演算処理において表
しうる最大値をｘ、処理結果又は中間結果の絶対値の最
大値をｙとしたとき、前記乗数をｘ／ｙ以下とすること
が望ましい。

〔作用〕

本発明においては、第１図及び第２図に示すように、人
力画像■に所定の演算を施すことにより得られた結果ｆ
、（１）に対して、乗算回路２−１において本来の係数
Ｃ１の代わりに成る乗数ｋを乗じた値ｋＣ，を用いて乗
算を行なう。この値ｋＣ，が整数となるように乗数ｋを
選定しておけば、乗算は整数で行われるので乗算におけ
る誤差は発生しない。

この乗算によって得られた結果ｘ、ｌを加算回路２−２
において加算した後に、この加算結果θ、゛を除算回路
２−３において前記乗数にで除することによって出力画
像θを得る。

たとえば、入出力画像が１画素４ビツトで表現される多
値画像である場合、途中の演算を８ピント演算で行うこ
とにより、演算が整数で且つオーバーフローすることな
く行われる。

したがって、演算途中での丸め誤差の累積が発生せず正
も童な演算結果が得られる。

〔実施例〕

以下、図面を参照しながら実施例に基づいて本発明の特
徴を具体的に説明する。

第３図は、本発明に係る画像演算処理方法を第２０図に
示す精細度強調フィルタを使用した処理に通用した場合
を示す。

本実施例においては、第２０図に示される本来の係数−
０，２５，−０，５，４に乗数４を乗した係数−１゜−
２，１６を用い、入力された画素１．％−１，１〜１１
１＋＋　１１４１　に対して演算を行って、和θ゛を求
め、この結果を前記乗数４で除することにより処理を行
ない出力画像θを得る。

第４図に本発明に係る装置のブロック図を示す。

入力された画素Ｉ　Ｍ−１１１−１〜Ｉ　ａｗｌ　Ｉ＋
”　は係数倍回路４−１〜４−９によって−１，−２又
は１６イばされ、加算回路４−１Ｏによって加算された
後に除算回路４〜１１によって４で除算され、第２表に
示すように望む処理結果が正しく求められる。

第２表 次に、係数倍回路、加算回路、除算回路等の具体例につ
いて第５図〜第１５図を参照して説明する。

第５図は係数倍回路の詳細図を示す。乗算器５の一方の
入力端子に４ビツトの入力データが、また他方の入力０
：ｊｉ子に４ビツトの３ｋ　Ｄデータ（この場合−２）
が供給される。したがって、乗ｌγ器５からは人力デー
タに−２が乗ぜられた出力が（′【られる、なお、ここ
では−２倍のみについて示したが−１，１６倍について
も同様に構成できる。

第６図は加算回路の詳細図を示し、９個の８ビツトデー
タが加算器６−１〜６−８で順次加算され、最終的に１
１ビツトの出力が得られる。

また第７図は除算回路の詳細図を示し、除算器７の一方
の入力端子に１１ビツトの入力データが、また他方の入
力端子に乗数データ（この場合４）が供給される。した
がって、除算器７からは入力データを４で除した９ビツ
トの出力が得られる。

本実施例に用いた乗数４は、各係数０．２５．０．５゜
４の分数表現である１／４．１／２．４／１の分母の最
小公倍数として求めたものである。

このように、乗数を選定することにより演算時の係数は
整数となり、演算が整数で行われるため誤差が生じない
。

なお、任意の公倍数を用いれば誤差を生じることなく演
算できるが、無闇に乗数を大きくした場合、処理の途中
でオーバーフローを生じ、結果が正しく求めることがで
きなくなる。オーバーフローを生じない為には、乗数の
条件として下記の一つを満足すればよい。

（１）演算ビット数をｍとし、中間及び最終結果の絶対
（ａ最大の値を表すのに必要なビット数をｎとしたとき
、乗数は２　ｍ−ｎ−１以下であればよい。

（Ｉｔ）演算中に表しうる最大値をＸとし、中間及び最
終結果の絶対値の最大の値をｙとしたとき、乗数はｌ　
ｘ／ｙ　ｌ以下であればよい。

本実施例の場合、 （Ｉ）の条件で考えると、ｍ−９，ｎ＝６であるので、
乗数は２９−６−１　＝　４以下であればよい。

（ｎ）の条件で考えると、Ｘ＝２５５．　　ｙ＝６ｏで
あるので、乗数はｌ　ｘ／ｙ　ｌ　＝　４以下であれば
よい。

逆に、演算結果に誤差が生じない条件を考えると、演算
中の加算かに回である場合、乗数を２Ｌｏｇｋ″′　（
但し、底は２）以上とすればよい。

実施例の場合、加算回数が８回（第６図参照）であるの
で、２”’−２’−１６以上とすればよく、こうすれば
係数にかかわらず誤差を生じない。

第８図に係数倍回路の他の実施例を示す。これは、−２
倍の乗算を論理回路で実現したものである。

４ビツトの入力はインバータ８−１〜８−４を介してＮ
　Ａ　Ｎ　Ｄゲート８−５に供給され、咳ＮＡＮＤゲー
ト８−５の出力が８ビツト出力の上位３ビツト（第８〜
６位ビット）として使用される。また、インバータから
８−１〜８−３からの信号はＡＮＤゲート８−６．８−
７及びＥＸＯＲゲート８−８．８−９．８−１０により
所定の論理演算がなされ、第５〜３位ビットの出力とな
る。また、入力の第１位ビットはそのまま出力の第２位
ビットとなり、出力の最下位ビットは常に０とされる。

たとえば、入力が４、すなわち２敗退表示で０１００（
但し、先頭がＭＳＢ）である場合、出力は２敗退表示で
１１１１１０００、すなわち−８となり、入力に対して
一２倍の乗算が行われることが判る。

第９図は、ＲＯ：、１で構成されたＬＵＴ　（ルックア
ップテーブル）９−１により、−２倍の乗算を実現した
他の実施例を示す。ＲＯＭの内容は第３表の通りである
。

第３表 したがって、入力をＲＯＭのアドレスに対応させておけ
ば、入力にしたがって一２倍の乗算が行われた出力が得
られる。たとえば、入力が４である場合、１６数進表示
でＦ８３２数進表敗進１１１１１０００、すなわち−８
の出力が得られる。

第１０図、第１１図は乗算の係数を可変にした例を示す
。

第１Ｏ図は図示しないｃｐｕ等の設定手段により係数を
ラッチ１０−１に格納し、このラッチ１０−１からの出
力と入力データとを乗′Ｒ，ｈＳ１０−２で乗算するこ
とにより、係数が可変である係数倍回路を実現したもの
である。

また、第１１図はＲＡ　Ｍ又はＥＥＰＲＯＭ　（電気的
に消去可能なＦＲＯＭ）から構成されたＬＵＴｌｌ−１
を使用した例を示す、この例では書き込み時には図示し
ないＣＰＵ等の設定手段からのＬＬＩＴｓｅｌ。

而「等の制御信号によりＬＵＴＩＩ−１を書き込み状態
とすると共に、バスバッファ１１−２．１１−３をイネ
ーブルとし、ＣＰＵからのアドレス信号＾。−１により
指定されるメモリのアドレスに第３表と同様な乗算器の
データＤ０−１を書き込む。また、読み出し時には、バ
スバッファ１１−４．１１−５をイネーブルとしＬ　Ｕ
　Ｔｌ１−１のデータを読み出す。この構成によれば、
ＬＵＴＩＩ−１内のデータを外部から変更することがで
きるので、必要に応じて係数を可変とすることができる
。

第１２図は、４の除算を論理回路で実現した除算回路の
他の実施例を示す、この除算回路は、一方の入力端子に
８ビツトの入力が供給され、他方の入力端子が接地され
た第１のマルチプレクサ１２−１と、一方の入力端子に
第１のマルチプレクサ１２−１の出力が供給され、他方
の入力端子が電源にプルアンプされた第２のマルチプレ
クサ１２−２とから構成されている。第１のマルチプレ
クサ１２−１の入力Ａ／Ｂの選択は、入力データの最上
位ビットによって行われ、第２のマルチプレクサ１２−
２の入力Ａ／Ｂの選択は第１のマルチプレクサ１２−１
の出力の第７位ビットによって行われる。

たとえば、８ビツトの入力が８、すなわち２敗退表示で
００００１０００である場合、第１のマルチプレクサ１
２−１は入力Ａを選択し、また第２のマルチプレクサ１
２−２も入力Ａを選択するので、出力は２敗退表示で０
０１０、すなわち２となり、入力が４で除されることが
判る。

また入力が負のときは、第１のマルチプレクサ１２−１
は入力Ｂを選択して出力は全てＯとなり、′入力が６４
以上のときは第２のマルチプレクサ１２−２は入力Ｂを
選択して出力は６３となってオーバーフローを防止する
。

第１３図は４の除算をＲＯＭのＬＵＴ１３で実現したも
のであり、ＲＯＭの内容は第４表の通りである。

第４表 第１４図は除数を可変にした例を示し、図示しないＣＰ
Ｕ等の設定手段により係数をラッチ１４−１に格納し、
除算器１４−２において、入力データをラッチ１４−１
からの出力で除することにより、係数が可変である除算
回路を実現したものである。

第１５図は、ＲＡＭ又はＥＥＰＲＯＭのＬＵＴを用いた
除算回路の例である。基本的動作は第１１図に示す回路
と同様であり、ＬＵＴ１５内のデータが異なるだけなの
で詳細な説明は省略する。

なお、第９図〜第１１図、第１３図〜第１５図のように
乗数及び除数を可変とした場合は、係数に応して乗数或
いは除数を変化させて誤差を防ぐことができる。

第１６図は、本発明に係る画像演算処理方法を、第２１
図に示すノイズ除去フィルタを使用した処理に適用した
場合を示す。

本実施例においては、乗数として１１を用い、第２１図
に示される本来の係数１／１１．３／１１に乗数１１を
乗した係数１，３を有する乗算器１６−１〜１６−９を
用い、入力された画素１　ｍ−Ｉ　ｎ−１〜Ｉ＠＋−１
１１゜、に対して演算を行ったのち、加算器１６−１０
で和を求め、この結果を乗数（除数）１１の除′ｎ器１
６−１１で除することにより処理を行う。

この回路の場合も、第４図に示す回路と同様に演算が全
て整数で行われるので誤差が発生しない。

上述の説明においては、全て画像のフィルタ処理を例に
あげて説明したが、これに限らず他の画像処理にも適用
することができる。

第１７図は、本発明をマトリクスマスキング処理に対し
て応用した例を示す、マトリクスマスキング処理は、デ
ジタルカラー画像の黄（Ｙ）、マゼンタ（ｉ）１シアン
（Ｃ）に対して、入力画素をＹ、Ｍ、Ｃ。

出力画素をＹ’、Ｍ’、Ｃ’　としたとき、のマトリク
ス乗算処理により、色空間上での変喚を行う処理である
。なおＡは係数行列を示し、ここでは、 を用いた例を示している。このとき、乗数として前記の
条件より２１６９２＊Ｉ　＝４を用いた。

第１７図に示す実施例においては、本来の係数２゜−１
，２，０，２，−０，１，２，−０，９，−０，１，−
０，１，１に、乗数４を乗じた係数８　、−４．８．０
．８．−０．４．８　、−３．６゜−０，４，−０，４
，４を有する乗算器１７−１〜１７−９を用い、入力画
素Ｙ、Ｍ、Ｃに対して演算を行ったのち、加Ｅ：２ｉｆ
１７−１０〜１７４２で和を求め、この結果を乗数（除
数）４の除〕γ器１７−１３〜１７〜１５で除すること
により出力画素Ｙ’、Ｍ’、Ｃ’　を求める処理を行う
。

従来例による演算結果と本発明による処理結果の比較を
第５表に示す。

第５表 〔発明の効果〕 以上述べたように、本発明においては、係数倍処理を含
むデジタル画像演算処理において、前記係数の代わりに
成る乗数倍した係数で演算を行い、最後に同じ乗数で除
することにより結果を求める。

このように係数が小数部を持たないように乗数を設定す
ることにより、整数演算だけで処理が可能となる。した
がって、丸め誤差の累積がなく、誤差がない処理結果が
簡単に得られる。これにより、希望した通りの画像処理
が可能となり、画像演算処理に起因する画質の劣化がな
くなる。

また、回路的には除算回路を付加するのみで誤差の累積
を防ぐことができ、簡単な構成で正確な演算を行うこと
ができる。

【図面の簡単な説明】

第１図は本発明に係る処理方法を示す工程図、第２図は
本発明に係る処理装置の一実施例、第３図は本発明をフ
ィルタ処理に適用した場合を示す工程図、第４図は同処
理を行うためのブロック図、第５図は乗算回路の具体例
、第６図は加算回路の具体例、第７図は除算回路の具体
例を示す。第８図は乗算回路を論理素子で構成した例、
第９図は乗算回路をＬＵＴで構成した例、第１０図は乗
数を可変とした乗算回路の例、第１１１１ＪはＬＵＴを
ＲＡＭ等により＋ｉＸ成して乗数を可変とした乗３７回
路の例である。第１２図は除算回路を論理素子で＋１１
成した例、第１３図は除算回路をＬＵＴで構成した例、
。 第１４図は除数を可変とした除算回路の例、第１５図は
ＬＵＴをＲＡ　Ｍ等により構成して除数を可変とじた除
算回路の例である。第１６図は本発明を他のフィルタ処
理に適用した場合のブロック図、第１７図は本発明をマ
スキング処理に適用した場合のブロック図、第１８図は
従来の処理方法を示す工程図、第１９図は従来の処理装
置のブロック図、第２０図は精細度強調フィルタの例、
第２１図はノイズ除去フィルタの例、第２２図は第２０
図に示すフィルタを使用して従来方法による処理を行っ
た場合の処理の流れ図、第２３図は第２２図に示される
処理を実現するためのブロック図である。 ２−１二乗算回路　　　２−２＝加算回路２−３：除算
回路　　　４−１〜４−９：係数倍回路４−１０　　：
加算回路　　４−１１　：除算回路１１Ｆ許出願人　　
　　富士ゼロックス　株式会社代　理　人　　　　小　
堀　　益　（ほか２名）第　５　　図　　　　　　　　
　　　第　７　　回灯　８− 第　９　Ａ　　　　　　　　第　１０　図第１１図 ＣＰＵから 第１２図 第１３囚 ！３ 第　１４　図 ＣＰＵかも 第１５図 １ら 箭旧図

Claims (1)

1. 【特許請求の範囲】 １、画像データに対して複数の係数を乗ずる乗算を含む
   演算処理を行うデジタル画像演算処理方法において、前
   記複数の係数に所定の共通の乗数が乗ぜられることによ
   り整数とされた複数の係数により上記乗算を行い、その
   後に該乗算の結果を前記乗数で除することを特徴とする
   デジタル画像演算処理方法。 ２、前記乗数は、前記複数の係数を分数で表現したとき
   の各分母の公倍数であることを特徴とする特許請求の範
   囲第１項記載のデジタル画像演算処理方法。 ３、前記演算処理の演算ビット数をｍ、前記演算処理の
   処理結果及び中間結果の絶対値の最大値を表すのに必要
   最小のビット数をｎとしたとき、前記乗数は２＾ｍ＾−
   ＾ｍ＾−＾１以下であることを特徴とする特許請求の範
   囲第１項記載のデジタル画像演算処理方法。 ４、前記演算処理において表しうる最大値をｘ、処理結
   果又は中間結果の絶対値の最大値をｙとしたとき、前記
   乗数はｘ／ｙ以下であることを特徴とする特許請求の範
   囲第１項記載のデジタル画像演算処理方法。 ５、前記演算処理には前記乗算の結果を加算する加算が
   含まれており、該加算の回数をｋとしたとき、前記乗数
   は２＾ｌ＾ｏ＾ｇ＾ｋ＾＋＾１（但し、底は２）以上で
   あることを特徴とする特許請求の範囲第１項記載のデジ
   タル画像演算処理方法。 ６、画像データに対して複数の係数を乗ずる乗算を含む
   演算処理を行うデジタル画像演算処理装置において、前
   記複数の係数に所定の共通の乗数が乗ぜられることによ
   り整数とされた複数の係数により上記乗算を行なう係数
   倍回路を設けると共に、該係数倍回路の出力を前記乗数
   を除数として除算する除算回路を設けたことを特徴とす
   るデジタル画像演算処理装置。