JPS6393051A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS6393051A
JPS6393051A JP61238724A JP23872486A JPS6393051A JP S6393051 A JPS6393051 A JP S6393051A JP 61238724 A JP61238724 A JP 61238724A JP 23872486 A JP23872486 A JP 23872486A JP S6393051 A JPS6393051 A JP S6393051A
Authority
JP
Japan
Prior art keywords
microprogram
address
value
microinstruction
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61238724A
Other languages
Japanese (ja)
Inventor
Kazuhiko Yamada
和彦 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61238724A priority Critical patent/JPS6393051A/en
Publication of JPS6393051A publication Critical patent/JPS6393051A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To facilitate the debug of a microprogram by providing a setting device, a memory, an erasing device and a stopping device and comparing the optional set value with a microinstruction address to stop execution of the microprogram. CONSTITUTION:The microinstruction address supplied via a signal line 16 is coincident with the address value supplied via a signal line 17 at a point F of a microprogram. Thus '1' is outputted to a signal line 31. The address value is enable when a signal line 18 is set at '1' and an FF 11 is set via an AND gate 13. Then coincidence is secured between the address supplied via the line 16 and the address supplied via a signal line 19 at a point H. Then '1' is outputted from the coincidence signal inputted through an AND gate 14 and the FF 11 is reset. While '1' is outputted from a microinstruction address supplied via the line 16 and the coincidence signal inputted to an AND gate 12 from a signal line 12 when the microprogram reaches a point C with conditional branch of a point G. Then a program stop signal is outputted from the FF 11.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラム評価用のマイクロプログラム制御装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprogram control device, and particularly to a microprogram control device for microprogram evaluation.

(従来の技術) 従来、この種のマイクロプログラム制御装置はマイクロ
プログラムの評価用に、マイクロプログラムの実行中に
任意のマイクロ命令アドレスをアクセスしたならば、マ
イクロプログラムの実行を停止させるという機能を有し
ていた。
(Prior Art) Conventionally, this type of microprogram control device has a function to stop the execution of a microprogram if an arbitrary microinstruction address is accessed during execution of the microprogram, for evaluation of the microprogram. Was.

例えば、上記の装置にはマイクロプログラムを停止させ
るアドレスの設定方法が一箇所であるもの、成る範囲と
して設定するもの、あるいは複数個設定して、そのうち
のいずれかのアドレスがアクセスされたならば停止させ
るものなどがあった。
For example, some of the above devices have a method of setting the address at which the microprogram is stopped, some set it as a range of addresses, some set it as a range of addresses, or set multiple addresses and stop the microprogram if any of the addresses is accessed. There were things to do.

これらの装置は、第3図(a)のように、単純な構造の
マイクロプログラムの例えばCという箇所にきたならば
マイクロプログラムの実行を停止させる場合や、あるい
は第3図(b)のように複雑な構造のマイクロプログラ
ムでも、どの経路を通ってきたかにかかわらず、例えば
Cという箇所で実行を停止させるという場合には有効で
ある。
These devices are used to stop the execution of a microprogram when it reaches a point C in a microprogram with a simple structure, as shown in Figure 3(a), or to stop the execution of a microprogram when it reaches a point C, as shown in Figure 3(b). Even in a microprogram with a complicated structure, it is effective to stop execution at a point such as C, regardless of the route taken.

(発明が解決しようとする問題点) 上述した従来のマイクログログラム制御装置では、第3
図(b)においてE4F−+G4Cの経路を経てCへき
た場合にのみ、マイクロプログラムの実行を停止させた
いという場合などには従来の方法では対応できない。こ
のような場合、従来、一旦EまたはFに対応するアドレ
スでプログラムの実行を停止し、改めてCKストップア
ドレスを設定し直してから再びマイクロプログラムの実
行を再開して、Cで実行を停止させるという2段階の操
作が必要であった。しかし、この場合にしてもE−+F
−+G−+Cの経路でCKきたのか、あるいはE−+F
4G−+H→工→■で、一旦抜けて、再び■→E+F−
+G−)Cという経路でCにきたのか、またはE−+F
→G−+H→工→Φ→■→A4B→Cという経路でCに
きたのかの区別はできなかった。
(Problems to be Solved by the Invention) In the conventional microprogram control device described above, the third
The conventional method cannot handle a case where it is desired to stop the execution of a microprogram only when it reaches C via the path E4F-+G4C in FIG. 2B. In such cases, the conventional method is to stop the program execution at the address corresponding to E or F, reset the CK stop address, restart the microprogram execution, and then stop the execution at C. A two-step operation was required. However, even in this case, E−+F
Did the CK come via the path of -+G-+C or E-+F?
4G-+H → Engineering → ■, exit once, and return ■ → E+F-
+G-) Did you come to C via the route C, or did you come to C via the route E-+F?
It was not possible to distinguish whether the route came to C via the route →G-+H → Engineering → Φ → ■ → A4B → C.

また、2段階の操作を行えば目的の箇所で止められる場
合でも、そこでマイクロプログラムを実行している場合
、あるいは非同期な現象の処理を実行している場合には
、一旦、実行を止めることによシ現象が変化する可能性
がある。
Also, even if you can stop at the desired point by performing a two-step operation, if a microprogram is being executed there, or if processing for an asynchronous phenomenon is being executed, you may have to stop the execution once. There is a possibility that the phenomenon will change.

以上のように従来のマイクロプログラム制御装置では、
必ずしも目的とするマイクロ命令アドレスでマイクロプ
ログラムの実行を停止させることができるとは限らない
という欠点がある。
As mentioned above, in the conventional microprogram control device,
A drawback is that it is not always possible to stop the execution of a microprogram at the target microinstruction address.

本発明の目的は、任意の第1の値を設定し、設定された
第1の値とマイクロ命令アドレスとを比較し、両者が一
致したときに上記両者が一致したという事実を記憶して
おき、さらに他の任意の第2の値を設定し、他の設定さ
れた第2の値とマイクロ命令アドレスの値とを比較し、
両者が一致したときに1上記第1の値とマイクロ命令ア
ドレスとが一致したという記憶を消去し、さらに他の任
意の第3の値を設定し、第3の値とマイクロ命令アドレ
スとを比較し、両者が一致したという記憶が残っている
場合にのみ、マイクロプログラムの実行を停止すること
によって上記欠点を除去し、目的とするマイクロ命令ア
ドレスでマイクロプログラムの実行を停止させることが
できるように構成したマイクロプログラム制御装置を提
供することにある。
The purpose of the present invention is to set an arbitrary first value, compare the set first value with a microinstruction address, and when the two match, store the fact that the two match. , further setting any other second value, and comparing the other set second value with the value of the microinstruction address;
When the two match, 1 Erase the memory that the first value and the microinstruction address match, set another arbitrary third value, and compare the third value with the microinstruction address. However, the above drawback can be removed by stopping the execution of the microprogram only when there is a memory that the two match, and the execution of the microprogram can be stopped at the target microinstruction address. An object of the present invention is to provide a structured microprogram control device.

(問題点を解決するための手段) 本発明によるマイクロプログラム制御装置は設定手段と
、記憶手段と、消去手段と、停止手段とを具備して構成
したものである。
(Means for Solving the Problems) A microprogram control device according to the present invention includes a setting means, a storage means, an erasing means, and a stopping means.

設定手段は、任意の第1〜第3の値を個々に設定するた
めのものである。
The setting means is for individually setting arbitrary first to third values.

記憶手段は、第1の値とマイクロ命令アドレスとを比較
して、両者が一致したときには第1の一致事象を記憶し
ておくためのものである。
The storage means is for comparing the first value and the microinstruction address and storing the first matching event when the two match.

消去手段は、第2の値とマイクロ命令アドレスとを比較
して、両者が一致したときには第1の一致事象を消去す
るためのものである。
The erasing means is for comparing the second value and the microinstruction address and erasing the first matching event when the two match.

停止手段は、第3の値とマイクロ命令アドレスとを比較
して、両者が一致したときには第1の一致事象が残って
いる場合に限り、マイクロプログラムの実行を停止する
ためのものである。
The stopping means is for comparing the third value and the microinstruction address, and when they match, stopping the execution of the microprogram only if the first matching event remains.

(実施例) 次に、図面を参照して本発明について説明する。(Example) Next, the present invention will be explained with reference to the drawings.

第1図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。第1図において、1
はマイクロプログラム制御回路、2は制御メモリ、3は
マイクロ命令レジスタ、4はマイクロ命令アドレスレジ
スタ、5は通過チェック用比較アドレスレジスタ、6は
通過チェックリセット用比較アドレスレジスタ、Tはプ
ログラム停止用比較アドレスレジスタ、8〜10はそれ
ぞれアドレス比較回路、11はフリップフロップ、12
〜14はそれぞれANDゲートである。
FIG. 1 is a block diagram showing an embodiment of a microprogram control device according to the present invention. In Figure 1, 1
is a microprogram control circuit, 2 is a control memory, 3 is a microinstruction register, 4 is a microinstruction address register, 5 is a comparison address register for passing check, 6 is a comparison address register for passing check reset, T is a comparison address for stopping the program. Registers, 8 to 10 are address comparison circuits, 11 is a flip-flop, 12
.about.14 are AND gates.

第1図において、マイクロプログラムは制御メモリ2に
格納されておシ、マイクロ命令アドレスレジスタ4の示
すアドレスに格納されているマイクロ命令がマイクロ命
令レジスタ3に取出され、マイクロプログラム制御回路
1で解読されて実行される。マイクロプログラム制御回
路1は、次のマイクロ命令アドレスをマイクロ命令アド
レスレジスタ4に設定し、次のマイクロ命令を取出す。
In FIG. 1, the microprogram is stored in the control memory 2, and the microinstruction stored at the address indicated by the microinstruction address register 4 is fetched into the microinstruction register 3 and decoded by the microprogram control circuit 1. is executed. The microprogram control circuit 1 sets the next microinstruction address in the microinstruction address register 4 and takes out the next microinstruction.

以上の動作を繰返してマイクロプログラムが順次、実行
されていく。
The microprograms are sequentially executed by repeating the above operations.

本発明の目的とする機能は、例えば第2図(2)のよう
なマイクロプログラムモジュールで■→E→F−+G−
+Cという経路を通ってCにきたときにのみマイクロプ
ログラムの実行を停止することであシ、この場合、以下
の様な動作をすることによりこの機能を実現している。
The functions aimed at by the present invention can be achieved by, for example, a microprogram module as shown in FIG. 2 (2).
It is necessary to stop the execution of the microprogram only when it reaches C via the path +C, and in this case, this function is realized by performing the following operations.

この場合、第2図のFを通過してCにきたときに停止す
る。したがって、第1図の信号線28を通して外部から
第2図のFに対応するマイクロ命令アドレスの値を第1
図の通過チェック用比較アドレスレジスタ5に設定し、
第2図のHに対応するマイクロ命令アドレスの値を第1
図の信号829を通じて第1図の通過チェックリセット
用比較アドレスレジスタ6に設定し、第2図のCに対応
するマイクロ命令アドレスの値を第1図の信号線30を
通してプログラム停止用比較アドレスレジスタ7に設定
する。
In this case, the vehicle will stop when it passes through F in FIG. 2 and reaches C. Therefore, the value of the microinstruction address corresponding to F in FIG. 2 is input from the outside through the signal line 28 in FIG.
Set in comparison address register 5 for passage check in the figure,
The value of the microinstruction address corresponding to H in FIG.
The value of the microinstruction address corresponding to C in FIG. 2 is set in the pass check reset comparison address register 6 of FIG. 1 through the signal 829 shown in the figure, and the value of the microinstruction address corresponding to C in FIG. Set to .

以上のようにしてアドレスが設定された状態でマイクロ
プログラムの実行を開始すると、実行のごとに信号線1
6を通じてアドレス比較回路8〜10にマイクロ命令ア
ドレスが供給される。マイクロプログラムが第2図のF
にくると、第1図の信号線16によシ供給されるマイク
ロ命令アドレスと信号線1Tによシ供給されるアドレス
の値とが一致するため、信号線31を介してANDゲー
ト13に加えられた一致信号によシ11”が出力される
。信号線18上の状態が′1”であれば、上記アドレス
の値がイネーブル状態となり、ANDゲート13の出力
線25によシ通過チェック記憶用の7リツプフロツプ1
1(以後、F/F11と称する。)がセットされる。
When you start executing a microprogram with the address set as described above, the signal line 1
Microinstruction addresses are supplied to address comparison circuits 8-10 through 6. The microprogram is F in Figure 2.
When the value of the microinstruction address supplied to the signal line 16 in FIG. 1 matches the value of the address supplied to the signal line 1T, the If the state on the signal line 18 is '1', the value of the above address is enabled, and the output line 25 of the AND gate 13 outputs the signal ``11''. 7 lipflop 1 for
1 (hereinafter referred to as F/F11) is set.

この後、マイクロプログラムが動作して第2図のHにき
た場合には、第1図の信号線16により供給されるマイ
クロ命令アドレスと信号線19により供給されるアドレ
スの値とが一致するため、信号線32からANDゲート
14に入力された一致信号により“1”が出力される。
After this, when the microprogram operates and reaches H in FIG. 2, the microinstruction address supplied by the signal line 16 in FIG. 1 matches the value of the address supplied by the signal line 19. , "1" is outputted by the coincidence signal input from the signal line 32 to the AND gate 14.

信号線20上の信号の状態が11”であれば、アドレス
がイネーブル状態とな、9、ANDゲート14の出力線
24により通過チェック用のF/F11がリセットされ
る。
If the state of the signal on the signal line 20 is 11'', the address is enabled, and the pass check F/F 11 is reset by the output line 24 of the AND gate 14.

一方、第2図のHに到らないでGの条件分岐でCへきた
場合には、第1図の信号線16によシ供給されるマイク
ロ命令アドレスと信号線21によシ供給されるアドレス
の値とが一致するため、信号線23からANDゲート1
2に入力された一致゛信号により“1”が出力される。
On the other hand, if the conditional branch of G leads to C without reaching H in FIG. 2, the microinstruction address is supplied to signal line 16 in FIG. Since the address values match, the AND gate 1 is connected to the signal line 23.
``1'' is output by the match signal input to ``2''.

信号線22上の信号の状態が11#であれば、アドレス
の値がイネーブルとな!5、F/F11の出力はml”
となっているので、信号827を通してプログラム停止
信号がマイクロプログラム制御回路1に出力され、マイ
クロプログラムの実行が停止される。
If the state of the signal on the signal line 22 is 11#, the address value is enabled! 5. The output of F/F11 is ml"
Therefore, a program stop signal is output to the microprogram control circuit 1 through the signal 827, and the execution of the microprogram is stopped.

以上、通過チェック用比較アドレスレジスタ5、通過チ
ェックリセット用比較アドレスレジスタ6、およびプロ
グラム停止用比較アドレスレジスタ7がそれぞれ1個づ
つ有する構成例について述べたが、これらを必要に応じ
て一つ以上設けることにより、よシ複雑な構成のマイク
ロプログラムにも対応できることはいうまでもない。
The above has described an example of a configuration in which each of the comparison address register 5 for passing check, the comparison address register 6 for passing check reset, and the comparison address register 7 for stopping the program is provided, but one or more of these may be provided as necessary. Needless to say, this makes it possible to support microprograms with very complex configurations.

(発明の効果) 以上説明したように1本発明は任意の第1の値を設定し
、設定された第1の値とマイクロ命令アドレスの値とを
比較、両者が一致したときに上記両者が一致したという
事象を記憶しておき、さらに他の任意の第2の値を設定
し、第2の値とマイクロ命令アドレスとを比較し、両者
が一致した時に上記第1の値とマイクロ命令アドレスと
が一致したという記憶を消去し、さらに他の任意の第3
の値を設定し、第3の値とマイクロ命令アドレスとを比
較し、両者が一致したという記憶が残っている場合にの
み、マイクロプログラムの実行を停止することによって
、複雑なマイクロプログラムの流れの中で、成る特定の
経路を経て目的とするマイクロ命令アドレスへアクセス
にきたときにマイクロプログラムの実行を停止すること
ができる。
(Effects of the Invention) As explained above, the present invention sets an arbitrary first value, compares the set first value and the value of the microinstruction address, and when the two match, the above-mentioned two are Memorize the event of a match, set another arbitrary second value, compare the second value with the microinstruction address, and when the two match, set the above first value and the microinstruction address. erases the memory of the match, and further erases the memory of any third match.
The flow of a complex microprogram can be controlled by setting the value of the third value, comparing the third value with the microinstruction address, and stopping the execution of the microprogram only if there is a memory that the two match. The execution of the microprogram can be stopped when the target microinstruction address is accessed via a specific path.

このため、従来であればマイクロプログラムがある経路
を通って目的の箇所KEaたときに、プログラム実行を
止めるためKは数回にわたり、停止アドレスの設定、お
よびマイクロプログラムの実行再開という操作を繰返す
必要があったのに対して、一度の設定で、従来と同等の
機能を実現できるという効果がある。しかも、何度もマ
イクロプログラムの実行を止めて目的とする箇所でマイ
クロブログラムを止めても、マイクロプログラムの動作
とは非同期な現象が通常の動作をしているときに比べて
も変ることがない。このため、マイクロプログラムのデ
バッグを容易に実施できるという効果がある。
For this reason, conventionally, when a microprogram passes through a certain path and reaches the target point KEa, in order to stop program execution, K must repeat the operations of setting a stop address and restarting microprogram execution several times. However, the effect is that you can achieve the same functionality as before with a single setting. Moreover, even if you stop the execution of the microprogram many times and stop the microprogram at the desired point, the phenomenon that is asynchronous to the operation of the microprogram may change compared to when it is running normally. do not have. Therefore, there is an effect that the microprogram can be easily debugged.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。 第2図は、本発明の詳細な説明するための説明図である
。 第3図は、従来の機能を説明するための説明図である。 1・・・マイクロプログラム制御回路 2・・・制御メモリ 3・・・マイクロ命令レジスタ 4・・・マイクロ命令アドレスレジスタ5・・・通過チ
ェック用比較アドレスレジスタ6・・・通過チェックリ
セット用比較アドレスレジヌタ T・・・プログラム停止用比較アドレスレジメ8〜10
・・・アドレス比較回路 11・・・フリップフロップ 12〜14・・・ANDゲート 15.16,1γ、18,19,20,21゜22.2
3,24,25.2B、27.2B。 29.30,31.32・・・信号線 特許出願人  日本電気株式会社 代理人 弁理士  井 ノ ロ   壽才2図 23図
FIG. 1 is a block diagram showing an embodiment of a microprogram control device according to the present invention. FIG. 2 is an explanatory diagram for explaining the present invention in detail. FIG. 3 is an explanatory diagram for explaining conventional functions. 1... Micro program control circuit 2... Control memory 3... Micro instruction register 4... Micro instruction address register 5... Comparison address register for passing check 6... Comparison address register for passing check reset NutaT... Comparison address regimen for program stop 8-10
... Address comparison circuit 11 ... Flip-flops 12 to 14 ... AND gate 15.16, 1γ, 18, 19, 20, 21° 22.2
3, 24, 25.2B, 27.2B. 29.30, 31.32...Signal line patent applicant NEC Corporation representative Patent attorney Jusai Inoro 2 Figure 23

Claims (1)

【特許請求の範囲】[Claims] 任意の第1〜第3の値を個々に設定するための設定手段
と、前記第1の値とマイクロ命令アドレスとを比較して
前記両者が一致したときには第1の一致事象を記憶して
おくための記憶手段と、前記第2の値と前記マイクロ命
令アドレスとを比較して前記両者が一致したときには前
記第1の一致事象を消去するための消去手段と、前記第
3の値と前記マイクロ命令アドレスとを比較して前記両
者が一致したときには前記第1の一致事象が残つている
場合に限り、マイクロプログラムの実行を停止するため
の停止手段とを具備して構成したことを特徴とするマイ
クロプログラム制御装置。
a setting means for individually setting arbitrary first to third values; comparing the first value and a microinstruction address; and storing a first matching event when the two match; storage means for comparing the second value and the microinstruction address and erasing the first matching event when the two match; and a stop means for stopping the execution of the microprogram only when the first matching event remains when the instruction address and the instruction address match. Microprogram controller.
JP61238724A 1986-10-07 1986-10-07 Microprogram controller Pending JPS6393051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61238724A JPS6393051A (en) 1986-10-07 1986-10-07 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61238724A JPS6393051A (en) 1986-10-07 1986-10-07 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS6393051A true JPS6393051A (en) 1988-04-23

Family

ID=17034315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61238724A Pending JPS6393051A (en) 1986-10-07 1986-10-07 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS6393051A (en)

Similar Documents

Publication Publication Date Title
JPS6393051A (en) Microprogram controller
JPH02127731A (en) Bypass check system for arithmetic register
JPS63245737A (en) Microcomputer
JPS6234238A (en) Microprocessor
JPS626341A (en) Information processor
JPH04310129A (en) Address stop control circuit
JPH01201737A (en) Microprocessor
JPH03171335A (en) Address comparison device
JPS58195961A (en) Microprogram controlling system
JPS61240342A (en) Microprogram controller
JPS59161750A (en) Break control system of debugging device
JPS59167764A (en) Memory access system
JPH04344938A (en) Interruption generation circuit
JPS61221943A (en) Arithmetic processor
JPS62208127A (en) Microprogram control information processor
JPS63197247A (en) Microprogram controller
JPH0831054B2 (en) History information storage method
JPS61290546A (en) Tracing system for microprogram controller
JPH01149145A (en) Microcomputer
JPS58114243A (en) Microprogram controller
JPS59184955A (en) Debug device
JPH0228834A (en) Register writing circuit
JPS63298539A (en) Tracing device for program execution history
JPH02166531A (en) Microprogram verifying system
JPH0212426A (en) Central arithmetic processing device