JPS639124A - 半導体エツチング装置 - Google Patents

半導体エツチング装置

Info

Publication number
JPS639124A
JPS639124A JP15136886A JP15136886A JPS639124A JP S639124 A JPS639124 A JP S639124A JP 15136886 A JP15136886 A JP 15136886A JP 15136886 A JP15136886 A JP 15136886A JP S639124 A JPS639124 A JP S639124A
Authority
JP
Japan
Prior art keywords
etching
bath
tank
reaction products
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15136886A
Other languages
English (en)
Inventor
Hidetomo Nojiri
秀智 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP15136886A priority Critical patent/JPS639124A/ja
Publication of JPS639124A publication Critical patent/JPS639124A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は半導体エツチング装置に関し、例えば半導体
圧力センサ、または半導体加速度センサ等の高精度の要
求される機械的構造部を有する半導体部材をエツチング
するのに好適なものである。
[発明の技術的背景とその問題点] 半導体チップを、例えば半導体圧力センサ、または半導
体加速度センサ等に用いられるものに例をとって説明す
ると、これらのデバイスは、半導体チップの裏面側が所
要形状にエツチング加工されて薄肉ダイヤフラムが形成
され、表面側に拡散層抵抗によりとニジ抵抗が形成され
る。
そしてダイヤフラムに加わる歪量に応じてピエゾ抵抗の
抵抗値が変化し、この抵抗値の変化が電圧信号等の変化
として取出される。
歪量に精度よく比例した電圧信号を得るためには、機械
的構造部分である薄肉ダイヤフラムがエツチング加工に
より一様な厚さで精度よく形成されていることが必要と
される。
このようなデバイス等に用いられる半導体チップをエツ
チング加工するための従来の半導体エツチング装置とし
ては、例えば第3図に示すようなウェットエツチング式
のエツチング装置がある。
第3図中、10はエツチング酒で、エッチング槽10中
にはエツチング液5が満たされ、図示省略のウェーハホ
ルダ等に保持された3i等の半導体基板4が〒ツチング
液5に浸漬されて所要のエツチング加工が行なわれる。
エツチングは、半導体基板4の表面が化学反応を介して
溶解し、反応生成物が生じるので、エツチング液5中に
はエツチング量に対応して反応生成物の吊が増加する。
しかしながら上記の半導体エツチング装置にあっては、
エツチングが進行してエツチング液5中の反応生成物の
濃度が増しても、エツチング処理はそのままの状態で進
行するので、エツチング時間の経過とともにエツチング
液中のエツチング速度が変化し、エツチング面にエツチ
ングむらが生じたりして平滑なエツチング面を得ること
が難しく、また所望の形状寸法のエツチング面を得るこ
とが困難であるという問題点があった。
[発明の目的] この発明は、上記事情に基づいてなされたもので、平滑
で精度のよいエツチング面を得ることのできる半導体エ
ツチング装置を提供することを目的とする。
[発明の概要1 この発明は、上記目的を達成するために、被エツチング
半導体をエツチング液中に浸漬して所要のエツチングを
行なうウェットエツチング式の半導体エツチング装置に
おいて、被エツチング半導体をエツチングする第1の槽
と、この第1の槽に連通し第1の槽におけるエツチング
反応で生じる反応生成物を還元作用により析出収集する
手段を備えた第2の槽と、エツチング液を第1の槽およ
び第2の槽の間で循環させる循環手段とを有することに
より、第1の槽におけるエツチング液中の反応生成物の
濃度を常に低く抑えて、エツチング速度に変化が生じな
いようにしたものである。
[発明の実施例] 以下この発明の実施例を第1図および第2図に基づいて
説明する。
この実施例は、エツチング液として抱水ヒドラジン50
%以上と残り水との混合溶液を用い、Siの半導体基板
をエツチングするようにしたものである。
第1図は実施例の構成図、第2図はエツチング経過時間
に対するエツチング速度の変化を示す特性図である。
まず構成を説明すると、第1図中、1は第1の槽、2は
第2の槽で、第1の槽1と第2の槽2とは、下方の連通
孔3を介して連通している。
第1のWlでは、被エツチング半導体である半導体基板
4が図示省略のウェーハホルダ等に保持されてエツチン
グ液5に浸漬され、ウェットエツチング式のエツチング
が行なわれる。
第2の12は、第1の11におけるエツチング反応の際
に生じる反応生成物を析出収集する目的で設けられてお
り、次のような生成物収集手段6が備えられている。
即ち、第2の槽2内には、化学的に不活性なタンタル等
で作製された複数の正電17a17b。
7Cと、負電極8a、8b、8Cとが交互に対向配設さ
れ、正電極7a17b、7Cは、外部に備えられた直流
電源9の正極■に接続され、負電極8a、Bb、Bcは
負極○に接続されている。負電極8a、8b、8cの還
元作用により反応生成物が析出収集される。
而して正電極7a、7b、7C1負電極8a、8b18
C1および直流電源9等により生成物収集手段6が構成
されている。
また第1の槽と第2の槽2との間には、循環バイブ11
が接続され、循環バイブ11にポンプ12が配設されて
いる。
循環バイブ11とポンプ12とで、第1の槽1および第
2の槽2の間でエツチング液5を循環させる循環手段が
構成される。
次に作用を説明する。
第1の槽1および第2の槽2に、抱水ヒドラジン50%
以上と残り水の混合溶液からなるエツチング液5が入れ
られ、ポンプ12が始動されてエツチング液5が第1の
槽1から第2の槽2、および循環バイブ11を介して再
び第1の槽1に戻るように循環される。また正電極7a
、7b、7Cと負電極8a、8b、8cとの間に直流電
源9から所要値の電圧が加えられて装置の準備が整えら
れる。
Siの半導体基板4が、図示省略のウェーハホルダ等に
保持されて第1のN1中のエツチング液5に浸漬される
と、ウェットエツチング式のエツチング処理が進行する
このとき半導体基板4がエツチングされることによって
反応生成物が生じ、これがエツチング液5中に溶解する
が、この反応生成物を含むエツチング液5は、循環手段
によって第2の槽2に移される。
第2の槽2では、正電極7a、7b、7cと負電極8a
、8b、8c間に生じている電界により、反応生成物は
負電極8a、8b、8cに捉えられ、負電極8a、8b
、8Cの還元作用によって析出収集される。
反応生成物が除去されたエツチング液5は、循環バイブ
11を通って再び第1の槽1に戻る。
而して第1のII!11におけるエツチング液5中の反
応生成物の濃度は常に低く抑えられて、エツチング処理
中におけるエツチング速度はほぼ一定となり、エツチン
グ面にはエツチングむらが生じることがなく平滑にエツ
チングされるとともに、濃度のよいエツチング加工がな
される。
第2図は、生成物収集手段6における正電極7a、7b
、7cと負電極8a、8b、8cとの間に印加する電圧
値をVo〜V3  (VO<V3 )の間で変化させた
ときの第1の槽1におけるエツチング経過時間とエツチ
ング速度との関係を示したものである。
印加電圧の値が小さいと、エツチングの経過にしたがっ
て反応生成物に起因するエツチング速度の変化が生じる
が、最適の電圧値v3を選ぶと、生成物収集手段6にお
ける反応生成物の析出収集作用が効果的に生じて、所要
のエツチング処理の間第1の槽1におけるエツチング速
度は、はぼ一定に保たれる。
[発明の効果] 以上説明したように、この発明によれば被エツチング半
導体をエツチングする第1の槽と、この第1の槽に連通
し第1の槽におけるエツチング反応で生じる反応生成物
を還元作用により析出収集する手段を備えた第2の槽と
、第1の槽および第2の槽の間でエツチング液を循環さ
せる循環手段とを具備させたので、第1の槽におけるエ
ツチング液中の反応生成物の濃度が常に低く抑えられて
エツチング処理中のエツチング速度がほぼ一定となり、
平滑で精度のよいエツチング面を得ることができるとい
う利点がある。
【図面の簡単な説明】
第1図はこの発明に係る半導体エツチング装置の実施例
を示す構成図、第2図は同上実施例におけるエツチング
時間に対するエツチング速度の変化例を示す特性図、第
3図は従来の半導体エツチング装置を示す構成図である
。 1:第1の槽、     2:第2の槽、3:連通孔、
      4:半導体基板、5:エツチング液、  
 6:生成物収集手段、7a〜7C:正電極、  88
〜8c:負電極、9:直流電源、     11:循環
バイブ、12:ポンプ。 代理人  弁理士  三 好  保 男Vo =O<V
+ <V2 < V3 エツチング時間 苓2図 !

Claims (1)

  1. 【特許請求の範囲】 被エッチング半導体をエッチング液中に浸漬して所要の
    エッチングを行なうウェットエッチング式の半導体エッ
    チング装置において、 被エッチング半導体をエッチングする第1の槽と、 該第1の槽に連通し第1の槽におけるエッチング反応で
    生じる反応生成物を還元作用により析出収集する手段を
    備えた第2の槽と、 エッチング液を前記第1の槽および第2の槽の間で循環
    させる循環手段とを有することを特徴とする半導体エッ
    チング装置。
JP15136886A 1986-06-30 1986-06-30 半導体エツチング装置 Pending JPS639124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15136886A JPS639124A (ja) 1986-06-30 1986-06-30 半導体エツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15136886A JPS639124A (ja) 1986-06-30 1986-06-30 半導体エツチング装置

Publications (1)

Publication Number Publication Date
JPS639124A true JPS639124A (ja) 1988-01-14

Family

ID=15517021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15136886A Pending JPS639124A (ja) 1986-06-30 1986-06-30 半導体エツチング装置

Country Status (1)

Country Link
JP (1) JPS639124A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980017A (en) * 1988-10-01 1990-12-25 Nisso Engineering Company, Ltd. Method for recirculating high-temperature etching solution
KR100489652B1 (ko) * 1998-07-18 2005-08-01 삼성전자주식회사 반도체장치 제조용 혼합형 웨이퍼 침지장치
US7351349B2 (en) * 2001-09-25 2008-04-01 Eci Technology, Inc. Method and apparatus for real-time dynamic chemical analysis

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980017A (en) * 1988-10-01 1990-12-25 Nisso Engineering Company, Ltd. Method for recirculating high-temperature etching solution
KR100489652B1 (ko) * 1998-07-18 2005-08-01 삼성전자주식회사 반도체장치 제조용 혼합형 웨이퍼 침지장치
US7351349B2 (en) * 2001-09-25 2008-04-01 Eci Technology, Inc. Method and apparatus for real-time dynamic chemical analysis

Similar Documents

Publication Publication Date Title
US7387717B2 (en) Method of performing electrolytic treatment on a conductive layer of a substrate
US4597003A (en) Chemical etching of a semiconductive wafer by undercutting an etch stopped layer
US6245213B1 (en) Method for anisotropic etching of structures in conducting materials
JPH0496227A (ja) エッチング方法
US5129982A (en) Selective electrochemical etching
JPS639124A (ja) 半導体エツチング装置
US7077974B2 (en) Fine-dimension masks and related processes
US3785945A (en) Technique for electrolytically etching tungsten
CN109306476A (zh) 用于化学和/或电解表面处理的系统
JP2833519B2 (ja) 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置
JP3206360B2 (ja) 半導体基板のエッチング方法およびエッチング装置
JP2530689B2 (ja) 小型酸素電極
JP2767614B2 (ja) 小型酸素電極の製造方法
JP2000091307A (ja) 半導体のエッチング方法
JP2000133632A (ja) 多孔質体のエッチング方法及び多孔質体のエッチング装置
DE19505981C2 (de) Verfahren und Anordnung zum einseitigen, naßchemischen Ätzen einer Substratscheibe
RU2133997C1 (ru) Способ электрохимической обработки полупроводниковых пластин
WO2002003448A1 (en) Method of determination of silicon p-n junction depth
JPS639123A (ja) 半導体エツチング装置
JPS59107098A (ja) 電解エツチング処理法
JPS61147540A (ja) 半導体素子のボンデイングパツドのエツチング方法
JPH0136982B2 (ja)
JPH06216110A (ja) 陽極化成方法及び陽極化成装置
JPH07201860A (ja) バンプ形成方法
JPS58110677A (ja) 銅エツチング液