JPS638962Y2 - - Google Patents

Info

Publication number
JPS638962Y2
JPS638962Y2 JP9245980U JP9245980U JPS638962Y2 JP S638962 Y2 JPS638962 Y2 JP S638962Y2 JP 9245980 U JP9245980 U JP 9245980U JP 9245980 U JP9245980 U JP 9245980U JP S638962 Y2 JPS638962 Y2 JP S638962Y2
Authority
JP
Japan
Prior art keywords
integral
deviation
timing
reset
control output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9245980U
Other languages
Japanese (ja)
Other versions
JPS5720003U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9245980U priority Critical patent/JPS638962Y2/ja
Publication of JPS5720003U publication Critical patent/JPS5720003U/ja
Application granted granted Critical
Publication of JPS638962Y2 publication Critical patent/JPS638962Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、間欠積分制御装置の改良に関するも
のである。さらに詳しくは、外乱に対する復元動
作が速い間欠積分制御装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an improvement of an intermittent integral control device. More specifically, the present invention relates to an intermittent integral control device that performs quick recovery operations against disturbances.

〔従来の技術〕[Conventional technology]

間欠積分制御装置は、むだ時間の大きなプロセ
スを制御するのに用いられる。その場合、間欠積
分制御装置は、むだ時間を下まわらない一定の周
期で間欠的に、プロセスの測定値と設定値との偏
差について積分演算を行い、それに応じて制御出
力を更新する。このようにすると、制御装置が積
分演算を行うときは、前回の出力更新からむだ時
間以上の時間がたつているので、プロセスの測定
値には、前回の制御結果が反映されており、その
ようなプロセス測定値に基づく積分演算が行われ
ることにより、むだ時間のあるプロセスの制御が
適切に行われる。
Intermittent integral control devices are used to control processes with large dead times. In that case, the intermittent integral control device intermittently performs integral calculations on the deviation between the measured value and the set value of the process at regular intervals not less than the dead time, and updates the control output accordingly. In this way, when the control device performs the integral calculation, more time than the dead time has elapsed since the last output update, so the process measurement value reflects the previous control result. By performing integral calculations based on process measurement values, processes with dead time can be appropriately controlled.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

しかし、このようなことがいえるのは、プロセ
スの測定値が比較的ゆつくり変化している場合で
あつて、プロセス測定値に急激な外乱が含まれる
ときは、満足な制御が行えない。というのは、制
御装置は外乱の発生とは無関係な一定のタイミン
グで間欠的に積分動作をしているため、例えば、
積分演算による出力更新の直後に外乱が発生した
とすると、この外乱に対応する制御出力の更新
は、次の積分時期まで行われず、また次の積分時
期に出力更新が行われても、その効果がプロセス
測定値におよぶのはそれからさらにむだ時間たつ
てからになるからである。
However, this is true only when the measured values of the process change relatively slowly, and if the measured values of the process include sudden disturbances, satisfactory control cannot be achieved. This is because the control device performs integral operations intermittently at fixed timings that are unrelated to the occurrence of disturbances, so for example,
If a disturbance occurs immediately after the output is updated by the integral calculation, the control output corresponding to this disturbance will not be updated until the next integration period, and even if the output is updated at the next integration period, the effect will be does not reach the process measurement value until further dead time has elapsed.

また、外乱に対応した制御出力に更新した後に
積分動作のタイミングのとり方が適切でないと、
制御出力は適正値から大きくかけ離れてしまう。
Also, if the timing of the integral operation is not appropriate after updating the control output to correspond to the disturbance,
The control output will deviate greatly from the appropriate value.

本考案の目的は、外乱に対する復元動作が速
く、復元動作後も適切なタイミングで積分動作が
行なわれて制御出力の適正値からのずれが小さい
間欠積分制御装置を提供することにある。
An object of the present invention is to provide an intermittent integral control device that quickly restores a disturbance to a disturbance, performs an integral operation at an appropriate timing even after the restoring operation, and reduces deviation of the control output from an appropriate value.

〔問題点を解決するための手段〕[Means for solving problems]

本考案は、タイミング信号に従つてプロセス測
定値と設定値との偏差について間欠的に積分演算
を行う積分調節計、プロセス測定値と設定値との
偏差が所定の基準値を越えたときに報知信号を生
じる偏差監視回路、および、この偏差監視回路の
報知信号によつてリセツトされ次の報知信号がく
るまでリセツト時を基準とした一定周期で前記積
分調節計に対してタイミング信号を発生するタイ
ミング回路を具備する間欠積分制御装置である。
The present invention consists of an integral controller that performs integral calculations intermittently to determine the deviation between the process measurement value and the set value according to a timing signal, and an alarm when the deviation between the process measurement value and the set value exceeds a predetermined reference value. A deviation monitoring circuit that generates a signal, and timing for generating a timing signal to the integral controller at a constant cycle based on the reset time until the next notification signal is reset by the notification signal of this deviation monitoring circuit. This is an intermittent integral control device equipped with a circuit.

〔実施例〕〔Example〕

以下、図面によつて本考案を詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は、本考案実施例の概念的構成図であ
る。第1図において、1は積分調節計で、測定入
力端子に与えられるプロセス測定値EMと、設定
入力端子に与えられる設定値ESとの偏差について
積分演算をを行い制御出力EOを生じる。2はタ
イミング回路であつて、プロセスのむだ時間を下
まわらない一定の周期で間欠的に適宜のパルス幅
のパルス信号を生じ、このパルス信号を積分調節
計1に与えてパルス幅相当の時間だけ積分演算を
行わせる。3は偏差監視回路であつて、測定値
EMと設定値ESとの偏差を監視し、それが基準値
を越えたとき、その報知信号をタイミング回路2
に与える。この報知信号により、タイミング回路
2はタイミングをリセツトして間欠パルスの発生
をやり直す。
FIG. 1 is a conceptual block diagram of an embodiment of the present invention. In Figure 1, 1 is an integral controller that performs integral calculations on the deviation between the process measurement value E M applied to the measurement input terminal and the set value E S applied to the setting input terminal, and produces a control output E O. . 2 is a timing circuit that intermittently generates a pulse signal of an appropriate pulse width at a constant cycle not less than the dead time of the process, and supplies this pulse signal to the integral controller 1 for a time corresponding to the pulse width. Performs integral calculation. 3 is a deviation monitoring circuit, and the measured value
The deviation between E M and the set value E S is monitored, and when it exceeds the reference value, the notification signal is sent to the timing circuit 2.
give to In response to this notification signal, the timing circuit 2 resets the timing and starts generating intermittent pulses again.

このように構成された装置の動作は次のとおり
である。第2図に動作説明図を示す。プロセスに
外乱がないときは、積分調節計1は、タイミング
回路2からの定期的なタイミングパルスに従つ
て、一定周期で動作する(第2図の点線波形)。
プロセスに外乱が生じて偏差信号が、偏差監視回
路3の基準値を越えると、偏差監視回路3からの
報知信号により、タイミング回路2はリセツトさ
れて、タイミング信号を発生し直す。これによつ
て、外乱発生と同時に積分調節計1の積分演算が
始まり、制御出力の更新が行われる。このため、
外乱の発生が、前回の積分演算の直後であつて
も、外乱に対応する制御出力の更新が直ちに行わ
れる。そして次の積分演算は、一定周期後にタイ
ミング回路2が発生するタイミングパルスに従つ
て行われるが、このとき、外乱に基づく制御出力
の更新からむだ時間以上の時間がたつているの
で、プロセス測定値には外乱に対応した制御出力
の効果が反映しており、このときの積分演算は、
そのようなプロセス測定値に基づいて行える。こ
のため、外乱発生時のプロセス復元の所要時間
は、従来の場合の少なくとも1/2に短縮される。
The operation of the device configured in this way is as follows. FIG. 2 shows an explanatory diagram of the operation. When there is no disturbance in the process, the integral controller 1 operates at a constant cycle according to regular timing pulses from the timing circuit 2 (dotted line waveform in FIG. 2).
When a disturbance occurs in the process and the deviation signal exceeds the reference value of the deviation monitoring circuit 3, the timing circuit 2 is reset by a notification signal from the deviation monitoring circuit 3 and generates the timing signal again. As a result, the integral calculation of the integral controller 1 starts at the same time as the occurrence of the disturbance, and the control output is updated. For this reason,
Even if the disturbance occurs immediately after the previous integral calculation, the control output corresponding to the disturbance is updated immediately. The next integral calculation is performed according to the timing pulse generated by the timing circuit 2 after a certain period, but at this time, since more than the dead time has elapsed since the update of the control output based on the disturbance, the process measurement value reflects the effect of the control output corresponding to the disturbance, and the integral calculation at this time is
This can be done based on such process measurements. Therefore, the time required for process restoration when a disturbance occurs is reduced to at least 1/2 of that in the conventional case.

また、タイミング回路2は、リセツト後、次の
報知信号がくるまでリセツト時を基準とした一定
周期で積分調節計1に対してタイミング信号を発
生するため、積分動作が適切なタイミングで行な
われ、制御出力の適正値からのずれを小さくでき
る。以下、その理由を説明する。
Further, after the reset, the timing circuit 2 generates a timing signal to the integral controller 1 at a constant cycle based on the time of reset until the next notification signal arrives, so that the integral operation is performed at appropriate timing. The deviation of the control output from the appropriate value can be reduced. The reason for this will be explained below.

第3図は制御出力EOのタイムチヤートである。 Figure 3 is a time chart of the control output EO .

図で、直線lは制御出力EOの適正値を示した
ものであり、実線で示す階段状の波形は実際の制
御出力である。T1〜T4は積分期間で、Tは積分
周期である。
In the figure, the straight line l shows the appropriate value of the control output E O , and the step-like waveform shown by the solid line is the actual control output. T 1 to T 4 are integration periods, and T is an integration period.

プロセスに外乱がないときは、制御出力は実線
で示す階段状に変化する。時刻t1でプロセスに外
乱が発生すると、この時刻でタイミング回路2が
リセツトされて積分演算が始まる。その後、タイ
ミング回路2がリセツトされるまで、時刻t1を基
準とした一定周期Tで積分演算が行なわれる。こ
れにより、制御出力は破線で示す階段状に変化す
る。制御出力の適正値からのずれはd1である。
When there is no disturbance in the process, the control output changes stepwise as shown by the solid line. When a disturbance occurs in the process at time t1 , the timing circuit 2 is reset at this time and the integral calculation begins. Thereafter, until the timing circuit 2 is reset, integral calculations are performed at a constant period T with reference to time t1 . As a result, the control output changes stepwise as shown by the broken line. The deviation of the control output from the proper value is d 1 .

もし、リセツト後も従前の積分演算のタイミン
グで積分を行なうと、制御出力は一点鎖線で示す
階段状に変化し、制御出力の適正値からのずれは
d2になる。
If integration is performed at the same timing as the previous integral operation after reset, the control output will change in a stepwise manner as shown by the dashed line, and the deviation of the control output from the appropriate value will be
d becomes 2 .

このようなことから、リセツト後、次の報知信
号がくるまでリセツト時を基準とした一定周期で
積分を行なう方が制御出力の適正値からのずれを
小さくできる。
For this reason, the deviation of the control output from the appropriate value can be reduced by performing integration at a constant period with reference to the reset time until the next notification signal arrives after the reset.

〔効果〕〔effect〕

本考案では、ひとたびリセツトするとリセツト
時を基準にして以後のタイミングをきめている。
このため、リセツト時のみならずリセツト後も適
切な動作タイミングが保証され、制御出力の適正
値からのずれを小さくできる。
In the present invention, once reset is performed, subsequent timing is determined based on the time of reset.
Therefore, appropriate operation timing is guaranteed not only at the time of reset but also after reset, and the deviation of the control output from the proper value can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案実施例の概念的構成図、第2
図及び第3図は、第1図の装置の動作説明図であ
る。 1……積分調節計、2……タイミング回路、3
……偏差監視回路。
Figure 1 is a conceptual configuration diagram of an embodiment of the present invention;
3 and 3 are explanatory diagrams of the operation of the apparatus shown in FIG. 1. 1... Integral controller, 2... Timing circuit, 3
...Deviation monitoring circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] タイミング信号に従つてプロセス測定値と設定
値との偏差について間欠的に積分演算を行う積分
調節計、プロセス測定値と設定値との偏差が所定
の基準値を越えたときに報知信号を生じる偏差監
視回路、および、この偏差監視回路の報知信号に
よつてリセツトされ次の報知信号がくるまでリセ
ツト時を基準とした一定周期で前記積分調節計に
対してタイミング信号を発生するタイミング回路
を具備する間欠積分制御装置。
An integral controller that performs integral calculations intermittently regarding the deviation between the process measurement value and the set value according to a timing signal, and a deviation that generates a notification signal when the deviation between the process measurement value and the set value exceeds a predetermined reference value. A monitoring circuit, and a timing circuit that is reset by the notification signal of the deviation monitoring circuit and generates a timing signal to the integral controller at a constant cycle based on the reset time until the next notification signal arrives. Intermittent integral control device.
JP9245980U 1980-07-01 1980-07-01 Expired JPS638962Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9245980U JPS638962Y2 (en) 1980-07-01 1980-07-01

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9245980U JPS638962Y2 (en) 1980-07-01 1980-07-01

Publications (2)

Publication Number Publication Date
JPS5720003U JPS5720003U (en) 1982-02-02
JPS638962Y2 true JPS638962Y2 (en) 1988-03-17

Family

ID=29454414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9245980U Expired JPS638962Y2 (en) 1980-07-01 1980-07-01

Country Status (1)

Country Link
JP (1) JPS638962Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731686Y2 (en) * 1991-03-05 1995-07-26 思主世 小杉 Slide fastener for bending part

Also Published As

Publication number Publication date
JPS5720003U (en) 1982-02-02

Similar Documents

Publication Publication Date Title
JPS638962Y2 (en)
JP2906254B2 (en) Programmable controller
JPS6212842B2 (en)
JP3224554B2 (en) Schedule control device
JP2503124Y2 (en) Leading signal correction circuit based on load change width
JPS62288519A (en) Flow rate measuring device
JPS6025952B2 (en) timed method
JPH0139119Y2 (en)
JP3588895B2 (en) PID module error output method
JP3663606B2 (en) Time management method using fixed period type PLC
JPH03273890A (en) Digital servo controlling equipment
JPS63202128A (en) Counter control circuit
JPS622684Y2 (en)
JPS62100838A (en) Program controller
JPH01309448A (en) Communication control method in optical communication
JPH09172793A (en) Servo motor controller
JP2629758B2 (en) Trajectory correction method
JPS60250445A (en) Watchdog timer
JPH0729616U (en) Information processing equipment
JPS59165007U (en) Sequence controller abnormality detection device
JPS6259553B2 (en)
JPH07120166B2 (en) Sequence control device
JPH04195610A (en) Process controller
JPH0311187B2 (en)
GB957977A (en) Improvements relating to automatic control systems