JPH0311187B2 - - Google Patents
Info
- Publication number
- JPH0311187B2 JPH0311187B2 JP56159261A JP15926181A JPH0311187B2 JP H0311187 B2 JPH0311187 B2 JP H0311187B2 JP 56159261 A JP56159261 A JP 56159261A JP 15926181 A JP15926181 A JP 15926181A JP H0311187 B2 JPH0311187 B2 JP H0311187B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- interrupts
- target value
- interrupt
- manipulated variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/081—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
- H02M1/082—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Feedback Control In General (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明は、インバータや制御整流器等のように
スイツチング素子より構成される装置における制
御回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit in a device composed of switching elements, such as an inverter or a controlled rectifier.
従来、例えばインバータを構成するスイツチン
グ素子の制御回路において、始動時、停止時及び
設定値の変更時に、急激な変化を防止するために
クツシヨン回路を設け、初期値から設定値まで、
徐々に制御量を上昇、あるいは下降させて制御を
行なつている。 Conventionally, in a control circuit for a switching element that constitutes an inverter, for example, a cushion circuit is provided to prevent sudden changes when starting, stopping, or changing a set value.
Control is performed by gradually increasing or decreasing the control amount.
そして、このクツシヨン回路のクツシヨン時間
及び上昇(下降)率の設定は、コンデンサC、抵
抗Rの時定数回路により設定していた。 The cushioning time and rise (fall) rate of this cushion circuit are set by a time constant circuit including a capacitor C and a resistor R.
しかし、この種回路では設定値を変更する場
合、同一回路で短時間から長時間(数μsec〜数時
間)の任意設定は困難であり、また、周囲の環
境、例えば、温度等によりドリフトが大きく、設
定定数が変化して、最良の制御とはならなかつ
た。 However, when changing the set value in this type of circuit, it is difficult to arbitrarily set the value for a short time to a long time (several μsec to several hours) in the same circuit, and the drift may be large depending on the surrounding environment, such as temperature. , the setting constants varied and did not result in the best control.
本発明は、上記事情に鑑みてなされたもので、
その目的とするところは、マイクロコンピユータ
(以下、μCPUと略称する)を用いて、回路定数
を変更することなく、任意の設定値が設定でき、
かつドリフトの少ない制御回路を提供しようとす
るものである。 The present invention was made in view of the above circumstances, and
The purpose of this is to use a microcomputer (hereinafter referred to as μCPU) to enable arbitrary setting values to be set without changing circuit constants.
The present invention also aims to provide a control circuit with less drift.
以下、本発明を第1図乃至第6図に基づいて詳
述する。 Hereinafter, the present invention will be explained in detail based on FIGS. 1 to 6.
第1図において、1はμCPU、1aはμCPU1
に内蔵した水晶発振器、2はプログラマブルタイ
マで、水晶発振器1aの出力するクロツク信号
CLKを入力して、予め設定してある割込時間t1を
カウントし、μCPU1に割込信号Aとして出力す
るものであり、この割込信号Aは、時間t1毎に出
力される。3はI/O(入出力)ポートで、デイ
ジタル設定器4の設定部4aより目標値Vs(初期
値から設定値までの量)と、設定部4bよりクツ
シヨン時間t2を入力し、バス10を通してμCPU
1に出力すると共に、端子5よりクツシヨン始動
信号Sを入力してμCPU1に出力し、また、
μCPU1によりクツシヨン始動のリセツト信号R
を端子6に出力する。7はROM、8はRAM、
9はD/AコンバータでμCPU1で演算した結果
をアナログ信号に変換して出力する。 In Figure 1, 1 is μCPU, 1a is μCPU1
A built-in crystal oscillator, 2 is a programmable timer, and the clock signal output from the crystal oscillator 1a is
CLK is input, a preset interrupt time t 1 is counted, and the result is output to the μCPU 1 as an interrupt signal A. This interrupt signal A is output every time t 1 . 3 is an I/O (input/output) port, which inputs the target value V s (amount from the initial value to the set value) from the setting section 4a of the digital setting device 4 and the cushion time t 2 from the setting section 4b; μCPU through 10
1, input the cushion start signal S from terminal 5 and output it to μCPU1, and
A reset signal R for starting the cushion is generated by μCPU1.
is output to terminal 6. 7 is ROM, 8 is RAM,
9 is a D/A converter which converts the result calculated by μCPU 1 into an analog signal and outputs it.
第2図はフローチヤート図で、μCPU1でデイ
ジタル設定器4から入力したデータにより演算を
施し、各データをRAM8に格納するプログラム
を示したものである。 FIG. 2 is a flowchart showing a program that causes the μCPU 1 to perform calculations on data input from the digital setting device 4 and stores each data in the RAM 8.
第3図は、μCPU1で割込信号Aを入力した時
に起動されるプログラムを示したフローチヤート
図で、割込時間t1毎に起動される。 FIG. 3 is a flowchart showing a program that is activated when the interrupt signal A is input to the μCPU 1, and is activated at every interrupt time t1 .
第4図は、第2図、第3図で使用するメモリマ
ツプ図を示している。 FIG. 4 shows a memory map diagram used in FIGS. 2 and 3.
第5図及び第6図は、D/Aコンバータに対す
る操作量Vkの波形図であり、横軸に割込回数k
(k=1,2,…,k−1,k,k+1,…,n,
〔n+1〕)及び時間Tをとり、縦軸には操作量
Vkをとつており、この操作量の添字kは割込回
数kを示すものであり、Vkはk回目の割込時点
の操作量を表わす。但し、k=n+1は、その時
点で実際に割込みが行なわれるものではなく、最
初の割込みからクツシヨン時間t2が経過したこと
(割込回数の残りが零)を意味する。 5 and 6 are waveform diagrams of the manipulated variable V k for the D/A converter, and the horizontal axis represents the number of interruptions k.
(k=1, 2,..., k-1, k, k+1,..., n,
[n+1]) and time T, and the vertical axis is the manipulated variable.
The subscript k of this manipulated variable indicates the number of interruptions k, and V k represents the manipulated variable at the time of the k-th interruption. However, k=n+1 does not mean that an interrupt is actually performed at that point, but means that the execution time t2 has elapsed since the first interrupt (the remaining number of interrupts is zero).
以上のように構成されたものにおいて、次にそ
の動作を説明する。 Next, the operation of the device configured as described above will be explained.
今、デイジタル設定部4aにより目標値Vsを
設定し、設定部4bによりクツシヨン時間t2を
夫々設定したとする。 Now, suppose that the digital setting section 4a sets the target value Vs , and the setting section 4b sets the cushion time t2 .
これらの設定データは、I/Oポート3、バス
10を介してμCPU1に入力され、第2図に示す
プログラムが起動される。 These setting data are input to the μCPU 1 via the I/O port 3 and the bus 10, and the program shown in FIG. 2 is started.
μCPU1は、第2図の21で目標値Vsを第4図
のメモリマツプの42の場所に格納し、第2図の
22でクツシヨン時間t2を第4図のメモリマツプ
の43の場所に格納する。23で
n=t2/t1
24で
ΔVs=Vs/n
の演算を施して、nとΔVsを第4図のメモリマツ
プの44,45の場所に夫々格納する。 μCPU 1 stores the target value V s at 21 in FIG. 2 at location 42 of the memory map in FIG. . At 23, n=t 2 /t 1 At 24, the calculation ΔV s =V s /n is performed, and n and ΔV s are stored at locations 44 and 45, respectively, in the memory map of FIG.
そして、t1毎のタイマーによる割込信号Aによ
つて、第3図のプログラムが起動されるが、第3
図の31でクツシヨン始動信号が有りと判断され
れば、目標値Vsと操作量Vkとの比較が第3図の
32で行なわれる。そして、
Vs>Vkのときは33で
Vk+1=Vk+ΔVs
を行ない、Vs<Vkのときは、34で
Vk-1=Vk−ΔVs
を行ない、Vs=Vkのときは、37で第4図に示
すマツプ41のFLAGをクリアすると共に、リセ
ツト信号RをI/Oポート3を介して端子6に出
力して、クツシヨン始動信号をリセツトする。 Then, the program shown in Fig. 3 is activated by the interrupt signal A generated by the timer every t1 .
If it is determined at 31 in the figure that the cushion start signal is present, a comparison is made between the target value Vs and the manipulated variable Vk at 32 in FIG. Then, when V s > V k , perform V k+1 = V k + ΔV s at 33, and when V s < V k , perform V k-1 = V k - ΔV s at 34, and V s = Vk , at 37 the FLAG of the map 41 shown in FIG. 4 is cleared, and the reset signal R is output to the terminal 6 via the I/O port 3 to reset the cushion start signal.
ここで、第5図に示した出力波形図において第
3図について説明すれば、最初の割込みが生じた
ときの操作量Vkの初期値V1は、V1<Vsであるか
ら、第3図の33でV2=V1+ΔVsの演算をして、
このV2を操作量として出力し、規定の割込回数
に達していないので、2回目の割込みを待つ。 Here, to explain FIG. 3 in the output waveform diagram shown in FIG. 5, the initial value V 1 of the manipulated variable V k when the first interrupt occurs is V 1 <V s , so At 33 in Figure 3, calculate V 2 = V 1 + ΔV s ,
This V 2 is output as the manipulated variable, and since the specified number of interrupts has not been reached, it waits for the second interrupt.
割込時間t1毎の割込みがk回目のとき、31で
クツシヨン始動信号があり判断されると、32で
この割込時点の操作量Vkと目標値Vsとが比較さ
れ、k=n+1まではVk<Vsであるから、33
で順次VkにΔVsを加算した操作量Vk+1を次の操
作量として出力するものであり、36で、まだk
≠n+1(すなわち、k<n+1)で、割込回数
が残り零ではないから、終了し、次の割込みを待
つ。 When the interrupt for each interrupt time t1 is the kth time, it is determined at 31 that there is a cushion start signal, and at 32 the manipulated variable V k at the time of this interrupt is compared with the target value V s , and k=n+1 Since V k <V s up to 33
The manipulated variable V k+1, which is obtained by sequentially adding ΔV s to V k , is output as the next manipulated variable, and at 36, there is still k
≠n+1 (that is, k<n+1), and the number of interrupts remaining is not zero, so the process ends and waits for the next interrupt.
そして、n回目の割込が行なわれたときには、
その時点の操作量Voは、Vo<Vsであるから33
でこの操作量VoにΔVsを加算して次の操作量
Vo+1として出力し、35でk=k+1と置き換
えると、36でk=n+1となるからリセツト信
号Rを出して、37でクツシヨン信号のリセツト
を行なう。 Then, when the nth interrupt is performed,
Since the manipulated variable V o at that point is V o <V s , 33
Then add ΔV s to this manipulated variable V o to obtain the next manipulated variable
If it is outputted as V o+1 and 35 is replaced with k=k+1, then k=n+1 at 36, so a reset signal R is output, and at 37 the cushion signal is reset.
また、第6図に示した出力波形図において、第
3図について説明すれば、V1>Vsであるから、
第3図の34でV2=V1−ΔVsの演算をして、こ
のV2を次の操作量として出力し、規定の割込回
数に達していないので、2回目の割込を待つ。 Also, in the output waveform diagram shown in FIG. 6, to explain FIG. 3, since V 1 > V s ,
At 34 in Figure 3, calculate V 2 = V 1 - ΔV s , output this V 2 as the next manipulated variable, and wait for the second interrupt since the specified number of interrupts has not been reached. .
そして、時間t1毎の割込みがk回目のとき、3
1でクツシヨン始動信号がありと判断されると、
32で操作量Vkと目標値Vsとが比較され、k=
n+1まではVk>Vsであるから、34で順次Vk
にΔVsを減算した操作量Vk+1を次の操作量として
出力し、n回目の割込が行なわれたときには、そ
の時点の操作量Voは、Vo>Vsであるから34で
この操作量VoからΔVsを減算して次の操作量
Vo+1として出力する。これ以降は前述の第5図
のものと同様である。 Then, when the kth interrupt occurs every time t 1 , 3
When it is determined that there is a cushion start signal in step 1,
At step 32, the manipulated variable V k and the target value V s are compared, and k=
Since V k > V s up to n+1, V k
The manipulated variable V k+1 , which is obtained by subtracting ΔV s from Then subtract ΔV s from this manipulated variable V o to get the next manipulated variable
Output as V o+1 . The subsequent steps are the same as those in FIG. 5 described above.
尚、操作量Vkは、バス10を通して、D/A
コンバータ9に出力されるものであり、このよう
にすることにより、D/Aコンバータ9より安定
した操作量が制御値として正確に出力される。 In addition, the manipulated variable V k is transmitted through the bus 10 to the D/A
This is outputted to the converter 9, and by doing so, a stable operation amount is accurately outputted from the D/A converter 9 as a control value.
以上のように、本発明は、クツシヨン時間t2と
目標値Vsとを設定して、予め定めた割込時間t1毎
に目標値Vsとその時点の操作量Vkとの大小を比
較して演算を行ない次の操作量Vk+1を導くよう
にしたものであるから安定した制御を行なうこと
ができるものである。 As described above, the present invention sets the cushion time t 2 and the target value V s and checks the magnitude of the target value V s and the manipulated variable V k at each predetermined interruption time t 1 . Since the next manipulated variable V k+1 is derived by comparing and calculating, stable control can be performed.
すなわち、クツシヨン時間の精度は時間t1と
ΔVsの分解能より決定され、安定度は水晶発振器
1aの温度、電源電圧の変化分により決定される
ため従来のように温度に左右されることなく正確
に操作量Vkを変化させうる。 In other words, the precision of the coupling time is determined by the resolution of time t 1 and ΔV s , and the stability is determined by the temperature of the crystal oscillator 1a and changes in the power supply voltage, so it is not affected by temperature and is accurate as in the past. The manipulated variable V k can be changed to
また、従来のようにハードウエアの変更を行な
うことなく、設定量を任意に変更することができ
ると共に、調整も容易に行なうことができる。 Further, the set amount can be changed arbitrarily without changing the hardware as in the conventional case, and adjustment can be easily performed.
例えば、10回転の可変抵抗器を用いて目標値を
10回転100%と仮定するとき、従来は操作員が対
応表で換算して行なつていたが、本発明ではデイ
ジタル設定器4より容易に設定でき、換算の手間
が省ける等の優れた利点を有するものである。 For example, use a 10-turn variable resistor to set the target value.
Conventionally, when assuming 10 rotations to be 100%, the operator had to convert using a correspondence table, but the present invention has excellent advantages such as being easier to set than the digital setting device 4 and saving the time and effort of conversion. It is something that you have.
第1図は本発明の一実施例を示した構成図、第
2図、第3図は本発明を説明するためのフローチ
ヤート図、第4図は本発明を説明するためのメモ
リマツプ図、第5図、第6図は本発明の説明する
ための操作量の波形図である。
1はμCPU、1aは水晶発振器、2はプログラ
マブルタイマ、3はI/Oポート、4はデイジタ
ル設定器、7はROM、8はRAM、9はD/A
コンバータ。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIGS. 2 and 3 are flowcharts for explaining the present invention, FIG. 4 is a memory map diagram for explaining the present invention, and FIG. 5 and 6 are waveform diagrams of manipulated variables for explaining the present invention. 1 is μCPU, 1a is crystal oscillator, 2 is programmable timer, 3 is I/O port, 4 is digital setting device, 7 is ROM, 8 is RAM, 9 is D/A
converter.
Claims (1)
て、目標値、クツシヨン時間とを夫々設定するデ
イジタル設定器と、上記の各デイジタル設定器か
らの目標値、クツシヨン時間の信号を夫々入力す
る入出力ポートと、 前記クツシヨン時間を予め設定してある割込時
間で除算して1クツシヨン時間当りの割込回数を
得ると共に、前記目標値を該割込回数で除算して
割込時間当りの変化量を得る変化量演算手段と、
前記割込みの発生によりプログラムを起動し、前
記目標値と操作量とを比較して、目標値と操作量
の大、小により前記変化量を加、減算する操作量
演算手段と、前記目標値と操作量が等しいときク
ツシヨン始動信号をリセツトするリセツト手段
と、割込みが規定の割込回数に達したときには前
記リセツト手段にリセツト信号を出力し、未到達
時には次回割込を待つ割込回数監視手段を設けた
ことを特徴とするスイツチング素子の制御回路。[Claims] 1. In a circuit for controlling a switching element, a digital setting device for setting a target value and a cushioning time, respectively, and signals of the target value and cushioning time from each of the digital setting devices described above are inputted, respectively. The input/output port, the number of interrupts per one cushion time is obtained by dividing the above-mentioned cushion time by a preset interrupt time, and the number of interrupts per one cushion time is obtained by dividing the above-mentioned target value by the number of interrupts. a change calculation means for obtaining a change amount;
a manipulated variable calculation means that starts a program upon occurrence of the interrupt, compares the target value and the manipulated variable, and adds or subtracts the amount of change depending on whether the target value and the manipulated variable are large or small; A reset means for resetting a cushion start signal when the manipulated variables are equal, and an interrupt count monitoring means for outputting a reset signal to the reset means when the number of interrupts reaches a predetermined number of interrupts, and waiting for the next interrupt when the number of interrupts has not been reached. A control circuit for a switching element, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15926181A JPS5863075A (en) | 1981-10-06 | 1981-10-06 | Control circuit of switching element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15926181A JPS5863075A (en) | 1981-10-06 | 1981-10-06 | Control circuit of switching element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5863075A JPS5863075A (en) | 1983-04-14 |
JPH0311187B2 true JPH0311187B2 (en) | 1991-02-15 |
Family
ID=15689891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15926181A Granted JPS5863075A (en) | 1981-10-06 | 1981-10-06 | Control circuit of switching element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5863075A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104102A (en) * | 1986-10-22 | 1988-05-09 | Toshiba Eng Co Ltd | Output device for analog data |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5313667A (en) * | 1976-07-23 | 1978-02-07 | Yoshino Kogyosho Co Ltd | Method of controlling parison thickness and circuit for generating thickness control signal for executing same |
-
1981
- 1981-10-06 JP JP15926181A patent/JPS5863075A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5313667A (en) * | 1976-07-23 | 1978-02-07 | Yoshino Kogyosho Co Ltd | Method of controlling parison thickness and circuit for generating thickness control signal for executing same |
Also Published As
Publication number | Publication date |
---|---|
JPS5863075A (en) | 1983-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
US4749881A (en) | Method and apparatus for randomly delaying a restart of electrical equipment | |
US4521735A (en) | Battery voltage level detecting apparatus | |
US4296407A (en) | Digital frequency synthesizer with frequency divider programmable in response to stored digital control signal | |
US4166247A (en) | Control systems for pulse width control type inverter | |
US3937932A (en) | Digital frequency generator | |
US4559521A (en) | Calibration of a multi-slope A-D converter | |
GB2215865A (en) | Elevator controller | |
JPH0311187B2 (en) | ||
US4337509A (en) | Method and apparatus for controlling firing phases of thyristors | |
US4661803A (en) | Analog/digital converter | |
JPH07301685A (en) | Clock circuit | |
JPH057900B2 (en) | ||
US4517473A (en) | Solid-state automatic injection control device | |
JPH0136568B2 (en) | ||
SU738094A1 (en) | Device for single-channel control of power-diode converter | |
JPS6259553B2 (en) | ||
SU1229600A1 (en) | Device for measuring temperature | |
JPS5973774A (en) | Apparatus for detecting residual voltage of battery | |
JPH04264290A (en) | Clock circuit | |
SU1483410A1 (en) | Device for monitoring inverter gain factor | |
SU1627998A1 (en) | Converter converting product of two dc voltages to dc voltage | |
SU970666A1 (en) | Time delay device | |
JP2901713B2 (en) | Input circuit of programmable controller | |
SU1201806A1 (en) | Method of generating feedback signal in a.c.voltage stabilizer |