JPS6387872A - 映像信号処理回路 - Google Patents

映像信号処理回路

Info

Publication number
JPS6387872A
JPS6387872A JP23353486A JP23353486A JPS6387872A JP S6387872 A JPS6387872 A JP S6387872A JP 23353486 A JP23353486 A JP 23353486A JP 23353486 A JP23353486 A JP 23353486A JP S6387872 A JPS6387872 A JP S6387872A
Authority
JP
Japan
Prior art keywords
signal
circuit
input
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23353486A
Other languages
English (en)
Inventor
Tetsuo Kuchiki
朽木 哲雄
Masaaki Fujita
正明 藤田
Naoji Okumura
奥村 直司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23353486A priority Critical patent/JPS6387872A/ja
Publication of JPS6387872A publication Critical patent/JPS6387872A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン信号受信装置等に用いられる信号
処理装置に関するものである。
従来の技術 従来のテレビジョン信号を入力し、さらに信号処理をし
て出力する回路について第3図を用いて説明する。
第3図の2つの入力信号人とBが、入力端子1と11に
それぞれ入力され、入力端子1に入力された信号人は信
号ム、Bに互いに共通する回路ブロック2と、信号1の
信号ラインの単独の回路3を通って出力端子10に出力
される。入力端子4からは単独回路3に別の信号Cが入
力されている。
一方、入力端子11に入力された信号Bは互いに共通す
るブロック2を通って出力端子20に出力される。
この2つの信号ラインを集積回路等で実現する時には第
4図の構成が考えられてきた。これは第3図のものが、
入力端子と出力端子がともにスピンずつあり、共通の回
路もあることから、ピン数を減らし回路を簡単化する目
的からである。この第4図について説明する。入力端子
1には信号人と信号Bの両方が供給されている。入力端
子1には共通回路2が接読され、その出力は単独回路3
とスイッチ回路5の一方の入力となる。単独回路3には
端子4より別の信号Cが入力されている。
単独回路3の出力はスイッチ回路6のもう一方の入力と
なる。入力端子6にはスイッチ6を制御するための信号
が加えられる。スイッチ回路5の出力は出力端子1oに
供給される。
第3図の動作は、入力端子1に加わる入力信号が人の時
はスイッチ回路5がaの入力を受は付けるようにスイッ
チ制御信号が入力端子6に加えられ、したがって入力端
子1に加えられた信号(この場合、信号人)は共通回路
2、単独回路3、スイッチ回路5を通って出力端子10
に出力される。
一方、入力端子1に加わる入力信号がBの時はスイッチ
回路6がbの入力を受は付けるようにスイッチ制御信号
が入力端子6に加えられ、入力端子1に加えられた信号
(この場合、信号B)は共通回路2を通り、スイッチ回
路6を通って出力端子10に出力される。この結果、ビ
ン数は4ピンから2ビンに、共通回路2が2個から1個
にそれぞれ少なくできる。
発明が解決しようとする問題点 第4図で説明したブロックにおいての問題は集積回路の
チップにおいて入力端子1と出力端子1oが離れている
(信号の流れから入力端子と出力端子は相句い合う位置
関係の時が多い)時、かつこの信号処理をディジタル的
に行なう場合に信号が例えば8 bitとすると、共通
回路2からスイッチ回路6へのラインは、8本のアルミ
配線を入力部付近から出力部へ走らせる必要があり、そ
の面積が大なるものとなるだけでなく、諸回路に多大な
制約を与えるものとなる。
本発明はかかる従来の問題点を解決するもので、配線が
占める面積を小さくするとともに、他回路への制約を与
えることのない回路を提供しようとするものである。
問題点を解決するだめの手段 本発明の構成は、従来で述べた単独の回路を短絡するか
しないかではなく、信号人と信号Bが同じ経路を通るよ
うにしている。さらに詳述すると、第1の入力端子は共
通回路に接続し、共通回路の出力端を単独回路に接続し
、この単独回路の出力端子に接続するようにしている。
そして、単独回路にはスイッチ回路の出力端を接続し、
このスイッチ回路には2つの入力端を設け、その1つに
は第2の入力端子から入力信号Cが、他の1つには第3
の入力端子から入力信号りがそれぞれ加えられるように
している。そしてスイッチ回路は制御端子から加えられ
るコントロール信号によって入力信号Cを出力するか、
入力信号りを出力するかを制御されるように構成したこ
とを特徴とする。
作用 かかる本発明の構成によれば、入力信号がムの時は第1
の入力端子から入力され共通回路を通って単独回路を通
って出力端子に信号Aが出力される。単独回路には他に
制御端子に加えられる制御信号でスイッチ回路が第2の
入力端子から入力した入力信号Cが加えられる。単独回
路はこの入力信号Cによって入力信号ムの信号処理を行
う。−方、入力信号がBの時は、入力信号Bは第1の入
力端子から共通回路を通って単独回路に供給される。こ
こで単独回路には別の入力としてスイッチ回路の出力が
供給され、スイッチ回路は制御端子に加えられた制御信
号で第3の入力端子から印加された入力信号りを入力し
てそのまま単独回路に加える。この単独回路の出力が出
力端子に加えられる。この時には単独回路の入力と出力
は信号遅延があるのみで、信号処理をしないようにスイ
ッチ回路は単独回路を制御している。このように信号A
とBの経路を共通にしているため、従来の信号ラインを
あらたに引くものにくらべて面積的に有利となり、また
性能的にも安定したものとすることができる。
実施例 以下本発明の一実施例を第1図、第2図を用いて説明す
る。第1図は基本構成を示すブロック図である。また第
2図はその具体例を示す回路図である。第1図において
、1は第1の入力端子で、信号人もしくは信号Bが加わ
る。
2は信号ム、Bに対して共通な共通回路、3は信号人に
対して処理を加える単独回路、4は第2の入力端子、6
は制御端子、8は第3の入力端子、7は制御端子6に加
えられる信号によって入力端子4に加えられる信号Cか
入力端子8に加えられる信号りかを選択的に出力するス
イッチ回路であり、このスイッチ回路7の出力は単独回
路3に加えられるように構成している。
第1図において、入力信号が人の時は第1の入力端子1
から共通回路2を通って単独回路3を通って出力端子1
oに出力される。このとき単独回路3には、制御端子6
に加えられる制御信号によってスイッチ回路7が第2の
入力端子4から入力した入力信号Cが加えられる。単独
回路3はこの入力信号Cによって入力信号ムの信号処理
を行う。
一方、入力信号がBの時は、入力信号Bは、第1の入力
端子1から共通回路2を通って単独回路3に供給される
。ここで単独回路3には別の入力としてスイッチ回路7
の出力が供給され、スイッチ回路7け制御端子6に加え
られた制御信号で第3の入力端子8から加えられた入力
信号りを入力して単独回路3に加える。その単独回路3
の出力が出力端子1oに加えられる。この時には単独回
路3の入力と出力は信号遅延あるのみで、信号処理をし
ないようにスイッチ回路7は単独回路3を制御している
このように信号人と信号Bのラインを同一にすることに
より、配線が占める面積を従来にくらべて小さくするこ
とができ、まだ不要信号を拾うこともなく性能の安定化
がはかれる。
次に本発明の具体例を第2図を用いて説明する。
ここで、本発明の詳細な説明する前に従来例を説明する
第6図aとbのブロック図は第3図を具体化したもので
、第3図の入力端子1と11に対応するのが入力端子1
o1と111または入力端子201と211または入力
端子3o1と311葬力端子10と20に対応するのが
出力端子110と120またけ出力端子210と220
または出力端子310   ′と320となり、共通回
路2に相当するのがラッチ102゜202.302であ
り、第6図では第3図の構成が3組あるものとして示し
ている。
また、従来の第4図の構成を具体化したものが第6図で
ある。説明を簡単のため第6図の一番上のライン、すな
わち入力端子101から出力端子110までのラインを
中心に説明する。
入力端子101.201.301にはそれぞれBlue
 (B) 、 Y (輝度)、Red(R)の信号が加
えられる。このとき引算回路103でB −Yの色差信
号が出力となる。第4図の端子4に相当する端子160
にはB’ −Y’の信号が、端子1ooには引算回路1
06の入力信号ムに相当する部分B/Y/の信号を抜き
とるためのYs信号が加えられるため、引算回路106
の出力にはB’−Y’−Ysが得られ、加算器104に
てB−Y信号と加えられ、その加算出力がスイッチ10
5の一方の入力端色に加えられる。一方、入力端子10
1.201 。
301にRed(R)、Green(G)、Blue(
B)信号が加えられた時には、Hの信号はラッチ102
を通過後、スイッチ105のもう一方の入力端すに加え
られる。端子200に加わる制御信号により、入力がB
、Y、R信号の時はスイッチ105の入力はa側を、B
、(、、R信号の時はスイッチ1050入力はb側を選
択する。そしてスイッチ回路105の出力信号はラッチ
107を経由して出力端子110に出力される。この回
路の欠点は、発明が解決しようとする問題点で述べた様
に、信号ラインをラッチ102からスイッチ105の入
力まで接続せねばならず、ディジタル信号等、abi、
t(8ライン)程度必要である場合、面積的に不利にな
ることである。
本発明の具体例を第2図に示す。
入力端子101.201.301に加わる入力がR,Y
、B信号の時、端子101にはR信号が加えられ、ラッ
チ102を通して引算(′または足算)回路103に供
給され、またスイッチ108にも供給される。スイッチ
108の別の入力端すには端子201からのY入力信号
がラッチ202を通して加えられている。端子200に
は制御信号が加えられ、いま回路103を引き算にスイ
ッチ10Bをb側に、スイッチ109をb側におのおの
コントロールしているとする。その結果、回路103の
出力はB−Y信号となり、足算回路104の一方の入力
となる。足算回路104のもう一方の入力端には引算回
路106によってB’−Y’−Ysの信号が加わり、そ
の加算出力が最終段のラッチ107を通って出力端子1
10に供給される。
次に入力信号がR,G、Hの時、端子101にはR信号
が加えられ、ラッチ102の出力はR信号で、端子20
0に加わる制御信号により回路103は足し算(×−)
となり、スイッチ10Bはa側の入力を受は入れるので
、回路103の出力は(R+R) X −=Rとなり、
足し算回路104の一方の入力端に加えられる。端子2
00に加わる制御信号によりスイッチ109はa側を受
は入れ、その出力値は0となる。よって足し算回路10
4の出力はRで、ラッチ107を通過後、出力端子11
0にHの出力を出す。
このように、2つの信号系統人、Bを1つにすることに
より、スイッチ回路は、第6図に比べて増加はしている
がスイッチのゲート数の増加は面積的にはわずかである
(例えばゲートアレーではスイッチは2ゲ一ト/1ビツ
ト程度である)ため、5bitの信号とした時せいぜい
20ゲ一ト程度までの増加である。ところが第6図のよ
うな構成では信号のs bitが(アルミ8ラインが)
入力端から出力端まで引っばられ、チップ構成上非常に
面積で不利となるばかりでなく、信号ラインをひっばる
ことによる不要信号の重畳もあり、性能的にも問題であ
る。
本構成はこの欠点をとり除くものである。なお、共通回
路はブロック図、実施例においては入力側に説明上置い
たが、位置は回路の真中でも、後段でもよいのは当然で
ある。
発明の効果 以上のように本発明によれば、スイッチ回路を利用して
少なくとも異なる2種類の信号を共通の経路で入力し、
それぞれの信号に応じた処理を施    “すことによ
って、チップ構成上、面積を小さくすることかできると
ともに、不要信号を拾うことが少なくなり、性能的にも
安定化させることができるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における映像信号処理回路の
ブロック図、第2図は同回路の具体例を示すブロック図
、第3図は従来例のブロック図、第4図は従来の他の例
を示すブロック図、第6図a、bは第3図の具体例を示
すブロック図、第6図は第4図の具体例を示すブロック
図である。 1・・・・・・第1の入力端子、2・・・・・共通回路
、3・・・・・単独回路、4・・・・・・第2の入力端
子、6・・・・・・制御端子、7・・・・・・スイッチ
回路、8・・・・第3の入力端子、10・・・・・・出
力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図    1−’U転転環痛 手−dコ215.ノ G−−−%リイエ?j哨S”r− δ−−−矛31)◎搗か 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 少なくとも2種類の信号を入力し、1つの信号ラインに
    おいて上記2種類以上の信号を共通に処理する回路と、
    上記2種類以上の信号を別々に処理する回路と、上記2
    種類以上の信号に応じて上記別々に処理する回路の別の
    入力を切り換えるスイッチ回路とを有し、上記2種類以
    上の信号を区別する制御信号によって、上記2種類以上
    の信号が短絡されることなく同じ1つの信号ラインを通
    過するように上記スイッチ回路を制御するようにしたこ
    とを特徴とする映像信号処理回路。
JP23353486A 1986-10-01 1986-10-01 映像信号処理回路 Pending JPS6387872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23353486A JPS6387872A (ja) 1986-10-01 1986-10-01 映像信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23353486A JPS6387872A (ja) 1986-10-01 1986-10-01 映像信号処理回路

Publications (1)

Publication Number Publication Date
JPS6387872A true JPS6387872A (ja) 1988-04-19

Family

ID=16956553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23353486A Pending JPS6387872A (ja) 1986-10-01 1986-10-01 映像信号処理回路

Country Status (1)

Country Link
JP (1) JPS6387872A (ja)

Similar Documents

Publication Publication Date Title
JP2521183Y2 (ja) ディジタル信号処理回路
JPH07236151A (ja) デジタルビデオスイッチャ
JPS59111492A (ja) デジタル信号処理回路
EP0368314A3 (en) Television receiver
JPS6387872A (ja) 映像信号処理回路
JP3314488B2 (ja) カラー画像情報データ処理方法
JP2621346B2 (ja) 映像信号処理回路
JPH03183290A (ja) 原色信号と輝度・色差信号との判別回路
JP3472999B2 (ja) 映像信号入出力装置
JPH0678324A (ja) デジタルカラー映像信号の振幅制限方法及び振幅制限装置
JP2653122B2 (ja) 映像信号選択装置
JPH03270577A (ja) 接続切換装置
JP2538091Y2 (ja) 多重信号処理装置
JP3043206B2 (ja) 映像信号処理装置及び映像信号処理方法
JP2844971B2 (ja) ディジタル符号処理システム
JPH01302971A (ja) 子画面枠信号発生回路
JPH0584993B2 (ja)
JPH04345397A (ja) マルチチップ型イメージセンサ及びそのチップ間段差補正装置
JPS63177685A (ja) カラー画像処理装置
JPH05291941A (ja) プログラマブル・ロジック・デバイス
JPS6382068A (ja) 映像信号切替装置
JPS62254275A (ja) デ−タ処理回路
JPH09182111A (ja) 映像信号処理方法と装置
JPH05145943A (ja) 映像信号処理回路
JPH0651944A (ja) データシフト回路