JPS63818B2 - - Google Patents

Info

Publication number
JPS63818B2
JPS63818B2 JP57129295A JP12929582A JPS63818B2 JP S63818 B2 JPS63818 B2 JP S63818B2 JP 57129295 A JP57129295 A JP 57129295A JP 12929582 A JP12929582 A JP 12929582A JP S63818 B2 JPS63818 B2 JP S63818B2
Authority
JP
Japan
Prior art keywords
power supply
connector
voltage
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57129295A
Other languages
Japanese (ja)
Other versions
JPS5920024A (en
Inventor
Masatoshi Suzuki
Teruhiko Tsuzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP57129295A priority Critical patent/JPS5920024A/en
Publication of JPS5920024A publication Critical patent/JPS5920024A/en
Publication of JPS63818B2 publication Critical patent/JPS63818B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Protection Of Static Devices (AREA)

Description

【発明の詳細な説明】 (a) 発明の関連する技術分野 この発明は、電源部と信号供給部とを備える一
方のプリント配線基板に、電源部を独立に持たな
いマイクロコンピユータシステム等を実装した他
方のプリント配線基板をコネクタ接続する装置に
おいて、前記他方のプリント配線基板の信号入力
素子を保護する回路に関する。
[Detailed Description of the Invention] (a) Technical field to which the invention pertains This invention relates to a printed wiring board having a power supply unit and a signal supply unit, on which a microcomputer system or the like that does not have an independent power supply unit is mounted. The present invention relates to a circuit for protecting signal input elements of the other printed wiring board in a device for connecting the other printed wiring board with a connector.

(b) 発明の背景 小型化と携帯性を要求される一般的な電子機器
では、データの処理部と電源部および信号インタ
ーフエイス部とを別のプリント配線基板に実装
し、必要に応じてそれらをコネクタ接続するよう
にしている。
(b) Background of the Invention In general electronic devices that require miniaturization and portability, a data processing section, a power supply section, and a signal interface section are mounted on separate printed wiring boards, and they can be connected as needed. I am trying to connect the connector.

このように構成した装置では、通常、電源部お
よび信号インターフエイス部を実装した第1のプ
リント配線基板に、データ処理部を実装した第2
のプリント配線基板をコネクタ接続してから電源
をオンし、また電源をオフしてから第2のプリン
ト配線基板を外すようにする。このようにするの
は、コネクタ接続段階で第2のプリント配線基板
の信号入力素子に大きな逆バイアス電圧が印加さ
れないようにするためである。
In a device configured in this way, normally a first printed wiring board on which a power supply section and a signal interface section are mounted, and a second printed wiring board on which a data processing section is mounted.
After connecting the second printed wiring board with the connector, turn on the power, and turn off the power before removing the second printed wiring board. This is done in order to prevent a large reverse bias voltage from being applied to the signal input element of the second printed wiring board during the connector connection stage.

第1図は、上記の手順で両基板を接続しなかつ
た場合の現象を説明する図である。同図におい
て、コネクタ1の左側は電源・信号インターフエ
イス部で、右側はデータ処理部である。データ処
理部の信号入力素子であるMOSトランジスタTR
1は、ゲート端子に保護用のダイオードDを接続
している。通常、このMOSトランジスタTR1お
よびダイオードDは、図示しない他の素子ととも
にICで構成されている。また、電源・信号イン
ターフエイス部の信号出力素子はオープンコレク
タのトランジスタTR2で構成される。
FIG. 1 is a diagram illustrating a phenomenon when both boards are not connected according to the above procedure. In the figure, the left side of the connector 1 is a power supply/signal interface section, and the right side is a data processing section. MOS transistor TR, which is a signal input element in the data processing section
1 has a protective diode D connected to the gate terminal. Normally, the MOS transistor TR1 and the diode D are constituted by an IC together with other elements (not shown). Further, the signal output element of the power supply/signal interface section is composed of an open collector transistor TR2.

両方の基板を接続するコネクタ1は、両端に電
源端子部1a,1bを備え、それらの間に信号端
子部1iを備える。データ処理部はこの電源端子
部1a,1bを介して電圧供給を受け、信号端子
部1iを介して信号を受ける。なお、電源・信号
インターフエイス部には図示しない電源スイツチ
が設けられている。
A connector 1 that connects both boards includes power terminal sections 1a and 1b at both ends, and a signal terminal section 1i between them. The data processing section receives voltage supply through the power terminal sections 1a and 1b, and receives a signal through the signal terminal section 1i. Note that the power supply/signal interface section is provided with a power switch (not shown).

以上の構成で、コネクタ1が接続される前に上
記電源スイツチが投入され、さらにコネクタ1の
接続が正常になされず、少なくともプラス電源端
子部1aが接続されていてマイナス電源端子部1
bが接続されない状態が発生すると、図示する電
流が流れる。すなわち、プラス電源端子部1aか
ら流入した電源iは、ICその他の回路部を通過
してダイオードD、信号端子部1i、出力トラン
ジスタTRを流れる。その結果、ダイオードDの
両端に順方向降下電圧が発生し、この電圧が逆バ
イアスとなつてMOSトランジスタTR1のゲート
に印加されるようになる。通常、MOSトランジ
スタTR1のゲート耐圧(逆バイアス耐圧)は、
0.3V程度である。したがつて、上記のようにし
て電流が流入すると、ダイオードDの順方向降下
電圧で簡単にトランジスタTR1が破壊する訳で
ある。
In the above configuration, the power switch is turned on before the connector 1 is connected, and the connector 1 is not connected normally, and at least the positive power terminal part 1a is connected and the negative power terminal part 1 is connected.
When a state in which b is not connected occurs, the current shown in the figure flows. That is, the power supply i flowing in from the positive power supply terminal section 1a passes through the IC and other circuit sections, and flows through the diode D, the signal terminal section 1i, and the output transistor TR. As a result, a forward voltage drop is generated across the diode D, and this voltage becomes a reverse bias and is applied to the gate of the MOS transistor TR1. Normally, the gate breakdown voltage (reverse bias breakdown voltage) of MOS transistor TR1 is
It is about 0.3V. Therefore, when current flows in as described above, the forward voltage drop of the diode D easily destroys the transistor TR1.

このように、電源・信号インターフエイス側で
電源スイツチをオンにしたままコネクタ接続する
と、上記の状態の発生する時間が瞬間的であつて
も、簡単にデータ処理部の信号入力素子が破壊す
ることになる。
In this way, if you connect the connector with the power switch on on the power/signal interface side, even if the above condition occurs only momentarily, the signal input element of the data processing section can easily be destroyed. become.

(c) 発明の目的 この発明の目的は、電源・信号インターフエイ
ス側の電源スイツチのオン、オフ状態にかかわら
ず、また、コネクタの接続の仕方が悪くても、デ
ータ処理部の信号入力素子が、異常ルートで発生
する破壊電圧から完全に保護される、プリント配
線基板の入力素子保護回路を提供することにあ
る。
(c) Purpose of the Invention The purpose of the present invention is to ensure that the signal input elements of the data processing section are An object of the present invention is to provide an input element protection circuit for a printed wiring board that is completely protected from breakdown voltage generated in an abnormal route.

(d) 発明の構成と効果 この発明は、コネクタ接続時に信号入力素子が
破壊するとき、すなわち入力保護ダイオードの両
端に順方向降下電圧が生じるときは、データ処理
部の電源端子間電圧が電源電圧より小さくなつて
いるということに着目してなされたものである。
(d) Structure and Effects of the Invention This invention provides that when a signal input element is destroyed when a connector is connected, that is, when a forward voltage drop occurs across the input protection diode, the voltage between the power supply terminals of the data processing unit is equal to or lower than the power supply voltage. This was done with a focus on the fact that they are becoming smaller.

この発明は、データ処理部が形成されるプリン
ト配線基板に、その基板の電源端子間電圧を検出
する電源端子間電圧検出手段を設け、また、電
源・信号インターフエイス部が形成されるプリン
ト配線基板に、コネクタを介して得られる前記電
源端子間電圧検出手段の出力電圧が一定値以下で
あるとき、および前記コネクタが非接続状態であ
るとき、前記電源・信号インターフエイス部の信
号出力素子を強制的にオフする信号出力素子制御
手段を設け、コネクタが非接続状態にあるとき、
およびデータ処理部の電源端子間電圧が一定の値
以下であるときに、信号出力素子をオフして入力
保護ダイオードに順方向電流が流入しないように
したものである。
This invention provides a printed wiring board on which a data processing section is formed, a voltage detection means for detecting a voltage between power terminals of the board, and a printed wiring board on which a power supply/signal interface section is formed. When the output voltage of the power supply terminal voltage detection means obtained through the connector is below a certain value, and when the connector is in a disconnected state, the signal output element of the power supply/signal interface section is forced to operate. A signal output element control means is provided which automatically turns off the signal output element when the connector is in an unconnected state.
And when the voltage between the power supply terminals of the data processing section is below a certain value, the signal output element is turned off to prevent forward current from flowing into the input protection diode.

この発明によれば、電源・信号インターフエイ
ス側の電源スイツチがオンしていても、コネクタ
が完全に接続されていなければ、すなわちプラス
電源端子部とマイナス電源端子部それぞれが両基
板間で相互に完全に接続されていなければ、信号
出力素子が強制的にオフされる。したがつて、上
記電源スイツチがオン状態にあつて且つコネクタ
の接続の仕方が良くない場合であつても、信号入
力素子が過大電圧から完全に保護されることにな
り、電源・信号インターフエイス側の電源スイツ
チが不要になるとともに、基板接続に注意を配る
必要がないという利点がある。
According to this invention, even if the power switch on the power/signal interface side is turned on, if the connector is not completely connected, that is, the positive power terminal section and the negative power terminal section are connected to each other between both boards. If the connection is not complete, the signal output element is forced off. Therefore, even if the power switch is on and the connector is not connected properly, the signal input element is completely protected from excessive voltage, and the power supply/signal interface side This has the advantage that there is no need for a power switch, and there is no need to pay attention to board connections.

(e) 実施例の説明 第2図はこの発明の実施例の入力素子保護回路
を設けたバス用車載装置のブロツク図、第3図は
同装置のケース構成図を示す。
(e) Description of Embodiments FIG. 2 is a block diagram of an on-vehicle device for a bus equipped with an input element protection circuit according to an embodiment of the present invention, and FIG. 3 is a diagram showing a case configuration of the same device.

上記バス用車載装置は、車載バツテリ(図示せ
ず)から供給される電圧24Vを安定化した電圧
5Vに変換する電源部20、および各バス停毎の
乗、降客や走行距離を検出する各種センサの出力
処理をおこなうセンサインターフエイス部21を
備える電源・インターフエイス部2と、前記セン
サインターフエイス部21からのデータを収集
し、必要な結果を出力するデータコレクタ部3と
から構成される。データコレクタ部3は、センサ
インターフエイス部21からのデータを受ける
I/Oインターフエイス30、マイクロプロセツ
サ31、バツテリバツクアツプされたRAM3
2、プログラム格納用ROM33のマイクロコン
ピユータシステムで構成され、I/Oインターフ
エイス30はデータコレクタ部3の電源端子間電
圧を検出する後述の電源端子間電圧検出回路を含
んでいる。また、センサインターフエイス部21
は上記電源端子間電圧検出回路からの制御信号に
基づいて信号出力素子のオンオフを制御する信号
出力素子制御回路を含んでいる。データコレクタ
部3は、コネクタ1の電源端子部1a,1bから
電源電圧を受け、信号端子部1c〜1hから信号
データを受ける。また出力制御用端子部1mを介
して、I/Oインターフエイス30内の上記電源
端子間電圧検出回路からセンサインターフエイス
部21に、出力素子制御信号を送る。なお、第3
図において、データコレクタ部3は把手3bの取
りつけられた金属製のケース3a内に収納され、
また、電源・インターフエイス部2はデータコレ
クタ部3を内部にセツト出来るようにした金属製
のケース2a内に収納される。
The above on-board device for buses uses a stabilized voltage of 24V supplied from an on-board battery (not shown).
A power supply/interface section 2 includes a power supply section 20 that converts to 5V, and a sensor interface section 21 that performs output processing of various sensors that detect boarding, alighting, and mileage at each bus stop, and the sensor interface section The data collector section 3 collects data from 21 and outputs necessary results. The data collector section 3 includes an I/O interface 30 that receives data from the sensor interface section 21, a microprocessor 31, and a battery backed up RAM 3.
2. The I/O interface 30 is composed of a microcomputer system including a ROM 33 for storing programs, and includes a voltage detection circuit between power supply terminals which will be described later. In addition, the sensor interface section 21
includes a signal output element control circuit that controls on/off of the signal output element based on a control signal from the power supply terminal voltage detection circuit. The data collector section 3 receives power supply voltage from the power supply terminal sections 1a and 1b of the connector 1, and receives signal data from the signal terminal sections 1c to 1h. Further, an output element control signal is sent from the voltage detection circuit between power supply terminals in the I/O interface 30 to the sensor interface section 21 via the output control terminal section 1m. In addition, the third
In the figure, the data collector section 3 is housed in a metal case 3a to which a handle 3b is attached.
Further, the power supply/interface section 2 is housed in a metal case 2a in which a data collector section 3 can be set.

次に、I/Oインターフエイス30内の上記電
源端子間電圧検出回路と、センサインターフエイ
ス部21内の上記信号出力素子制御回路とについ
て、第4図および第5図を参照して説明する。
Next, the power supply terminal voltage detection circuit in the I/O interface 30 and the signal output element control circuit in the sensor interface section 21 will be explained with reference to FIGS. 4 and 5.

第4図は電源端子間電圧検出回路と信号出力素
子制御回路の動作を説明する図であり、コネクタ
1のマイナス電源端子部1bが非接触状態にある
場合を示している。また第5図は電源端子間電圧
検出回路の具体的回路図である。
FIG. 4 is a diagram for explaining the operation of the power supply terminal voltage detection circuit and the signal output element control circuit, and shows a case where the negative power supply terminal portion 1b of the connector 1 is in a non-contact state. Further, FIG. 5 is a specific circuit diagram of a voltage detection circuit between power supply terminals.

第4図において、データコレクタ部の電源端子
1a,1b間の電圧を検出する電源端子間電圧検
出回路4(以下VCC′検出回路という)は、入力
部を上記電源端子部1a(VCC′ライン)、1b(ア
ースライン)に接続し、出力部をトランジスタ
TR3のベースに接続している。VCC′検出回路
4は、第5図に示すように比較器40と、同比較
器の入力側にブリツジ接続された抵抗R1〜R
3、およびツエナーダイオードZDとから構成さ
れる。以上の構成から明らかなように、比較器4
0の出力が「1」となるのは、次の(1)式の条件が
満足されたときである。
In FIG. 4, a power supply terminal voltage detection circuit 4 (hereinafter referred to as VCC' detection circuit) that detects the voltage between power supply terminals 1a and 1b of the data collector section has an input section connected to the power supply terminal section 1a (VCC' line). , 1b (earth line), and the output part is a transistor.
Connected to the base of TR3. As shown in FIG.
3, and a Zener diode ZD. As is clear from the above configuration, the comparator 4
The output of 0 becomes "1" when the following condition of equation (1) is satisfied.

V1(ツエナー電圧)≦R3・VCC′/(R2+R3)
……(1) そして、比較器40の出力が「0」であるとき
はトランジスタTR3をオフし、コネクタ1の端
子部1mをハイにする。また、比較器40の出力
が「1」であるときはトランジスタTR3をオン
し、コネクタ1の端子部1mをローにする。この
実施例では、比較器40が「1」になるツエナー
電圧をVCC′=4.5Vになる値に設定している。し
たがつてVCC′=4.5V以下に低下すると、コネク
タ1の端子部1mをハイにして、以下に説明する
信号出力素子制御回路に信号出力素子を強制的に
オフする信号を送る。
V1 (Zener voltage) ≦R3・VCC′/(R2+R3)
...(1) Then, when the output of the comparator 40 is "0", the transistor TR3 is turned off and the terminal portion 1m of the connector 1 is made high. Further, when the output of the comparator 40 is "1", the transistor TR3 is turned on and the terminal portion 1m of the connector 1 is set to low. In this embodiment, the Zener voltage at which the comparator 40 becomes "1" is set to a value at which VCC'=4.5V. Therefore, when VCC' drops below 4.5V, the terminal 1m of the connector 1 is set high, and a signal is sent to the signal output element control circuit, which will be described below, to forcibly turn off the signal output element.

電源・インターフエイス側に設けられ、信号出
力素子であるトランジスタTR2は、信号出力素
子制御回路5によつて制御される。信号出力素子
制御回路5は、コネクタ1の端子部1mからの制
御信号とセンサからの信号を入力し、そのノア条
件をとつて(ただし正論理)上記トランジスタ
TR2に出力するノアゲート50と、上記端子部
1mからの制御信号入力側をVCCにプルアツプ
するプルアツプ抵抗R4とから構成される。
The transistor TR2, which is provided on the power supply/interface side and is a signal output element, is controlled by a signal output element control circuit 5. The signal output element control circuit 5 inputs the control signal from the terminal section 1m of the connector 1 and the signal from the sensor, takes the NOR condition (but positive logic), and outputs the above-mentioned transistor.
It is composed of a NOR gate 50 that outputs to TR2, and a pull-up resistor R4 that pulls up the control signal input side from the terminal section 1m to VCC.

次に、以上の構成でコネクタ1を接続しようと
するときの動作を説明する。
Next, the operation when attempting to connect the connector 1 with the above configuration will be explained.

コネクタ1を接続する前は、端子部1mはプル
アツプ抵抗R4によつてハイ(論理1)に設定さ
れている。したがつて信号出力素子のトランジス
タTR2はオンしない。コネクタ1を接続し、端
子部1a,1iおよび1mがデータコレクタ部3
と電源・インターフエイス部2間でそれぞれ接続
されると、第1図に示すように、ダイオードDを
経路とする電流が流れようとする。しかし、この
とき電流が流れると前述のように電圧VCC′が
VCCより低くなるので、その電圧VCC′が
VCC′検出回路4によつてチエツクされることに
なる。そして、もしその電圧VCC′が4.5V以下で
あれば、トランジスタTR3がオンせずオフのま
まとなつてノアゲート50を閉じたままにする。
したがつてトランジスタTR1を破壊する程度の
危険な電圧が、ダイオードDの両端に発生する可
能性がある限り、信号出力素子制御回路5は、ト
ランジスタTR2の導通を禁止する。一方、上記
電圧VCC′が4.5Vを越える値であれば、VCC′検出
回路4はトランジスタTR3をオンする。トラン
ジスタTR3がオンすると、ノアゲート50のオ
ープン条件がなくなり、センサからの信号に応じ
てトランジスタTR2がオン、オフ駆動する。こ
のようにして、トランジスタTR1のゲートに過
大電圧が印加されるのを防止する。なお、トラン
ジスタTR1のゲートに印加される破壊危険電圧
は概ね0.3V以上であるが、電流iが流れるとき
は、トランジスタTR2のコレクタ−エミツタ間
で約0.2Vの電圧降下がある。したがつて、トラ
ンジスタTR3をオンからオフに切り換える電圧
VCC′の値は、VCCを5Vとした場合、上記のよう
に4.5V、或いはそれ以上にする必要がある。
Before connecting the connector 1, the terminal portion 1m is set to high (logic 1) by the pull-up resistor R4. Therefore, the signal output element transistor TR2 is not turned on. Connector 1 is connected, and terminal parts 1a, 1i and 1m are connected to data collector part 3.
When the power supply/interface section 2 and the power source/interface section 2 are connected, a current will flow through the diode D as shown in FIG. However, when current flows at this time, the voltage VCC′ increases as mentioned above.
Since it becomes lower than VCC, the voltage VCC′ becomes
It will be checked by the VCC' detection circuit 4. If the voltage VCC' is less than 4.5V, the transistor TR3 does not turn on but remains off, keeping the NOR gate 50 closed.
Therefore, as long as there is a possibility that a voltage dangerous enough to destroy the transistor TR1 is generated across the diode D, the signal output element control circuit 5 prohibits the conduction of the transistor TR2. On the other hand, if the voltage VCC' exceeds 4.5V, the VCC' detection circuit 4 turns on the transistor TR3. When the transistor TR3 is turned on, the open condition of the NOR gate 50 is eliminated, and the transistor TR2 is turned on and off in response to a signal from the sensor. In this way, excessive voltage is prevented from being applied to the gate of transistor TR1. It should be noted that the destructive voltage applied to the gate of the transistor TR1 is approximately 0.3V or more, but when the current i flows, there is a voltage drop of about 0.2V between the collector and emitter of the transistor TR2. Therefore, the voltage that switches transistor TR3 from on to off
If VCC is 5V, the value of VCC' needs to be 4.5V or higher as mentioned above.

第6図はコネクタ1を接続した状態で電源をオ
ン、オフしたときの、トランジスタTR3の動作
状態を示す図である。図において点p,qはトラ
ンジスタTR3の反転時であるが、このタイミン
グは、VCC′が4.5Vに達したときである。
FIG. 6 is a diagram showing the operating state of the transistor TR3 when the power is turned on and off with the connector 1 connected. In the figure, points p and q are when the transistor TR3 is inverted, and this timing is when VCC' reaches 4.5V.

上記の実施例では、信号出力素子制御回路とし
てノアゲートを利用したが、信号出力素子として
トランジスタTR2に代えて3ステートバツフア
を用いる場合は、その制御端子をコネクタ1の端
子部1mに直接接続することで、3ステートバツ
フア自身を信号出力素子制御回路として兼用する
ことが出来る。第7図にその回路図を示す。この
3ステートバツフアを用いれば、回路構成はさら
に簡単となる。
In the above embodiment, a NOR gate was used as the signal output element control circuit, but if a 3-state buffer is used as the signal output element instead of the transistor TR2, its control terminal should be directly connected to the terminal section 1m of the connector 1. This allows the 3-state buffer itself to be used also as a signal output element control circuit. FIG. 7 shows the circuit diagram. If this 3-state buffer is used, the circuit configuration will be further simplified.

以上のように、VCC′検出回路でデータコレク
タ側の電源端子間電圧を検出し、コネクタ接続時
にその電圧が4.5V以下のレベルにあるかどうか
を判定することで電源・インターフエイス側の信
号出力素子を制御するようにしている。したがつ
て、信号出力素子がオンするときは、データコレ
クタ側の電源端子間電圧が絶対的に4.5Vを越え
るレベルにあるときと限定されるから、電源・イ
ンターフエイス側で電源スイツチをオンにしたま
ま、且つコネクタの接続操作が悪くても、トラン
ジスタTR1は完全に保護される。
As described above, the VCC′ detection circuit detects the voltage between the power supply terminals on the data collector side, and by determining whether the voltage is at a level of 4.5V or less when the connector is connected, the signal output on the power supply/interface side I am trying to control the elements. Therefore, when the signal output element turns on, it is limited to when the voltage between the power supply terminals on the data collector side is at a level that exceeds 4.5V, so it is necessary to turn on the power switch on the power supply/interface side. Even if the connector is left in place and the connector is improperly connected, the transistor TR1 is completely protected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、信号入力素子が破壊するときの動作
状態を説明する図である。第2図はこの発明の実
施例の入力素子保護回路を設けたバス用車載装置
のブロツク図、第3図は同装置のケース構成図を
示す。また、第4図は電源端子間電圧検出回路と
信号出力素子制御回路の動作を説明する図であ
り、コネクタ1のマイナス電源端子部1bが非接
触状態にある場合を示している。第5図は電源端
子間電圧検出回路の具体的回路図である。第6図
はコネクタ1を接続した状態で電源をオン、オフ
したときの、トランジスタTR3の動作状態を示
す図である。第7図は、信号出力素子制御回路の
他の例の回路図である。 1……コネクタ、2……電源・インターフエイ
ス部(第1のプリント配線基板)、3……データ
コレクタ部(第2のプリント配線基板)、4……
電源端子間電圧検出回路、5……信号出力素子制
御回路。
FIG. 1 is a diagram illustrating an operating state when a signal input element is destroyed. FIG. 2 is a block diagram of an on-vehicle device for a bus equipped with an input element protection circuit according to an embodiment of the present invention, and FIG. 3 is a diagram showing a case configuration of the same device. FIG. 4 is a diagram illustrating the operation of the power supply terminal voltage detection circuit and the signal output element control circuit, and shows the case where the negative power supply terminal portion 1b of the connector 1 is in a non-contact state. FIG. 5 is a specific circuit diagram of a voltage detection circuit between power supply terminals. FIG. 6 is a diagram showing the operating state of the transistor TR3 when the power is turned on and off with the connector 1 connected. FIG. 7 is a circuit diagram of another example of the signal output element control circuit. 1... Connector, 2... Power supply/interface section (first printed wiring board), 3... Data collector section (second printed wiring board), 4...
Voltage detection circuit between power supply terminals, 5...Signal output element control circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 信号出力素子としてオープンコレクタ素子ま
たは3ステートバツフアを有するとともに電源供
給端子をコネクタ部に備えた第1のプリント配線
基板に、入力保護ダイオードを接続したMOSト
ランジスタを信号入力素子とし、電源入力端子を
コネクタ部に備えた第2のプリント配線基板をコ
ネクタ接続する装置において、前記第2のプリン
ト配線基板に設けられ、その基板の電源端子間電
圧を検出する電源端子間電圧検出手段と、前記第
1のプリント配線基板に設けられ、前記コネクタ
を介して得られる前記電源端子間電圧検出手段の
出力電圧が一定の値以下であるとき、および前記
コネクタが非接続状態であるとき、前記信号出力
素子を強制的にオフする信号出力素子制御手段と
を備えてなる、プリント配線基板の入力素子保護
回路。
1. A MOS transistor with an input protection diode connected to a first printed wiring board having an open collector element or a 3-state buffer as a signal output element and a power supply terminal in the connector part is used as a signal input element, and a power supply input terminal In the apparatus for connecting a second printed wiring board with a connector, the second printed wiring board is provided with a power terminal voltage detecting means for detecting a voltage between the power terminals of the second printed wiring board; When the output voltage of the power supply terminal voltage detection means provided on the printed wiring board 1 and obtained through the connector is below a certain value, and when the connector is in a disconnected state, the signal output element An input element protection circuit for a printed wiring board, comprising signal output element control means for forcibly turning off the input element.
JP57129295A 1982-07-23 1982-07-23 Protecting circuit of input element on printed circuit board Granted JPS5920024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57129295A JPS5920024A (en) 1982-07-23 1982-07-23 Protecting circuit of input element on printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57129295A JPS5920024A (en) 1982-07-23 1982-07-23 Protecting circuit of input element on printed circuit board

Publications (2)

Publication Number Publication Date
JPS5920024A JPS5920024A (en) 1984-02-01
JPS63818B2 true JPS63818B2 (en) 1988-01-08

Family

ID=15006032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57129295A Granted JPS5920024A (en) 1982-07-23 1982-07-23 Protecting circuit of input element on printed circuit board

Country Status (1)

Country Link
JP (1) JPS5920024A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086899A (en) * 1983-10-18 1985-05-16 三菱電機株式会社 Substrate wiring device
JP2578368B2 (en) * 1988-04-15 1997-02-05 ダイムラー―ベンツ・アクチエンゲゼルシヤフト Detector and energy supply device for circuit including load to be monitored

Also Published As

Publication number Publication date
JPS5920024A (en) 1984-02-01

Similar Documents

Publication Publication Date Title
US8035943B2 (en) Protection circuit apparatus
US5300765A (en) Memory card with latch-up protection
US5696979A (en) Resetting apparatus for a microcomputer
JP3098432B2 (en) Power supply circuit
US5351185A (en) Malfunction checking control system which checks identification data stored in RAM
JPH10243544A (en) Protective circuit against overcurrent and, method of protection by protective circuit against overcurrent
PL163372B1 (en) Power transistor state control unit
JPH03116313A (en) Rush current preventing circuit
JPS63818B2 (en)
JPH02257319A (en) Memory driving device
JPH0460245B2 (en)
EP1535798B1 (en) A vehicle lamp controlling device and vehicle lamp controlling method
JPS60131026A (en) Automotive electronic circuit device
JP2004208449A (en) Controller for electronic equipment
JPH0143650Y2 (en)
JPH0424456Y2 (en)
JPS63124731A (en) Charger of secondary battery in electronic equipment
JPH0747252Y2 (en) Vehicle handle device
JPH0241746Y2 (en)
JP2543826Y2 (en) Automotive breaker
JPH0844401A (en) Digitial output device
KR200178369Y1 (en) Battery discharge preventing apparatus
JPH0868820A (en) Device for detecting breaking of wire in electrical machinery and apparatus
JPH027721Y2 (en)
GB2259200A (en) Ground fault protector