JPS6381430U - - Google Patents
Info
- Publication number
- JPS6381430U JPS6381430U JP17431186U JP17431186U JPS6381430U JP S6381430 U JPS6381430 U JP S6381430U JP 17431186 U JP17431186 U JP 17431186U JP 17431186 U JP17431186 U JP 17431186U JP S6381430 U JPS6381430 U JP S6381430U
- Authority
- JP
- Japan
- Prior art keywords
- output
- controlled oscillator
- signal
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
第１図は本考案による位相同期型受信機の構成
図、第２図は従来の位相同期型受信機の構成図で
ある。 図において、１は受信信号入力端子、２は同期
信号出力端子、３は位相検波器、４はループフイ
ルタ、５は加算器、６は電圧制御発振器、７は同
期検出回路、８はＤ／Ａコンバータ、９はレジス
タ、１０はＲＯＭ、１１は制御回路、１２はサン
プルホールド回路、１３はスイープ発振器である
。図中同一又は相当部分には同一符号を付して示
してある。
図、第２図は従来の位相同期型受信機の構成図で
ある。 図において、１は受信信号入力端子、２は同期
信号出力端子、３は位相検波器、４はループフイ
ルタ、５は加算器、６は電圧制御発振器、７は同
期検出回路、８はＤ／Ａコンバータ、９はレジス
タ、１０はＲＯＭ、１１は制御回路、１２はサン
プルホールド回路、１３はスイープ発振器である
。図中同一又は相当部分には同一符号を付して示
してある。
Claims (1)
- 受信信号入力端子と、同期信号出力端子と、電
圧制御発振器と、上記受信信号入力端子から入力
される入力信号と上記電圧制御発振器の出力信号
とを位相比較する位相検波器と、上記位相検波器
の出力信号を平滑するループフイルタと、上記受
信信号入力端子から入力される受信信号と上記電
圧制御発振器の出力信号の位相が同期した時、同
期信号を出力する同期検出回路と、上記電圧制御
発振器をループの外から制御するための信号を記
憶させるためのＲＯＭと、上記ＲＯＭの出力を制
御する制御回路と、上記制御回路により制御され
る出力されるＲＯＭの出方データを一時保持する
レジスタと上記レジスタの出力データであるデイ
ジタル信号をアナログ電圧に変換するＤ／Ａコン
バータと、上記Ｄ／Ａコンバータの出力電圧と、
上記ループフイルタの出力電圧を加算し、電圧制
御発振器の出力信号を制御する信号を出力する加
算器を備えたことを特徴とする位相同期型受信機
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17431186U JPS6381430U (ja) | 1986-11-13 | 1986-11-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17431186U JPS6381430U (ja) | 1986-11-13 | 1986-11-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381430U true JPS6381430U (ja) | 1988-05-28 |
Family
ID=31112576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17431186U Pending JPS6381430U (ja) | 1986-11-13 | 1986-11-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381430U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206736A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | Ｆｍ復調回路 |
-
1986
- 1986-11-13 JP JP17431186U patent/JPS6381430U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206736A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | Ｆｍ復調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6381430U (ja) | ||
| JPS6323824U (ja) | ||
| JPS6381431U (ja) | ||
| JPS633644U (ja) | ||
| JPH0614511Y2 (ja) | 位相同期受信機 | |
| JPS6157747U (ja) | ||
| JPS63108280U (ja) | ||
| JPS6347638U (ja) | ||
| JPS6449176A (en) | Pll circuit | |
| JPH089937Y2 (ja) | デジタル位相同期回路 | |
| JPS6030645U (ja) | 位相同期型受信機 | |
| JPH03103636U (ja) | ||
| JPS6425251U (ja) | ||
| JPS59104636U (ja) | 周波数シンセサイザ | |
| JPH01107238U (ja) | ||
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPS611978U (ja) | タイミング信号発生回路 | |
| JPH0328834U (ja) | ||
| JPH01133827U (ja) | ||
| JPS63111075U (ja) | ||
| JPH01177464U (ja) | ||
| JPS6430930U (ja) | ||
| JPH0275845U (ja) | ||
| JPH02111936U (ja) | ||
| JPH0339918U (ja) |