JPS6374900U - - Google Patents
Info
- Publication number
- JPS6374900U JPS6374900U JP16921386U JP16921386U JPS6374900U JP S6374900 U JPS6374900 U JP S6374900U JP 16921386 U JP16921386 U JP 16921386U JP 16921386 U JP16921386 U JP 16921386U JP S6374900 U JPS6374900 U JP S6374900U
- Authority
- JP
- Japan
- Prior art keywords
- surround
- circuit
- signal
- output
- output level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案装置の回路構成図、第２図は従
来装置の回路構成図である。 １，４……左右チヤンネル入力端子、７，８…
…左右チヤンネル出力端子、９……差動サンプ、
１０……遅延回路、１２……雑音低減回路、１４
……遅延時間調整用可変抵抗器、１５……サラウ
ンド信号レベル調整用可変抵抗器。
来装置の回路構成図である。 １，４……左右チヤンネル入力端子、７，８…
…左右チヤンネル出力端子、９……差動サンプ、
１０……遅延回路、１２……雑音低減回路、１４
……遅延時間調整用可変抵抗器、１５……サラウ
ンド信号レベル調整用可変抵抗器。
Claims (1)
- フロントの左右スピーカに供給される左チヤン
ネル信号と右チヤンネル信号を差動アンプに入力
し、該差動アンプの出力を遅延回路を通じて雑音
低減回路に入力し、該雑音低減回路の出力信号を
サラウンド信号としてリヤスピーカに供給するよ
うにしたサラウンド回路において、前記遅延回路
に接続された遅延時間調整用可変抵抗器と前記サ
ラウンド信号のレベル調整用可変抵抗器を連動さ
せるように構成し、遅延時間を長くした時サラウ
ンド信号出力レベルを自動的に小さくするように
したことを特徴とするサラウンド回路の出力レベ
ル調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16921386U JPS6374900U (ja) | 1986-11-04 | 1986-11-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16921386U JPS6374900U (ja) | 1986-11-04 | 1986-11-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6374900U true JPS6374900U (ja) | 1988-05-18 |
Family
ID=31102811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16921386U Pending JPS6374900U (ja) | 1986-11-04 | 1986-11-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6374900U (ja) |
-
1986
- 1986-11-04 JP JP16921386U patent/JPS6374900U/ja active Pending