JPS63139629U - - Google Patents
Info
- Publication number
- JPS63139629U JPS63139629U JP1987031907U JP3190787U JPS63139629U JP S63139629 U JPS63139629 U JP S63139629U JP 1987031907 U JP1987031907 U JP 1987031907U JP 3190787 U JP3190787 U JP 3190787U JP S63139629 U JPS63139629 U JP S63139629U
- Authority
- JP
- Japan
- Prior art keywords
- noise
- circuit
- field
- noise suppression
- suppression circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の一実施例に係る耐ノイズ回路
の構成図、第２図は従来の耐ノイズ回路の構成図
である。 １，２……端子台、３……信号入出力ハードウ
エア、４……コネクタ、５……ノイズ抑制回路。
の構成図、第２図は従来の耐ノイズ回路の構成図
である。 １，２……端子台、３……信号入出力ハードウ
エア、４……コネクタ、５……ノイズ抑制回路。
Claims (1)
- フイールドからプロセス入出力ハードウエアに
入力する信号のノイズをノイズ抑制回路により抑
制する耐ノイズ回路において、前記フイールドか
らの信号を受ける端子台側に前記ノイズ抑制回路
を設けたことを特徴とする耐ノイズ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987031907U JPS63139629U (ja) | 1987-03-06 | 1987-03-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987031907U JPS63139629U (ja) | 1987-03-06 | 1987-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63139629U true JPS63139629U (ja) | 1988-09-14 |
Family
ID=30838075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987031907U Pending JPS63139629U (ja) | 1987-03-06 | 1987-03-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63139629U (ja) |
-
1987
- 1987-03-06 JP JP1987031907U patent/JPS63139629U/ja active Pending