JPS6374899U - - Google Patents
Info
- Publication number
- JPS6374899U JPS6374899U JP16921286U JP16921286U JPS6374899U JP S6374899 U JPS6374899 U JP S6374899U JP 16921286 U JP16921286 U JP 16921286U JP 16921286 U JP16921286 U JP 16921286U JP S6374899 U JPS6374899 U JP S6374899U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable resistor
- noise reduction
- surround
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案装置の回路構成図、第２図は従
来装置の回路構成図である。 １４，１６……左右チヤンネル入力端子、１８
，１９……左右チヤンネル出力端子、２０……差
動アンプ、２１……第１可変抵抗器、２３……遅
延回路、２５……雑音低減回路、２６……第２可
変抵抗器、２８……サラウンド信号出力端子。
来装置の回路構成図である。 １４，１６……左右チヤンネル入力端子、１８
，１９……左右チヤンネル出力端子、２０……差
動アンプ、２１……第１可変抵抗器、２３……遅
延回路、２５……雑音低減回路、２６……第２可
変抵抗器、２８……サラウンド信号出力端子。
Claims (1)
- フロントの左右スピーカに供給される左チヤン
ネル信号と右チヤンネル信号を差動アンプに入力
し、該差動アンプの出力を遅延回路を通じて雑音
低減回路に入力し、該雑音低減回路の出力信号を
サラウンド信号としてリヤスピーカに供給するよ
うにしたサラウンド回路において、前記遅延回路
の入力側に第１可変抵抗器を接続すると共に、前
記雑音低減回路の出力側に前記第１可変抵抗器と
連動して抵抗値変化が逆に変化する第２可変抵抗
器を接続したことを特徴とするサラウンド回路の
レベル調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16921286U JPS6374899U (ja) | 1986-11-04 | 1986-11-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16921286U JPS6374899U (ja) | 1986-11-04 | 1986-11-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6374899U true JPS6374899U (ja) | 1988-05-18 |
Family
ID=31102809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16921286U Pending JPS6374899U (ja) | 1986-11-04 | 1986-11-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6374899U (ja) |
-
1986
- 1986-11-04 JP JP16921286U patent/JPS6374899U/ja active Pending