JPS6373440A - Stall monitoring system - Google Patents

Stall monitoring system

Info

Publication number
JPS6373440A
JPS6373440A JP61218923A JP21892386A JPS6373440A JP S6373440 A JPS6373440 A JP S6373440A JP 61218923 A JP61218923 A JP 61218923A JP 21892386 A JP21892386 A JP 21892386A JP S6373440 A JPS6373440 A JP S6373440A
Authority
JP
Japan
Prior art keywords
central processing
stall
monitor
processing unit
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61218923A
Other languages
Japanese (ja)
Inventor
Akihisa Makita
牧田 明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61218923A priority Critical patent/JPS6373440A/en
Publication of JPS6373440A publication Critical patent/JPS6373440A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To ensure the stall monitor even with a trouble of the power supply of a central processing unit CPU or a clock trouble, by adding a power supply device different from that of the CPU to a stall monitor device. CONSTITUTION:The CPU 11 and 12 and input/output controllers 31 and 32 give accesses to a main memory 5 via a system controller 4. While a service processor 6 gives accesses to the memory 5, the CPU 11 and 12, and the controllers 31 and 32 respectively. The stall monitor devices 21 and 22 hold directly independent power supply devices and the monitor time and receive the monitor start indications and the information of the monitor time from the CPU 11 and 12 to hold the monitor time. At the same time, both devices 21 and 22 replace their holding time every fixed period of time and informs the end of replacement to the processor 6 when said end of replacement is detected.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置のストール監視方式に関し、特に
中央処理装置ごとに接続されるストール監視装置を備え
たストール監視方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a stall monitoring system for information processing devices, and more particularly to a stall monitoring system that includes a stall monitoring device connected to each central processing unit.

(従来の技術) 従来、この種のストール監視装置は、中央処理装置の内
部に設置されていた。
(Prior Art) Conventionally, this type of stall monitoring device has been installed inside a central processing unit.

(発明が解決しようとする問題点) 上述し九従来のストール監視装置は、中央処理装置の内
部に設置され、中央処理装置と同一の電源と、同一のク
ロックとを使用しているので、該邑電源または該当クロ
ックの故障により該当中央処理装置が動作不能となつ九
場合には、上記ヌトールを監視できないという欠点があ
った。
(Problems to be Solved by the Invention) The nine conventional stall monitoring devices described above are installed inside the central processing unit and use the same power source and the same clock as the central processing unit. If the central processing unit becomes inoperable due to a failure of the power supply or the relevant clock, there is a drawback that the above-mentioned system cannot be monitored.

本発明の目的は、中央処理装置からストール監視開始指
示/停止指示をすることができるようにしておくととも
に、ストール監視装置に中央処理装置とは異なる電源装
置を設け、中央処理装置から監視開始指示と監視時間と
の通知を受け、監視時間を保持するとともに一定間隔で
保持値を更新してゆき、更新の終了を検出したときにサ
ービスプロセサに更新終了を通知することにより上記欠
点を除去し、中央処理装置の動作に関係なくスト−ルを
監視できるように構成したストール監視方式を提供する
ことにある。
An object of the present invention is to enable a central processing unit to issue an instruction to start/stop stall monitoring, provide the stall monitoring device with a power supply unit different from the central processing unit, and provide an instruction to start monitoring from the central processing unit. The above-mentioned drawbacks are eliminated by receiving a notification of the monitoring time, retaining the monitoring time, updating the retained value at regular intervals, and notifying the service processor of the end of the update when the end of the update is detected. An object of the present invention is to provide a stall monitoring system configured to monitor stalls regardless of the operation of a central processing unit.

(問題点を解決するための手段) 本発明によるストール監視方式は一つ以上の中央処理装
置と、サービスプロセサと、中央処理装置ごとに置かれ
た一つ以上のストール監視装置とから成るものである。
(Means for Solving the Problems) The stall monitoring system according to the present invention comprises one or more central processing units, a service processor, and one or more stall monitoring devices placed for each central processing unit. be.

上記において、中央処理装置はストール監視装置に監視
の開始/停止を指示することができるものである。
In the above, the central processing unit is capable of instructing the stall monitoring device to start/stop monitoring.

一方、ストール監視装置は独立した電源装置と、監視時
間を直接保持するとともに中央処理装置からの監視の開
始指示によシ保持値から一定間隔で値を更新し、更新の
終了を検出してサービスプロセサに更新の終了を通知す
るためのカウンタ手段とを具備して構成したものである
On the other hand, the stall monitoring device uses an independent power supply and directly maintains the monitoring time, updates the value at regular intervals based on the monitoring start instruction from the central processing unit, detects the end of the update, and provides service. This configuration includes a counter means for notifying the processor of the completion of the update.

(実施例) 次K、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.

第1図は、本発明によるストール監視方式を実現する一
実施例を示すブロック図である。第1図において、11
.12はそれぞれ中央処理装置、21.22はそれぞれ
ストール監視装置、31゜32はそれぞれ入出力制御装
置、4はシステム制御装置、5は主記憶装置、6はサー
ビスプロセサである。
FIG. 1 is a block diagram showing an embodiment of the stall monitoring method according to the present invention. In Figure 1, 11
.. 12 is a central processing unit, 21 and 22 are stall monitoring devices, 31 and 32 are input/output control devices, 4 is a system control device, 5 is a main storage device, and 6 is a service processor.

第1図において、中央処理装置11.12と、入出力制
御装[31,32とはシステム制御装置4を介して主記
憶装置5をアクセスする。サービスプロセサ6は、シス
テム制御装置4を介して主記憶装置Sと、中央処理装置
11.12と、入出力制御装置31.32とをアクセス
する。ストール監視装置21.22はそれぞれ中央処理
装置11.12に接続され、サービスプロセサ6とも接
続されている。
In FIG. 1, central processing units 11 and 12 and input/output control units [31 and 32 access the main storage unit 5 via the system control unit 4. The service processor 6 accesses the main storage device S, the central processing unit 11.12, and the input/output control device 31.32 via the system control device 4. The stall monitoring devices 21 , 22 are each connected to the central processing unit 11 , 12 and also to the service processor 6 .

第2図は、第1図のストール監視装置21.22を詳細
に示すブロック図である。第2図において10はクロッ
ク発振器、1]は電源装置、】2はORゲート、13は
クリップ70ツブ、】4はANDゲート、1Sはカウン
タである。
FIG. 2 is a block diagram showing the stall monitoring device 21, 22 of FIG. 1 in detail. In FIG. 2, 10 is a clock oscillator, 1] is a power supply device, ]2 is an OR gate, 13 is a clip 70 tube, ]4 is an AND gate, and 1S is a counter.

第2図において、ストール監視装置2] 、22はそれ
ぞれクロック発振器lOと、電源装置11と、カウンタ
】Sと、レジスタ16と、クリップフロップ13と、O
Rゲート12と、ANDゲート14とから構成される。
In FIG. 2, stall monitoring devices 2 and 22 are respectively a clock oscillator lO, a power supply 11, a counter S, a register 16, a clip-flop 13, and an O
It is composed of an R gate 12 and an AND gate 14.

中央処理装置)1,12から信号線202を介して監視
信号が出力され、同時に@帰線201を介して監視開始
指示信号が出力されると、カウンタ】5に監視時間が設
定される。監視時間は、例えば1秒車位で8ビツト構成
とすると1秒から256秒となるが、これは必要に応じ
て増減可能である。
When a monitoring signal is outputted from the central processing units) 1 and 12 via the signal line 202, and at the same time a monitoring start instruction signal is outputted via the @return line 201, the monitoring time is set in the counter 5. For example, if the monitoring time is 1 second and has an 8-bit configuration, the monitoring time will be from 1 second to 256 seconds, but this can be increased or decreased as necessary.

フリップフロップ13がセットされると、7リツブフロ
ツブ13の出力(信号線206上)とクロック発振器の
出力(信号線205上)とがANDゲー)14に加えら
れ、ここで両者の論理積が求められる。論理積は信号線
207を介してカウンタ15にカウントダウンを指示す
る。カウントダウンは、フリップフロッグ13か%II
にセットされている期間にわたって続けられるが、この
間に、中央処理装置11.12から再びストール監視開
始指示信号が出力されるか、あるいはストール監視停止
指示信号が信号線200を介して出力されないと、カウ
ンタ15の値が尽きてボロー信号が出力され、更新終了
信号が信号線204を介してサービスプロセサ6に通知
される。このとき、クリップ70ツブ13もリセットさ
れる。
When the flip-flop 13 is set, the output of the 7-ribbon flop 13 (on the signal line 206) and the output of the clock oscillator (on the signal line 205) are added to the AND game 14, where the logical product of the two is calculated. . The logical product instructs the counter 15 to count down via the signal line 207. The countdown is Flip Frog 13 or %II
However, during this period, if the stall monitoring start instruction signal is output again from the central processing unit 11 or 12, or if the stall monitoring stop instruction signal is not output via the signal line 200, When the value of the counter 15 runs out, a borrow signal is output, and an update completion signal is notified to the service processor 6 via the signal line 204. At this time, the clip 70 knob 13 is also reset.

中央処理装置11.12からストール監視停止を指示す
るときには、信号線200に停止指示信号を出力すれば
よい。
When instructing the central processing units 11 and 12 to stop stall monitoring, a stop instruction signal may be output to the signal line 200.

サービスプロセサ6は、ストール監視装置から更新終了
信号を受取ると、該当ストール監視装置(例えば、スト
ール監視装置21)が接続されている中央処理装置(例
えば、中央処理装置11)上での処理が異常になったこ
とを他の中央処理装置(例えば、中央処理装置12)を
介してソフトウェア(オペレーティングシステム:O3
)に通知し、ソフトウェアによってそのときのシステム
の情報を採取し、ストールとなった原因を解明するため
の手がかりを残すよって依頼する。
When the service processor 6 receives the update completion signal from the stall monitoring device, the processing on the central processing unit (for example, the central processing unit 11) connected to the stall monitoring device (for example, the stall monitoring device 21) is abnormal. software (operating system: O3) via another central processing unit (for example, central processing unit 12).
) and ask them to use software to collect information about the system at that time and leave clues to help uncover the cause of the stall.

(発明の効果) 以上説明したように本発明は、中央処理装置からストー
ル監視開始指示/停止指示をすることができるようにし
ておくとともに、ストール監視装置に中央処理装置とは
異なる電源装置を設け、中央処理装置から監視開始指示
と監視時間との通知を受け、監視時間を保持するととも
に一定間隔で保持値を更新してゆき、更新の終了を検出
したときにサービスプロセサに更新終了を通知するとと
Kより、中央処理装置の電源の故障、あるいはクロック
の故障の場合にもストールを監視できるという効果があ
る。
(Effects of the Invention) As explained above, the present invention enables the central processing unit to issue an instruction to start/stop stall monitoring, and also provides the stall monitoring device with a power supply device different from the central processing unit. , receives a monitoring start instruction and notification of monitoring time from the central processing unit, holds the monitoring time and updates the held value at regular intervals, and when it detects the end of the update, notifies the service processor of the end of the update. and K, there is an effect that a stall can be monitored even in the case of a failure of the power supply of the central processing unit or a failure of the clock.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるストール監視方式を実現する一
実施例を示すブロック図である。 第2図は、第1図のストール監視装置の一実施例を示す
ブロック図である。 11.12・・・中央処理装置 21.22・・のストール監視装置 31.32・・・入出力制御装置 4・・・・・・・システム制御装置 5・・・・・主記憶装置 6・・Φ・・サービスプロセサ 10・・鰺・クロック発振器 11・・・・電源装置 12・・・・ORゲート 13−・・・クリップフロンプ 14・−・拳ANDゲート 15・・會・カウンタ
FIG. 1 is a block diagram showing an embodiment of the stall monitoring method according to the present invention. FIG. 2 is a block diagram showing an embodiment of the stall monitoring device shown in FIG. 1. 11.12... Stall monitoring device 31.32 of central processing unit 21.22... Input/output control device 4... System control device 5... Main storage device 6.・Φ・・Service processor 10・・・Clock oscillator 11・・・・Power supply device 12・・・OR gate 13・・・Clip flop 14・・・Fist AND gate 15・・・Meet・Counter

Claims (1)

【特許請求の範囲】[Claims] 一つ以上の中央処理装置と、サービスプロセサと、前記
中央処理装置ごとに置かれた一つ以上のストール監視装
置とから成るストール監視方式であつて、前記中央処理
装置は前記ストール監視装置に監視の開始/停止を指示
することができるものであり、且つ、前記ストール監視
装置は独立した電源装置と、監視時間を直接保持すると
ともに前記中央処理装置からの前記監視の開始指示によ
り前記保持値から一定間隔で値を更新し、前記更新の終
了を検出してサービスプロセサに前記更新の終了を通知
するためのカウンタ手段とを具備して構成したことを特
徴とするストール監視方式。
A stall monitoring method comprising one or more central processing units, a service processor, and one or more stall monitoring devices placed in each of the central processing units, wherein the central processing unit causes the stall monitoring device to monitor the stalls. The stall monitoring device is connected to an independent power supply device and directly maintains the monitoring time, and can change the value from the held value by an instruction to start monitoring from the central processing unit. 1. A stall monitoring method comprising: counter means for updating a value at regular intervals, detecting the end of the update, and notifying a service processor of the end of the update.
JP61218923A 1986-09-17 1986-09-17 Stall monitoring system Pending JPS6373440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61218923A JPS6373440A (en) 1986-09-17 1986-09-17 Stall monitoring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61218923A JPS6373440A (en) 1986-09-17 1986-09-17 Stall monitoring system

Publications (1)

Publication Number Publication Date
JPS6373440A true JPS6373440A (en) 1988-04-04

Family

ID=16727437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61218923A Pending JPS6373440A (en) 1986-09-17 1986-09-17 Stall monitoring system

Country Status (1)

Country Link
JP (1) JPS6373440A (en)

Similar Documents

Publication Publication Date Title
US4458307A (en) Data processor system including data-save controller for protection against loss of volatile memory information during power failure
JPH0458047B2 (en)
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
PT84986B (en) SYSTEMS MANAGEMENT APPARATUS FOR A MULTI-PROCESSING SYSTEM
JPS58197553A (en) Program monitor
JPS6373440A (en) Stall monitoring system
JPS6373443A (en) Stall monitoring system
JPS6373442A (en) Stall monitoring system
JPS6373441A (en) Stall monitoring system
JPS6115239A (en) Processor diagnosis system
US7475237B2 (en) Timer with periodic channel service
JPH01245322A (en) Power failure control circuit for microprocessor
JP2000347758A (en) Information processor
JP3977694B2 (en) Reset device
JPS6116340A (en) Emergency operation device of processor system
JPS6072040A (en) Monitoring system for executing time of program
JP2749994B2 (en) Numerical control unit
JPH02165367A (en) Microprogram control type data processor
JPS62119663A (en) Information processing unit
JPH01231128A (en) Fault processing system
JP2546154B2 (en) Information processing device
JPS61151494A (en) Timer circuit with password
JPS5835289B2 (en) Data processing device with control program processing monitoring function
JPS61285034A (en) Power source controller
JPS61123943A (en) Microprocessor device