JPS6373406A - Ripple filter - Google Patents

Ripple filter

Info

Publication number
JPS6373406A
JPS6373406A JP22000386A JP22000386A JPS6373406A JP S6373406 A JPS6373406 A JP S6373406A JP 22000386 A JP22000386 A JP 22000386A JP 22000386 A JP22000386 A JP 22000386A JP S6373406 A JPS6373406 A JP S6373406A
Authority
JP
Japan
Prior art keywords
transistor
base
collector
area
ripple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22000386A
Other languages
Japanese (ja)
Other versions
JPH083763B2 (en
Inventor
Toshiyuki Okoda
敏幸 大古田
Masami Kato
政美 加藤
Hiroyuki Oike
大池 博幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61220003A priority Critical patent/JPH083763B2/en
Publication of JPS6373406A publication Critical patent/JPS6373406A/en
Publication of JPH083763B2 publication Critical patent/JPH083763B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a ripple filter with which the output voltage can be set at a high level by using a lateral PNP transistor TR having the same length between a base-emitter junction and a base-collector junction. CONSTITUTION:A lateral PNP TR contains an N-type epitaxial layer 32 laminated on a P-type semiconductor substrate 31, an N<+> type buried layer 33 which is buried into the surface of the substrate 31, a P<+> separated area 34 which pierces through the layer 32 as if it enclosed the layer 33, an island-shaped area 35 isolated by the area 34, an emitter area 36 formed on the surface of the area 35, a P-type collector area 37 which is formed opposite to and with a distance from the area 36, and a guard ring area 38 which is formed as it is enclosed both areas 36 and 37. Then, an approximately equal length is secured between a base-emitted junction and a base-collector junction. Such lateral PNP TR is used as a current driving TR of a ripple filter of a low saturation type and a differential amplifying type. Thus, it is possible to obtain a ripple filter that can work at a low power supply voltage and can secure a high output voltage level.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、を源に含まれるリップルを除去する為のリッ
プルフィルタに関するもので、特にIC(集積回路)化
に適し、低電源電圧で動作きせることの出来るリップル
フィルタに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a ripple filter for removing ripples contained in a power source, and is particularly suitable for IC (integrated circuit), and has a low power supply voltage. This article relates to a ripple filter that can be operated effectively.

(ロ)従来の技術 電源ラインに重畳される電源リップルやモータの回転に
起因する電源ノイズを除去する為に、通常の音響機器に
おいてはリップルフィルタが用いられている。リップル
フィルタとしては、コンデンサと抵抗とから成るものが
多用されているが、例えば1.5vや3vの電池で動作
するノ」\型ポータプル°機器においては大きな値のコ
ンデンサと抵抗を用いることができない為、特性的に使
用に耐えないという問題があった。
(B) Conventional Technology Ripple filters are used in normal audio equipment to remove power ripples superimposed on power lines and power noise caused by motor rotation. Ripple filters that consist of capacitors and resistors are often used, but for example, large-value capacitors and resistors cannot be used in portable devices that operate on 1.5V or 3V batteries. Therefore, there was a problem that it could not withstand use due to its characteristics.

低電源電圧で動作し得るリップルフィルタとしては、第
6図に示す如く、トランジスタを用いた低飽和型のもの
が例えば特願昭61−115098に記載されている。
As a ripple filter that can operate with a low power supply voltage, a low saturation type ripple filter using a transistor as shown in FIG. 6 is described in, for example, Japanese Patent Application No. 115098/1983.

第6図において、第1及び第2トランジスタ(1)及び
(2)は差動増幅回路(冬)を構成しており、前記第1
トランジスタ(1)のベースには第1及び第2分圧抵抗
(4〉及び(5)の接続中点に得られる基準電圧が印加
され、前記差動増幅回路(りの出力信号は第3乃至第5
トランジスタ(6)乃至(8)で電流増幅されて出力端
子(9)に導出きれる。その場合、出力端子(9)に得
られる出力信号は、第2トランジスタ(2)のベースに
帰還きれるので、前記出力端子(9)の電圧は前記基準
電圧と等しくなる。第6図のリップルフィルタのフィル
タ効果は、抵抗(10)とコンデンサ(11)とによっ
て得られ、前記抵抗(10)に流れる電流は第1トラン
ジスタ(1)のベース電流のみで小である為、前記抵抗
(10)の値を大にすることが出来る。
In FIG. 6, the first and second transistors (1) and (2) constitute a differential amplifier circuit (winter), and the first and second transistors (1) and (2) constitute a differential amplifier circuit (winter).
A reference voltage obtained at the midpoint between the first and second voltage dividing resistors (4> and (5)) is applied to the base of the transistor (1), and the output signal of the differential amplifier circuit (3) is Fifth
The current is amplified by the transistors (6) to (8) and can be led out to the output terminal (9). In that case, the output signal obtained at the output terminal (9) can be fed back to the base of the second transistor (2), so that the voltage at the output terminal (9) becomes equal to the reference voltage. The filter effect of the ripple filter shown in FIG. 6 is obtained by the resistor (10) and the capacitor (11), and since the current flowing through the resistor (10) is only the base current of the first transistor (1) and is small, The value of the resistor (10) can be increased.

その為、コンデンサ(11)の値を小にしても、十分な
フィルタ効果を上げることが出来る。また、第1トラン
ジスタ(1)のベースに印加される基準電圧を■。とす
れば、電源損失はVcc−Vo (ただし、Vecは電
源電圧)となるが、第2分圧抵抗(5)の値を第1分圧
抵抗(4)の値よりも十分大にすれば、前記電源損失を
少くすることができる。但しその場合、出力端子(9)
の出力電圧が基準電圧と等しくなるので、前記基準電圧
の値は、第5トランジスタ(8)が電源リップルにより
飽和しない範囲で設定しなければならない。
Therefore, even if the value of the capacitor (11) is made small, a sufficient filter effect can be achieved. Also, the reference voltage applied to the base of the first transistor (1) is . Then, the power loss is Vcc-Vo (Vec is the power supply voltage), but if the value of the second voltage dividing resistor (5) is made sufficiently larger than the value of the first voltage dividing resistor (4), , the power loss can be reduced. However, in that case, the output terminal (9)
Since the output voltage of the fifth transistor (8) is equal to the reference voltage, the value of the reference voltage must be set within a range in which the fifth transistor (8) is not saturated due to power supply ripple.

そして上述の如きリップルフィルタをIC化する場合、
第5トランジスタ(8)には以下の構造のラテラルPN
P トランジスタを用いることが考えられる。
When converting the ripple filter as described above into an IC,
The fifth transistor (8) is a lateral PN with the following structure.
It is conceivable to use a P transistor.

第7図A及び第7図Bは一般的なラテラルPNPトラン
ジスタを示し、P型半導体基板(21)上に積層して形
成したN型エピタキシャル層(22)と、基板(21)
表面に埋込んで形成したN+型の埋込層(23)と、と
の埋込層(23)を取囲むようにエピタキシャル!(2
2)を貫通したP“型の分離領域(24)と、分離領域
(24)によって島状に形成した島領域(25〉と、島
領域(25)表面に形成したP型のエミッタ領域(26
)と、このエミッタ領域(26)を囲むように離間して
形成したP型のコレクタ領域(27)と、N3型のベー
スコンタクト領域(28)とで構成されている。
FIGS. 7A and 7B show a general lateral PNP transistor, which includes an N-type epitaxial layer (22) stacked on a P-type semiconductor substrate (21), and a substrate (21).
An N+ type buried layer (23) formed by being buried in the surface, and an epitaxial layer surrounding the buried layer (23)! (2
2), an island region (25) formed in an island shape by the isolation region (24), and a P-type emitter region (26) formed on the surface of the island region (25).
), a P-type collector region (27) formed apart from each other so as to surround this emitter region (26), and an N3-type base contact region (28).

(ハ)発明が解決しようとする問題点 しかしながら、従来のラテラルPNPトランジスタは1
cの立上り特性が悪く、飽和電圧が大きいので、リップ
ル除去率を考慮すると出力電圧を十分に高く設定できな
い欠点があった。第5トランジスタ(8)が飽和せずに
正常動作している場合、第8図Aに示す如く出力電圧を
比較的高く設定しても良好なリップル除去率を得ること
が出来る。
(c) Problems to be solved by the invention However, the conventional lateral PNP transistor has only one
Since the rise characteristic of c is poor and the saturation voltage is large, there is a drawback that the output voltage cannot be set high enough in consideration of the ripple removal rate. When the fifth transistor (8) is operating normally without being saturated, a good ripple removal rate can be obtained even if the output voltage is set relatively high as shown in FIG. 8A.

ところが、電源リップルが大となり、下側波形のピーク
で第5トランジスタ(8)が飽和すると、第8図Bに示
す如くリップル除去率が急激に悪化する。また、負荷抵
抗が小となり出力電流が増大した場合には、第5トラン
ジスタ(8)の飽和電圧が大になり、第8図Cに示す如
くリップル除去率が悪化する。
However, when the power supply ripple becomes large and the fifth transistor (8) becomes saturated at the peak of the lower waveform, the ripple removal rate deteriorates rapidly as shown in FIG. 8B. Further, when the load resistance becomes small and the output current increases, the saturation voltage of the fifth transistor (8) becomes large, and the ripple removal rate deteriorates as shown in FIG. 8C.

このリップル除去率の悪化を防ぐ為には、基準電圧を低
くし、出力電圧を低く押さえればよいが、低電源電圧を
使用する機器においては、出力端子に接読される回路の
減電圧特性の悪化を招くので好ましくない。
In order to prevent this deterioration of the ripple rejection rate, it is possible to lower the reference voltage and keep the output voltage low, but in equipment that uses a low power supply voltage, it is necessary to This is not desirable as it will cause deterioration.

(ニ)問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第5トランジス
タ(8)に、1つの島領域(35)をベースとしてこの
表面に形成したP型エミッタ領域(36)と、このエミ
ッタ領域(36)と相対向するように離間して形成した
P型のコレクタ領域(37)とを備え、トランジスタと
して活性なベース・エミッタ接合とベース・コレクタ接
合とを略等しい長さとしたラテラルPNPトランジスタ
を用いることにより出力電圧を十分高く設定でき、低電
源電圧を使用する機器に用いて好適なリップルフィルタ
を提供するものである。
(d) Means for Solving the Problems The present invention has been made in view of the above-mentioned drawbacks, and includes a P-type emitter region formed on the surface of one island region (35) as a base in the fifth transistor (8). (36) and a P-type collector region (37) formed in a spaced apart manner so as to face this emitter region (36). By using lateral PNP transistors of equal length, the output voltage can be set sufficiently high, providing a ripple filter suitable for use in equipment that uses a low power supply voltage.

(ホ)作用 PNP トランジスタが動作するに際し、トランジスタ
内ではエミッタからベースへのホールの注入及びコレク
タからベースへのホールの逆注入が同時に行なわれてお
り、双方のホールの注入量の差がコレクタ電流になる。
(e) Effect When a PNP transistor operates, holes are injected from the emitter to the base and holes are injected back from the collector to the base at the same time, and the difference in the amount of holes injected between the two is the collector current. become.

ここでコレクタ・エミッタ間に十分な電位差が与えられ
てベース・コレクタ接合が逆バイアスノ状態では、エミ
ッタからベースへのホールの注入量に対してコレクタか
らベースへのホールの逆注入量が極く僅かであるため、
大きなフレフ電流法工。f!:流すことができる。また
、この状態ではベースからコレクタへの電子の逆注入量
も極く僅かでアリ、従ってベース電流も少く、トランジ
スタは高h□の状態で動作できる。
When a sufficient potential difference is applied between the collector and emitter and the base-collector junction is in a reverse bias state, the amount of holes reversely injected from the collector to the base is extremely small compared to the amount of holes injected from the emitter to the base. Therefore,
A large flef electric current method. f! : Can flow. Furthermore, in this state, the amount of electrons back-injected from the base to the collector is extremely small, so the base current is also small, and the transistor can operate in a high h□ state.

ところが、コレクタ・エミッタ間の電位差が十分でなく
、相対的にコレクタの電位が上ってベース・コレクタ接
合が順バイアスになると、エミッタからベースへのホー
ルの注入量に対してコレクタからベースへのホールの逆
注入量が急増するため、フレフ電流法工。が激減してし
まう。
However, if the potential difference between the collector and emitter is not sufficient and the potential of the collector rises relatively, causing the base-collector junction to become forward biased, the amount of holes injected from the collector to the base will be smaller than the amount of holes injected from the emitter to the base. Because the amount of holes reversely injected increases rapidly, the Fref current method is used. is drastically reduced.

第7図の従来のラテラルPNP トランジスタでは、エ
ミッタ領域(26)の周囲をコレクタ領域(27)で囲
んでいるので、エミッタ領域(26)から注入された少
数キャリア(ホール)の捕獲効率に優れ、ベース・コレ
クタ接合が十分に逆バイアスであれば高h□を示すが、
上述したようにベース・コレクタ接合が順バイアスにな
るような状況ではエミッタからベースへのホールの注入
効率よりコレクタからベースへのホールの逆注入効率の
方が勝ってしまうので、ICの立上り特性が悪く、その
時のVC,(sat)が大になってしまうのである。
In the conventional lateral PNP transistor shown in FIG. 7, since the emitter region (26) is surrounded by the collector region (27), the efficiency of capturing minority carriers (holes) injected from the emitter region (26) is excellent. If the base-collector junction is sufficiently reverse biased, it will exhibit a high h□.
As mentioned above, in a situation where the base-collector junction is forward biased, the reverse injection efficiency of holes from the collector to the base is superior to the efficiency of hole injection from the emitter to the base, so the IC's rise characteristics are Unfortunately, the VC,(sat) at that time becomes large.

これに対して第1vgJの本発明に用いたラテラルPN
P トランジスタでは、ベース・エミック接合とベース
・コレクタ接合の接合長を略等しい長さとしたので、活
性領域においてはある程度の高り、□を保ちつつ、ベー
ス・コレクタ接合が順バイアスになるような領域ではエ
ミッタからベースへのホールの注入効率とコレクタから
ベースへのホールの注入効率が略等しく、そのために従
来よりV。tがかなり低下した領域においてもエミッタ
からコレクタへとコレクタ電流I。を流すことができる
ので、飽和電圧VC,(sat)をかなり小さくできる
のである。
On the other hand, the lateral PN used in the present invention of the first vgJ
In the P transistor, the junction lengths of the base-emick junction and the base-collector junction are made to be approximately the same length, so while maintaining a certain level of height and □ in the active region, there is a region where the base-collector junction becomes forward biased. In this case, the efficiency of hole injection from the emitter to the base and the efficiency of hole injection from the collector to the base are approximately equal, so that V is lower than that of the conventional method. Collector current I from emitter to collector even in the region where t is significantly reduced. Therefore, the saturation voltage VC,(sat) can be made considerably smaller.

従って本発明によれば、上述したようなラテラルPNP
トランジスタを出力トランジスタに用いたのでリップル
除去率を改善でき出力電圧を十分に高く設定できる。
Therefore, according to the present invention, a lateral PNP as described above
Since a transistor is used as the output transistor, the ripple rejection rate can be improved and the output voltage can be set sufficiently high.

(へ)実施例 以下、本発明のリップルフィルタを図面を参照しながら
詳細に説明する。第2図において、第1及び第2トラン
ジスタ(1)及び(2)は差動増幅回路(塁)を構成し
ており、前記第1トランジスタ(1)のベースには第1
及び第2分圧抵抗(4)及び(5)の接続中点に得られ
る基準電圧が印加され、前記差動増幅回路(旦)の出力
信号は第3乃至第5トランジスタ(6)乃至(8)で電
流増幅されて出力端子(9)に導出される。その場合、
出力端子(9)に得られる出力信号は、第2トランジス
タ(2)のベースに、帰還きれるので、前記出力端子(
9)の電圧は前記基準電圧と等しくなる。第2図のリッ
プルフィルタのフィルタ効果は、抵抗(10)とコンデ
ンサ(11)とによって得られ、前記抵抗(10)に流
れる電流は第1トランジスタ(1)のベース電流のみで
小である為、前記抵抗け0)の値を大にすることが出来
る。
(f) Example Hereinafter, the ripple filter of the present invention will be explained in detail with reference to the drawings. In FIG. 2, the first and second transistors (1) and (2) constitute a differential amplifier circuit (base), and the base of the first transistor (1) has a first
The obtained reference voltage is applied to the connection midpoint of the second voltage dividing resistors (4) and (5), and the output signal of the differential amplifier circuit (Dan) is applied to the third to fifth transistors (6) to (8). ), the current is amplified and output to the output terminal (9). In that case,
The output signal obtained at the output terminal (9) can be fed back to the base of the second transistor (2).
The voltage 9) becomes equal to the reference voltage. The filter effect of the ripple filter shown in FIG. 2 is obtained by the resistor (10) and the capacitor (11), and since the current flowing through the resistor (10) is only the base current of the first transistor (1) and is small, The value of the resistance (0) can be increased.

その為、コンデンサ(11)の値を小にしても、十分な
フィルタ効果を上げることが出来る。
Therefore, even if the value of the capacitor (11) is made small, a sufficient filter effect can be achieved.

今、を源軍圧VCCが十分高く第5トランジスタ(8)
が飽和しない通常状態においては、出力端子(9)に得
られる出力電圧が負帰還により、第1及び第2分圧抵抗
(4)及び(5)の接続中点に得られる基準電圧に等し
くなり、且つ前記基準電圧はコンデンサ(11)によっ
て電源リップルが除去詐れた後の電圧であるため、出力
電圧を一定に保つことができる。この時、第5トランジ
スタ(8〉のエミッタに印加詐れる電源リップルは、第
5トランジスタ(8)のコレクタ・エミッタ間電圧が変
化して吸収することになる。
Now, the source voltage VCC is high enough for the fifth transistor (8)
In a normal state where the voltage is not saturated, the output voltage obtained at the output terminal (9) becomes equal to the reference voltage obtained at the connection midpoint of the first and second voltage dividing resistors (4) and (5) due to negative feedback. In addition, since the reference voltage is the voltage after the power supply ripple has been removed by the capacitor (11), the output voltage can be kept constant. At this time, the power supply ripple applied to the emitter of the fifth transistor (8) is absorbed by changing the collector-emitter voltage of the fifth transistor (8).

ところが、電源リップルが大になって電源電圧VCCが
瞬間的に低下すると、第5トランジスタ(8)のvc!
が極度に低下してり。が激減し、差動増幅回路(多)の
出力信号であるベース電流に対応したコレクタ電流を引
込むことができなくなる。すると電源リップルの変化分
を第5トランジスタ(8)の■。4の変化によって吸収
しきれなくなり、出力電圧が電源リップルの分とその時
の飽和電圧の分だけ低下してしまうので、リップル除去
率が悪化してしまうのである。また、負荷の変動によっ
て出力電流が増すと第5トランジスタ(8)の飽和電圧
が大きくなるので、同様の結果を招き易くなる。
However, when the power supply ripple becomes large and the power supply voltage VCC momentarily drops, the vc! of the fifth transistor (8)!
is extremely low. is drastically reduced, and it becomes impossible to draw in the collector current corresponding to the base current, which is the output signal of the differential amplifier circuit (multiple). Then, the change in power supply ripple is expressed as ■ of the fifth transistor (8). 4, the output voltage is reduced by the amount of the power supply ripple and the saturation voltage at that time, resulting in a worsening of the ripple removal rate. Furthermore, when the output current increases due to load fluctuations, the saturation voltage of the fifth transistor (8) increases, which tends to cause similar results.

従って、第5トランジスタ(8)としては少しでも飽和
電圧の小さな、vo東が極く低下した領域でも十分なh
F!を保つトランジスタが望まれる。
Therefore, as the fifth transistor (8), even if the saturation voltage is as small as possible, even in a region where vo east is extremely low, sufficient h
F! A transistor that maintains this is desired.

本発明の特徴とする点は、上述の如き第5トランジスタ
(8〉に以下のラテラルPNP)ランジスタを用いた点
にある。
A feature of the present invention is that a lateral PNP transistor as described below is used for the fifth transistor (8>) as described above.

第1図A及び第1図Bは斯るラテラルPNP)ランジス
タを示す断面図であり、P型半導体基板(31)上に積
層して形成したN型エピタキシャル層(32)と、基板
(31)表面に埋込んだN+型埋込層(33)と、との
埋込層(33)を取囲むようにエピタキシャル層(32
)を貫通したP1型の分離領域(34)と、分離領域(
34)によって島状に分離された島領域(35)と、島
領域(35)の表面に形成したP型のエミッタ領域(3
6)と、エミッタ領域(36)に相対向して離間して形
成したP型のコレクタ領域(37)と、エミッタ領域(
36)及びコレクタ領域(37)を囲むようにして形成
したN“型のガードリング領域(38)とで構成され、
トランジスタとして活性なベース・エミッタ接合とベー
ス・コレクタ接合の接合長を略等しい長許にしである。
FIG. 1A and FIG. 1B are cross-sectional views showing such a lateral PNP transistor. An N+ type buried layer (33) buried in the surface and an epitaxial layer (32) surrounding the buried layer (33).
) and a P1-type separation region (34) penetrating through the separation region (
34), and a P-type emitter region (35) formed on the surface of the island region (35).
6), a P-type collector region (37) formed opposite to and spaced apart from the emitter region (36), and an emitter region (36).
36) and an N" type guard ring region (38) formed so as to surround the collector region (37),
The junction lengths of the base-emitter junction and the base-collector junction, which are active as a transistor, are made approximately equal.

ガードリング領域(38)はベースとなる島領域(35
〉のコンタクトとして共用され、エミッタ領域(36)
及びコレクタ領域(37)からの分離領域(34)への
もれ電流を防ぐためにリング状に形成されている。この
時高濃度のガードリング領域(38)が各領域と接触す
ることにより耐圧が劣化するものの、本発明の如く低電
源電圧で用いるならば問題ない。また、本実施例では分
離領域(34)へのもれ電流を略完全に防止する為にガ
ードリング領域(38)として島領域(35)表面から
埋込層(33)まで達する拡散領域で形成しているが、
これより浅く例えば第7図のコレクタコンタクト領域(
28)と同様の拡散領域で形成してもかまわない。
The guard ring area (38) is the base island area (35).
> is shared as a contact for the emitter region (36)
It is also formed into a ring shape to prevent leakage current from the collector region (37) to the isolation region (34). At this time, the high concentration guard ring region (38) comes into contact with each region, which deteriorates the withstand voltage, but there is no problem if it is used at a low power supply voltage as in the present invention. In addition, in this embodiment, in order to almost completely prevent leakage current to the isolation region (34), a guard ring region (38) is formed with a diffusion region reaching from the surface of the island region (35) to the buried layer (33). However,
Shallower than this, for example, the collector contact region in Figure 7 (
It is also possible to form a diffusion region similar to 28).

このようにして形成したラテラルPNP トランジスタ
は、ベース・エミッタ接合に対するベース・コレクタ接
合の接合長が従来のものより短く、そのためにベース・
コレクタ接合が順バイアスになった時のコレクタからベ
ースへのホールの逆注入効率が小きい。従って同じ順バ
イアスが印加されたとしても、本発明のものの方がエミ
ッタからベースへのホールの注入量に対するコレクタか
らベースへのホールの逆注入量が少い為、それらの差に
よって生ずるコレクタ電流I。をより多く流すことがで
き、相対的に飽和電圧Vat(Sat)を下げることが
できる。これを−歩進めてエミッタ・ベース接合に対し
てコレクタ・ベース接合の接合長を短くする手法も考え
られるが、活性領域でのり、。
The lateral PNP transistor formed in this way has a shorter junction length of the base-collector junction with respect to the base-emitter junction than the conventional one, and therefore
When the collector junction becomes forward biased, the efficiency of reverse injection of holes from the collector to the base is low. Therefore, even if the same forward bias is applied, the amount of reverse injection of holes from the collector to the base is smaller than the amount of holes injected from the emitter to the base in the case of the present invention, so the collector current I caused by the difference between them is smaller. . It is possible to allow a larger amount of to flow, and the saturation voltage Vat (Sat) can be relatively lowered. It is conceivable to take this one step further and shorten the collector-base junction length with respect to the emitter-base junction, but this would be difficult to achieve in the active region.

がとれなくなってしまうので好ましくない。This is not preferable because it will not be possible to remove it.

第3図A及び第3図Bは夫々第1図の本発明のものと第
7図の従来のものとのトランジスタ特性を示す。同図か
ら明らかな如く、本発明のものでは工。の立上り特性に
優れるため、従来のものが1b=1〔μA〕の時にVc
e=50 (mV 〕でようや<hFI!=10程度に
なるのに対し、本発明のものではIb=1 [μA〕の
時にVct=35 CmV )ですでにbvw=10を
超える。モしてvc!が極端に低下した飽和領域におい
ては、コレクタからベースへのホールの逆注入が勝り、
且つ基板(31)との寄生PNP トランジスタによる
もれt流が無視できなくなるため、見かけ上エミッタか
らコレクタへと逆方向へ電流が流れてしまう。
3A and 3B show the transistor characteristics of the inventive transistor shown in FIG. 1 and the conventional transistor shown in FIG. 7, respectively. As is clear from the figure, the present invention does not require much effort. Because of its excellent rise characteristics, when 1b = 1 [μA], the conventional type
When e=50 (mV), hFI!=10, whereas in the case of the present invention, when Ib=1 [μA], Vct=35 CmV) already exceeds bvw=10. Mote vc! In the saturated region where the
In addition, since the leakage current due to the parasitic PNP transistor with the substrate (31) cannot be ignored, current apparently flows in the opposite direction from the emitter to the collector.

今、第2図の回路図において、vcc=1.5Vで基準
電圧を十分に高< 0.90Vに設定し、且つVCCが
1.0■まで低下した時に最大振幅−0,04Vの電源
リップルが重畳されたと仮定すると、第5トランジスタ
(8)のv4にはこれらの残り電圧0.06V L、か
印加されないことになる。VC!=0.06Vで第3図
Aと第3図Bを比較してみると、従来のものが完全に飽
和領域に入っているのに対して本発明のものでは今だあ
る程度のh□を保っているのが判る。第5トランジスタ
(8)がある程度のhtを保っているならば、このリッ
プルフィルタは電源リップルを除去する働きを保てる。
Now, in the circuit diagram shown in Figure 2, when the reference voltage is set to a sufficiently high value < 0.90V at vcc = 1.5V, and when VCC drops to 1.0■, a power supply ripple with a maximum amplitude of -0.04V will occur. Assuming that these are superimposed, the remaining voltage of 0.06V L will not be applied to v4 of the fifth transistor (8). VC! Comparing Figures 3A and 3B at = 0.06V, the conventional one is completely in the saturation region, while the one of the present invention still maintains a certain degree of h□. I can see that it is. If the fifth transistor (8) maintains a certain level of ht, this ripple filter can maintain its function of removing power supply ripple.

従って本発明によれば、飽和電圧が小さくなった分、リ
ップル除去率が優れ、それによって出力電圧を十分高く
設定できるリップルフィルタを提供できる。
Therefore, according to the present invention, it is possible to provide a ripple filter that has an excellent ripple removal rate due to the reduced saturation voltage and can thereby set the output voltage sufficiently high.

第4図は、本発明の第2の実施例を示す回路図で、(4
1)はエミッタが共通接続された第1及び第2トランジ
スタ(42)及び(43)を有する差動増幅回路、(4
4)は第1及び第2分圧抵抗(45)及び(46)の接
続中点に得られる基準電圧を前記第1トランジスタ(4
2)のベースに印加するバイアス回路、(47)は前記
第1トランジスタ(42)のコレクタ電流を反転する第
1電流反転回路、(48)は前記第2トランジスタ(4
3)のコレクタ電流を反転する第2電流反転回路、(4
9)は前記第1電流反転回路(灯)の出力電流を更に反
転する第3電流反転回路、(50)乃至(52)は前記
第2及び第3電流反転回路(並)及び(4勲の差電流を
増幅する第3乃至第5トランジスタ、(53)はエミッ
タが前記第3トランジスタ(50)のコレクタに、ベー
スが前記第4トランジスタ(51)のコレクタに接続さ
れた飽和検出用の検出トランジスタ、及び(54)は該
検出トランジスタ(53)の出力信号により制御きれる
制御トランジスタである。尚、(55)は出力端子、(
56)はリップル除去用のコンデンサである。
FIG. 4 is a circuit diagram showing a second embodiment of the present invention.
1) is a differential amplifier circuit having first and second transistors (42) and (43) whose emitters are commonly connected;
4) connects the reference voltage obtained at the midpoint between the first and second voltage dividing resistors (45) and (46) to the first transistor (4).
(47) is a first current inversion circuit that inverts the collector current of the first transistor (42); (48) is a bias circuit that applies the voltage to the base of the second transistor (42);
a second current inversion circuit for inverting the collector current of (3);
9) is a third current inverting circuit that further inverts the output current of the first current inverting circuit (lamp), (50) to (52) are the second and third current inverting circuits (average) and (4th grade). Third to fifth transistors for amplifying the difference current; (53) is a detection transistor for saturation detection whose emitter is connected to the collector of the third transistor (50) and whose base is connected to the collector of the fourth transistor (51); , and (54) are control transistors that can be controlled by the output signal of the detection transistor (53). Note that (55) is an output terminal, (
56) is a capacitor for ripple removal.

本発明の第2の実施例は、出力トランジスタが飽和した
ことを検出する検出回路と、該検出回路の出力信号に応
じて基準WEEを低下させる手段とを設けた点を特徴と
する。
The second embodiment of the present invention is characterized by providing a detection circuit for detecting that the output transistor is saturated, and means for lowering the reference WEE in accordance with the output signal of the detection circuit.

第5トランジスタ(52)が飽和しない通常動作状態に
おいては、第5トランジスタ(52)のhyt(電流増
幅率)が高い為、そのベース電流が小となり、検出トラ
ンジスタ(53)のベース電圧が高く保たれる。また、
第3トランジスタ(50)のコレクタ電圧が低い為、前
記検出トランジスタ(51)のエミッタ電圧も低く保た
れる。従って、前記検出トランジスタ(53)がオンす
ることは無く、制御トランジスタ(54)もオンするこ
とは無い。
In the normal operating state where the fifth transistor (52) is not saturated, the hyt (current amplification factor) of the fifth transistor (52) is high, so its base current is small and the base voltage of the detection transistor (53) is kept high. dripping Also,
Since the collector voltage of the third transistor (50) is low, the emitter voltage of the detection transistor (51) is also kept low. Therefore, the detection transistor (53) is never turned on, and the control transistor (54) is also never turned on.

電源リップルが大となったり、出力電流が大となって第
5トランジスタ(52)が飽和しh□が低下すると、前
記第5トランジスタ(52)のベース電流が過大となり
、第3及び第4トランジスタ(50)及び〈51)も飽
和する。その為、検出トランジスタ(53)ノベース電
圧がアース近くに低下し、前記検出トランジスタ(53
)のエミッタ電圧が電源電圧近くまで上昇する。その結
果、前記検出トランジスタ(53)がオンし、制御トラ
ンジスタ(54)がオンして第1トランジスタ(52)
のベース電圧、すなわち基準電圧を低下させる。前記基
準電圧が低下すると、出力端子(55)に得られる出力
電圧も低下し、それによって第5トランジスタ(52)
が飽和から解除されるので、リップル除去率の悪化を防
止出来る。
When the power supply ripple becomes large or the output current becomes large, the fifth transistor (52) becomes saturated and h□ decreases, the base current of the fifth transistor (52) becomes excessive, and the third and fourth transistors (50) and <51) are also saturated. Therefore, the base voltage of the detection transistor (53) drops to near ground, and the detection transistor (53)
) rises to near the power supply voltage. As a result, the detection transistor (53) is turned on, the control transistor (54) is turned on, and the first transistor (52) is turned on.
lowers the base voltage, i.e., the reference voltage. When the reference voltage decreases, the output voltage available at the output terminal (55) also decreases, thereby causing the fifth transistor (52) to
is released from saturation, so deterioration of the ripple removal rate can be prevented.

そして第5トランジスタ(52)として、本発明の特徴
とする如く第1図A及び第1図Bに示したラテラルPN
Pトランジスタを用いである。本実施例によれば、第5
トランジスタ(52)が飽和しても回路的にそれを解除
する如く構成しているので、通常時のリップル除去率が
優れ、過大リップル時や負荷電流の増大時にもリップル
除去率の悪化を防止できる為、通常動作時の出力電圧を
最大に設定でき、且つ第5トランジスタ(52)の飽和
電圧が小さいので更に出力電圧を高く設定できる。しか
も本実施例によれば、リップル除去率が優れているので
、例えばV。c=t、5Vで減電圧特性を1.0■まで
補償するようなICにも非常に容易に組み込むことがで
きる。
As the fifth transistor (52), the lateral PN shown in FIGS. 1A and 1B is used as a feature of the present invention.
A P transistor is used. According to this embodiment, the fifth
Even if the transistor (52) is saturated, the circuit is configured to release it, so the ripple rejection rate is excellent under normal conditions, and it is possible to prevent deterioration of the ripple rejection rate even when there is excessive ripple or when the load current increases. Therefore, the output voltage during normal operation can be set to the maximum, and since the saturation voltage of the fifth transistor (52) is small, the output voltage can be set even higher. Moreover, according to this embodiment, since the ripple removal rate is excellent, for example, V. It can also be very easily incorporated into an IC that compensates for voltage reduction characteristics up to 1.0■ at c=t and 5V.

第5図A及び第5図Bは夫々本発明の第3の実施例を説
明するための断面図及び平面図で、−導電型半導体基板
(31)表面に積層して形成した逆導電型のエピタキシ
ャル層(32)と、基板(31)表面に埋込んで形成し
たN′″型の埋込M<33>と、この埋込層(33)を
取囲むようにエピタキシャル層(32)を貫通したP1
型の分離領域(34〉と、分離領域(34)によって島
状に形成した島領域(35)と、島領域(35)表面に
離間して交互に配設したP型のエミッタ領域(36)及
びコレクタ領域(37)と、これらのエミッタ領域(3
6)とコレクタ領域(37)を一括して囲むように形成
したガードリング領域(38)とで構成きれ、両端にエ
ミッタ領域(36)を配設しである。エミッタ領域(3
6)とコレクタ領域(37)とは同形状、同サイズで形
成してあり、それらの離間距離(ベース幅)も全く同一
にしである。このようにして形成したラテラルPNP 
!−ランジスタは、トランジスタとして活性なベース・
エミッタ接合とベース・コレクタ接合の接合長は略等し
いものの、エミッタ領域(36)を両端に配置したため
、ガードリング領域(38)で防止しきれないエミッタ
からベースへのホールの注入が作用し、結果的にベース
・エミッタ接合長を増したことに等しくなる。そのため
、第1図のラテラルPNP トランジスタより更に低電
圧領域での飽和電圧が小さくなる。
FIG. 5A and FIG. 5B are a sectional view and a plan view, respectively, for explaining the third embodiment of the present invention. The epitaxial layer (32), the N''-type buried M<33> formed in the surface of the substrate (31), and the epitaxial layer (32) are penetrated so as to surround this buried layer (33). P1
A mold isolation region (34), an island region (35) formed into an island shape by the isolation region (34), and P-type emitter regions (36) arranged alternately at a distance on the surface of the island region (35). and collector regions (37), and these emitter regions (3
6) and a guard ring region (38) formed to collectively surround the collector region (37), and emitter regions (36) are provided at both ends. Emitter area (3
6) and the collector region (37) are formed to have the same shape and size, and the distance between them (base width) is also exactly the same. Lateral PNPs formed in this way
! -A transistor is a transistor with an active base.
Although the emitter junction and the base-collector junction have approximately the same junction length, since the emitter regions (36) are placed at both ends, holes are injected from the emitter to the base which cannot be prevented by the guard ring region (38). This is equivalent to increasing the base-emitter junction length. Therefore, the saturation voltage in the low voltage region is lower than that of the lateral PNP transistor shown in FIG.

そして出力トランジスタとして上述したトランジスタを
用いれば、前記第1、第2の実施例により更に特性改善
したリップルフィルタを構成できる。
If the above-mentioned transistor is used as the output transistor, it is possible to construct a ripple filter whose characteristics are further improved by the first and second embodiments.

(ト)発明の詳細 な説明した如く、本発明によれば、通常時のリップル除
去率に優れ、減電圧時においてもリップル除去率の悪化
が少く、且つ出力電圧を十分に高く設定できるリップル
フィルタを提供できる利点を有する。また、出力電圧を
十分高く設定できるので、減!圧特性に優れ、1.5■
や3.Ovの低電源電圧を用いる機器に利用して好適な
リップルフィルタを提供できる利点を有する。きらに本
発明の第2の実施例によれば、過大リップル時や負荷電
流の増大時にもリップル除去率が悪化せず、より−i出
力電圧を高く設定したリップルフィルタを提供できる利
点を有する。そして本発明によれば、第1図及び第5図
のラテラルPNPトランジスタを構成するのに何ら付加
的工程を必要としないので、リップル除去用のコンデン
サ(11)を除きIC化に即応したリップルフィルタを
構成でき、特にIc maxの点で外部のトランジスタ
を第5トランジスタ(8)に並列接続した場合において
も、特性良好なリップルフィルタを構成できる利点を有
する。
(G) As described in detail, the present invention provides a ripple filter that has an excellent ripple removal rate during normal operation, has little deterioration of the ripple removal rate even when the voltage is reduced, and can set the output voltage sufficiently high. It has the advantage of being able to provide In addition, since the output voltage can be set sufficiently high, the output voltage can be reduced. Excellent pressure characteristics, 1.5■
Ya 3. It has the advantage that it can be used in equipment that uses a low power supply voltage of Ov to provide a suitable ripple filter. According to the second embodiment of the present invention, there is an advantage that the ripple rejection rate does not deteriorate even when the ripple is excessive or when the load current increases, and a ripple filter can be provided in which the -i output voltage is set higher. According to the present invention, no additional steps are required to construct the lateral PNP transistors shown in FIGS. Especially in terms of Ic max, even when an external transistor is connected in parallel to the fifth transistor (8), there is an advantage that a ripple filter with good characteristics can be constructed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A及び第1図Bは夫々本発明に用いるラテラルP
NPトランジスタを示す平面図及び断面図、第2図は本
発明のリップルフィルタを示す回路図、第3図A及び第
3図Bは夫々本発明に用いるラテラルPNP)ランジス
タと従来のラテラルPNP トランジスタのトランジス
タ特性図、第4図は本発明の第2の実施例を示す回路図
、第5図A及び第5図Bは夫々本発明の第3の実施例を
説明するための平面図及び断面図、第6図は従来のリッ
プルフィルタを説明するための回路図、第7図A及び第
7図Bは従来のラテラルPNP トランジスタを示す平
面図及び断面図、第8図A乃至Cはリップル除去率を説
明するだめの特性図である。 (塁)は差動増幅回路、 (4)(5)は分圧抵抗、(
8)は第5(出力)トランジスタ、 (31)はP型半
導体基板、 (36)はエミッタ領域、 (37)はコ
レクタ領域、 (39)はガードリング領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図八 第2図 ”VCC 第3図△ 第3図 B 5     U) 第5図へ 第5図B 第6図 +Vcc 第7図△ 第7図B 第8図A 時刻(1)
FIG. 1A and FIG. 1B show the lateral P used in the present invention, respectively.
2 is a circuit diagram showing a ripple filter of the present invention, and FIGS. 3A and 3B are diagrams of a lateral PNP transistor used in the present invention and a conventional lateral PNP transistor, respectively. A transistor characteristic diagram, FIG. 4 is a circuit diagram showing a second embodiment of the present invention, and FIGS. 5A and 5B are a plan view and a sectional view, respectively, for explaining a third embodiment of the present invention. , FIG. 6 is a circuit diagram for explaining a conventional ripple filter, FIGS. 7A and 7B are a plan view and a cross-sectional view of a conventional lateral PNP transistor, and FIGS. 8A to C are ripple removal rates. FIG. (base) is a differential amplifier circuit, (4) and (5) are voltage dividing resistors, (
8) is a fifth (output) transistor, (31) is a P-type semiconductor substrate, (36) is an emitter region, (37) is a collector region, and (39) is a guard ring region. Applicant Sanyo Electric Co., Ltd. and one other agent Patent attorney Takuji Nishino and one other person Figure 1 8 Figure 2 VCC Figure 3 △ Figure 3 B 5 U) To Figure 5 Figure 5 B Figure 6 + Vcc Figure 7△ Figure 7B Figure 8A Time (1)

Claims (1)

【特許請求の範囲】[Claims] (1)エミッタが共通接続された第1及び第2トランジ
スタを含む差動増幅回路と、前記第1トランジスタのベ
ースに基準電圧を供給する手段と、前記差動増幅回路の
出力信号を電流増幅する出力トランジスタと、前記第1
トランジスタのベースに接続されたリップル除去用のコ
ンデンサとを備え、前記出力トランジスタの出力信号を
前記第2トランジスタのベースに帰還して成るリップル
フィルタにおいて、前記出力トランジスタには、ベース
となる島領域の表面に形成した一導電型のエミッタ領域
と、該エミッタ領域と相対向するように離間して形成し
た一導電型のコレクタ領域とを備え、トランジスタとし
て活性なベース・エミッタ接合とベース・コレクタ接合
とを略等しい長さとしたラテラルトランジスタを用いた
ことを特徴とするリップルフィルタ。
(1) A differential amplifier circuit including first and second transistors whose emitters are commonly connected, means for supplying a reference voltage to the base of the first transistor, and current amplification of the output signal of the differential amplifier circuit. an output transistor;
A ripple filter is provided with a ripple removal capacitor connected to the base of the transistor, and the output signal of the output transistor is fed back to the base of the second transistor. A base-emitter junction and a base-collector junction active as a transistor, comprising an emitter region of one conductivity type formed on the surface and a collector region of one conductivity type formed apart from and opposite to the emitter region. A ripple filter characterized by using lateral transistors having substantially equal lengths.
JP61220003A 1986-09-17 1986-09-17 Ripple filter Expired - Lifetime JPH083763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61220003A JPH083763B2 (en) 1986-09-17 1986-09-17 Ripple filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61220003A JPH083763B2 (en) 1986-09-17 1986-09-17 Ripple filter

Publications (2)

Publication Number Publication Date
JPS6373406A true JPS6373406A (en) 1988-04-04
JPH083763B2 JPH083763B2 (en) 1996-01-17

Family

ID=16744404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61220003A Expired - Lifetime JPH083763B2 (en) 1986-09-17 1986-09-17 Ripple filter

Country Status (1)

Country Link
JP (1) JPH083763B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895977A (en) * 1981-11-30 1983-06-07 Toshiba Corp Ripple filter circuit
JPS60142564A (en) * 1983-12-27 1985-07-27 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Semiconductor structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895977A (en) * 1981-11-30 1983-06-07 Toshiba Corp Ripple filter circuit
JPS60142564A (en) * 1983-12-27 1985-07-27 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Semiconductor structure

Also Published As

Publication number Publication date
JPH083763B2 (en) 1996-01-17

Similar Documents

Publication Publication Date Title
US4390890A (en) Saturation-limited bipolar transistor device
US6483683B1 (en) Overvoltage protection
JPS6373406A (en) Ripple filter
EP0037818B1 (en) Current source having saturation protection
US4446611A (en) Method of making a saturation-limited bipolar transistor device
JP4025474B2 (en) Semiconductor amplifier circuit
JP2517229B2 (en) Differential amplifier circuit
JPS6025905B2 (en) semiconductor equipment
US5401995A (en) Circuit with diode-protected emitter resistors
JPS62294306A (en) Push-pull amplifier circuit
JPS6373663A (en) Lateral transistor
JP3131694B2 (en) Power transistor device
JPH0249061B2 (en)
JPH03108726A (en) Overcurrent limiting type semiconductor device
JPS62295128A (en) Constant electric current circuit
JPS6329835B2 (en)
JPH0564851B2 (en)
JPH04330731A (en) Integrated circuit of heterojunction bipolar transistor
JPS61242061A (en) Semiconductor device
JPS63128741A (en) Semiconductor-injected integrated logic-circuit device
JPS63229855A (en) Semiconductor integrated circuit
JPH03268331A (en) Base modulation type bipolar transistor
JPS62245708A (en) Current mirror circuit
JPS59181667A (en) Semiconductor device
JPS61102074A (en) Series diode