JPS6371756A - Set data checking system - Google Patents

Set data checking system

Info

Publication number
JPS6371756A
JPS6371756A JP61216448A JP21644886A JPS6371756A JP S6371756 A JPS6371756 A JP S6371756A JP 61216448 A JP61216448 A JP 61216448A JP 21644886 A JP21644886 A JP 21644886A JP S6371756 A JPS6371756 A JP S6371756A
Authority
JP
Japan
Prior art keywords
data
adapter
setting
monitoring device
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61216448A
Other languages
Japanese (ja)
Inventor
Hideaki Chiba
秀章 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61216448A priority Critical patent/JPS6371756A/en
Publication of JPS6371756A publication Critical patent/JPS6371756A/en
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)

Abstract

PURPOSE:To quickly check an error by comparing a result output, which is successively calculated in respective adapters, with an expected value by a monitor device to check the normalcy of specific set data to each adapter. CONSTITUTION:Data set from the monitor device and external input data to each adapter are subjected to specific calculation and the result is used as external input data to the following adapter, and the calculation result of all adapters is compared with a preliminarily prepared expected value. That is, cyclic code CRC calculation is performed in an adapter 15 by the output of a selected set register 150 or 151, and calculation result data CKDATA N of the last adapter N15 is transmitted to the monitor device 4. Since preliminarily prepared set data is known in the monitor device 4, similar cyclic code CRC calculation is performed with data in an expected value preparing circuit 47 to prepare the expected value. The value of data CKDATA N and the expected value prepared in the monitor device 4 are compared with each other by a comparing circuit 41.

Description

【発明の詳細な説明】 〔概要〕 監視装置から複数個のアダプタに対して、データの設定
を行う情報処理装置において、各アダプタ内に、特定の
データを設定する設定レジスタと。
DETAILED DESCRIPTION OF THE INVENTION [Summary] In an information processing device in which data is set from a monitoring device to a plurality of adapters, a setting register is provided in each adapter to set specific data.

該設定レジスタの出力と、上記各アダプタに入力されて
いる外部入力データとの間で、特定の演算、例えば、巡
回符号(CRC)演算を行う演算回路と、該演算結果を
他のアダプタの上記外部入力データとする機構を設け、
最終段のアダプタからの演算結果を上記監視装置に通知
する手段を設けることにより、順次各アダプタで演算し
た結果出力を、上記監視装置で期待値と比較して、上記
各アダプタに対する特定の設定データの正常性をチェッ
クするようにしたものである。
An arithmetic circuit that performs a specific operation, such as a cyclic code (CRC) operation, between the output of the setting register and the external input data input to each of the above adapters, and an arithmetic circuit that performs a specific operation, such as a cyclic code (CRC) operation, between the output of the setting register and the external input data input to each of the above adapters, and the operation result is transferred to the above of the other adapters. Provide a mechanism for external input data,
By providing means for notifying the calculation results from the final stage adapter to the monitoring device, the monitoring device compares the result output calculated by each adapter with the expected value, and determines specific setting data for each adapter. This is to check the normality of the .

〔産業上の利用分野〕[Industrial application field]

本発明は、監視装置から複数個のアダプタに対して、デ
ータの設定を行う情報処理装置において、該複数個のア
ダプタに対して設定されたデータの正常性をチェックす
る設定データチェック方式に関する。
The present invention relates to a setting data check method for checking the normality of data set for a plurality of adapters in an information processing apparatus in which data is set for a plurality of adapters from a monitoring device.

最近の計算機システムによるデータ処理の普及に伴って
、ユーザに対するサービスの向上、保守の容易性が求め
られるようになり、例えτよ、コンソールや、ディスプ
レイを備えた監視装置を持った情報処理装置が出てきて
いる。
With the recent spread of data processing using computer systems, there has been a demand for improved services for users and ease of maintenance. It's coming out.

この結果、該情報処理装置を構成している各種装置、ア
ダプタ等のハードウェアに対する機番アドレスや1機能
特性データの設定も、従来の設定板(例えば、ショート
サーキット)上での物理的なビンの接続から、該監視装
置からの設定へと変化してきており、該監視装置からの
設定が正しく実行されたか否かを高速に検証する方式が
重要視されるようになってきた。
As a result, the settings of machine number addresses and single function characteristic data for hardware such as various devices and adapters that make up the information processing device are also performed using physical bins on the conventional setting board (for example, short circuit). There has been a shift from connection to the monitoring device to settings from the monitoring device, and a method of quickly verifying whether the settings from the monitoring device have been correctly executed has become important.

〔従来の技術と発明が解決しようとする問題点〕第2図
は一般的な通信制御処理装置の構成例を示した図であり
、第3図は従来の設定データのチェック方式を説明する
図である。
[Prior art and problems to be solved by the invention] Fig. 2 is a diagram showing an example of the configuration of a general communication control processing device, and Fig. 3 is a diagram illustrating a conventional setting data checking method. It is.

第2図で示した通信制御処理装置1(CCP) 1にお
いては、命令実行部(CCtl) 10の制御の元に、
回線走査部(CS) 12が指定する回線アドレスに対
応する回線対応部(LIC) 14.回線アダプタ(L
IA)  (複数個の回線対応部(LIC)を制御する
)13と、チャネルアダプタ(CA) 11とが時分割
的に接続されることにより、該回線走査部(CS) 1
2が指定する特定の回線3と、ホストシステム2との間
でデータ通信を行うように機能するが、上記チャネルア
ダプタ(CA) 11.回線走査部(CS) 12.回
線対応部(LIC”) 14.回線アダプタ(LIA)
 13等が、所謂アダプタと言われる装置であって、そ
れぞれに対して、特定のデータが設定されることにより
、それぞれのアダプタに定められた動作が実行できるよ
うになる。
In the communication control processing device 1 (CCP) 1 shown in FIG. 2, under the control of the command execution unit (CCtl) 10,
Line scanning unit (CS) 12 corresponds to the line address specified by the line corresponding unit (LIC) 14. Line adapter (L)
By time-divisionally connecting the IA) 13 (which controls a plurality of line compatible units (LICs)) and the channel adapter (CA) 11, the line scanning unit (CS) 1
The channel adapter (CA) 11. functions to perform data communication between the specific line 3 specified by 2 and the host system 2; Line scanning section (CS) 12. Line support section (LIC”) 14. Line adapter (LIA)
13 and the like are devices called so-called adapters, and by setting specific data to each of them, each adapter can perform a prescribed operation.

例えば、回線対応部(LIC) 14に対しては、回線
アドレス、通信速度が設定されることにより、該回線対
応部(LIC) 14に接続されている回線3との間で
データの送受信が可能となる。
For example, by setting the line address and communication speed for the line correspondence unit (LIC) 14, it is possible to send and receive data to and from the line 3 connected to the line correspondence unit (LIC) 14. becomes.

又、走査部(CS) 12に対しては、機番アドレスが
設定され、命令実行部(CCU) 10からの該機番指
定により選択されて、予め定められている回線3の走査
を行う。
Further, a machine number address is set for the scanning unit (CS) 12, which is selected by the designation of the machine number from the command execution unit (CCU) 10, and scans a predetermined line 3.

第3図は、従来の設定データチェック方式を説明する図
であって、上記のような複数個のアダプタく1〜n) 
15内の設定レジスタ(150,151)に対して、監
視装置4がバス書き込み、読み出し回路42からバス制
御回路153を介して、特定のデータを設定した後、読
み出しサイクルをとって、該設定レジスタ(150,1
51)の内容を上記バス制御回路153を介して、上記
バス書き込み、読み出し回路42に読み出し、監視装置
4が発行した設定データと比較して検証を行っていた。
FIG. 3 is a diagram illustrating a conventional setting data check method, in which a plurality of adapters (1 to n) as described above are used.
After the monitoring device 4 sets specific data from the bus write/read circuit 42 to the setting registers (150, 151) in 15 through the bus control circuit 153, a read cycle is taken and the setting registers are (150,1
51) is read out to the bus write/read circuit 42 via the bus control circuit 153 and compared with the setting data issued by the monitoring device 4 for verification.

本図において、5ELREGは、特定のデータを設定す
る設定レジスタ(150,151)を選択、又は該設定
されたデータを読み出す設定レジスタ(150,151
)を選択する信号であり、 CIJは該選択された設定
レジスタ(150,151)にデータをセットするクロ
フク、そして、5TLDは特定のデータを該設定レジス
タ(150,151)にセットするのか、該設定レジス
タ(150,151)から設定データを読み出すのかを
指示する信号である。
In this figure, 5ELREG selects the setting register (150, 151) for setting specific data, or the setting register (150, 151) for reading the set data.
), CIJ is a signal for setting data in the selected setting register (150, 151), and 5TLD is a signal for setting specific data in the setting register (150, 151). This is a signal that instructs whether to read setting data from the setting registers (150, 151).

上記先行技術のように、設定レジスタ(150,151
)で特定のデータをセットし、その内容を読み出してチ
ェックを行う場合、該アダプタ(15)の数が増加する
につれて、チェック時間が増加してしまうと云う問題が
あった。
As in the above prior art, the configuration registers (150, 151
) When specific data is set and its contents are read and checked, there is a problem in that the checking time increases as the number of adapters (15) increases.

更に、例えば、上記通信制御処理装置1の回線対応部(
LIC) 14への回線アドレスの設定の場合、1台の
装置内の接続回線が約100〜200回線となり、該回
線対応部(LIC) 14に対して、約100〜200
回の回線アドレスを設定しなければならない。
Furthermore, for example, the line support section (
In the case of setting a line address to LIC) 14, the number of connection lines in one device is approximately 100 to 200 lines, and approximately 100 to 200 lines are connected to the line corresponding section (LIC) 14.
You must set the line address for the line.

そして、その設定が誤っていた場合には、回線アドレス
の二重選択や、未定義回線アドレスが発生して、オンラ
イン通信に重大な影響を与える問題があった。
If the settings are incorrect, double selection of line addresses or undefined line addresses may occur, seriously affecting online communications.

本発明は上記従来の欠点に鑑み、複数個のアダプタに対
して設定した、各アダプタ固有のデータに対する誤りを
高速にチェックする設定データチェック方式を提供する
ことを目的とするものである。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional drawbacks, it is an object of the present invention to provide a setting data checking method that quickly checks errors in data unique to each adapter set for a plurality of adapters.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の設定データチェック方式の構成例を示
した図である。
FIG. 1 is a diagram showing an example of the configuration of a setting data checking method according to the present invention.

本発明においては、 監視装置4から複数個のアダプタ15に対して、データ
の設定を行う情報処理装置において、各アダプタ15内
に、特定のデータを設定する設定レジスタ150.1S
L ・・・・・ と、該アダプタ15に対する外部入力
データ(CKDATA 1+j=1+2+3+・−・N
)と、該設定レジスタ150,151゜−の出力とに対
して特定の演算を施す演算回路154と、 該演算回路154の演算結果出力を、他のアダプタ15
の外部入力とする機構aとを具備し、上記監視装置4が
該アダプタ15の設定レジスタ150,151.に特定
のデータを設定した後該セットデータのセット結果の正
常性を調べるチェックモード時に、各アダプタ15内の
該設定レジスタ150.又は151の出力に対して、各
アダプタ内で順次、上記特定の演算を行い、 最終段のアダプタ15での演算結果データ(CKDAT
A N)を上記監視装置4に通知し、該監視装置4内に
おいては、該監視装置4が生成した設定データに対して
特定の演算を施した演算結果と、上記最終段のアダプタ
エ5からの最終演算結果データ(CKDATA N)と
を比較回路41で比較してチェックするように構成する
In the present invention, in an information processing device that sets data from the monitoring device 4 to a plurality of adapters 15, a setting register 150.1S that sets specific data in each adapter 15 is provided.
L... and external input data for the adapter 15 (CKDATA 1+j=1+2+3+...N
) and the outputs of the setting registers 150, 151°-;
The monitoring device 4 is equipped with a mechanism a for external input of the settings registers 150, 151 . During the check mode in which the normality of the set result of the set data is checked after setting specific data in the setting register 150. in each adapter 15, the setting register 150. Or perform the above specific calculations on the output of the adapter 151 in sequence in each adapter, and output the calculation result data (CKDAT) in the final stage adapter 15.
A N) is notified to the monitoring device 4, and within the monitoring device 4, the calculation result of performing a specific calculation on the setting data generated by the monitoring device 4 and the result from the final stage adapter 5 are sent to the monitoring device 4. The comparator circuit 41 compares and checks the final calculation result data (CKDATAN).

〔作用〕[Effect]

即ち、本発明によれば、監視装置から複数個のアダプタ
に対して、データの設定を行う情報処理装置において、
各アダプタ内に、特定のデータを設定する設定レジスタ
と1該設定レジスタの出力と、上記各アダプタに入力さ
れている外部人力データとの間で、特定の演算、例えば
、巡回符号(CRC)演算を行う演算回路と、該演算結
果を他のアダプタの上記外部入力データとする機構を設
け、最終段のアダプタからの演算結果を上記監視装置に
通知する手段を設けることにより、順次各アダプタで演
算した結果出力を、上記監視装置で期待値と比較して、
上記各アダプタに対する特定の設定データの正常性をチ
ェックするようにしたものであるので、各アダプタにセ
ットした設定データを読み出す必要がなくなり、1回の
チェックで設定値が正しいか否かが判明するのでチェッ
ク時間の短縮になり、設定動作開始からチェック終了迄
の設定トータル時間が短縮できる効果がある。
That is, according to the present invention, in an information processing device that configures data from a monitoring device to a plurality of adapters,
Each adapter includes a configuration register for setting specific data, and 1 a specific operation, such as a cyclic code (CRC) operation, between the output of the configuration register and external manual data input to each adapter. By providing an arithmetic circuit that performs the calculation, a mechanism that uses the calculation result as the external input data of other adapters, and a means for notifying the monitoring device of the calculation result from the final stage adapter, each adapter sequentially performs the calculation. Compare the resulting output with the expected value using the above monitoring device,
Since it is designed to check the normality of specific setting data for each of the above adapters, there is no need to read out the setting data set for each adapter, and it can be determined whether the setting values are correct or not with a single check. Therefore, the check time is shortened, and the total setting time from the start of the setting operation to the end of the check can be shortened.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

前述の第1図が本発明の設定データチェック方式の構成
例を示した図であり、各アダプタ(1〜N> 15にお
ける演算回路154.該演算結果を他のアダプタ15に
対する外部入力データとする機構′a。
The above-mentioned FIG. 1 is a diagram showing an example of the configuration of the setting data check method of the present invention, in which the calculation circuit 154 in each adapter (1 to N> 15) uses the calculation result as external input data to other adapters 15. Mechanism'a.

及び監視装置4での期待値と最終アダプタ(N) 15
からの演算結果(CKDATA N)とを比較する比較
回路41が本発明を実施するのに必要な手段である。
and expected value at monitoring device 4 and final adapter (N) 15
A comparator circuit 41 that compares the calculation result (CKDATAN) from CKDATAN is a necessary means for implementing the present invention.

尚、全図を通して同じ符号は同じ対象物を示している。Note that the same reference numerals indicate the same objects throughout the figures.

以下、第1図によって本発明の設定データチェック方式
を説明する。
Hereinafter, the setting data checking method of the present invention will be explained with reference to FIG.

本実施例においては、説明の便宜上、1台の監視装置4
と、アダプタの例として、通信制御処理装置(CCP)
の回線対応部(LIC)(アダプタ1〜n)のN台の例
を示している。又、1台のアダプタ15の中には、2個
の設定レジスタ(150,151)があり、例えば、設
定レジスタ(11,21,3L−・Nl) 150には
、回線アドレスをセットするようにし、設定レジスタ(
12,22,32,−・N2) 151には通信速度を
設定するように定義されている。
In this embodiment, for convenience of explanation, one monitoring device 4 is used.
As an example of an adapter, a communication control processing unit (CCP)
An example of N line interface units (LICs) (adapters 1 to n) is shown. In addition, there are two setting registers (150, 151) in one adapter 15. For example, the line address is set in the setting register (11, 21, 3L-・Nl) 150. , configuration register (
12, 22, 32, -.N2) 151 is defined to set the communication speed.

先ず、アダプタ1 (15)に対して、監視装置4が設
定データ5TDATAを設定データ作成回路44におい
て準備し、該データをセットする設定レジスタ150.
151を選択するデータ5ELREGを設定レジスタ選
択データ作成回路45で作成する。
First, the monitoring device 4 prepares setting data 5TDATA for the adapter 1 (15) in the setting data creation circuit 44, and sets the data in the setting register 150.
Data 5ELREG for selecting 151 is created by the setting register selection data creation circuit 45.

ここで、タイミング作成回路46から該設定レジスタ1
50.151にデータをセットするタイミング信号CL
Kを発行することにより、上記設定データST[)AT
Aが選択された設定レジスタ150.又は151にセッ
トされる。
Here, from the timing generation circuit 46, the setting register 1
Timing signal CL to set data to 50.151
By issuing K, the above setting data ST[)AT
Setting register 150.A selected. or set to 151.

同様にして、アダプタN (15)迄、設定データのセ
ット動作が実行される。
Similarly, setting data is set up to adapter N (15).

該設定データが設定レジスタ150.又は151に正し
く設定されたかどうかを調べる為に、監視装置4が選択
レジスタ(1〜N) 152に、調査する設定レジスタ
150.又は151の出力が選択されるように選択デー
タを、上記5TDATA線を介してセットする。
The setting data is stored in the setting register 150. Or, in order to check whether the setting registers 150 . Alternatively, selection data is set via the 5TDATA line so that the output of 151 is selected.

ここで、該設定データをチェックするモードを指示する
信号CHK ?I ODを゛オン”に付勢することで、
該選択レジスタ(1〜N) 152に設定された値によ
って選択された設定レジスタ150.又は151の出力
と、当該アダプタ1 (15)に対する外部からの入力
データCKDATA tとで演算回路154において特
定の演算が実行され、演算結果データCKDATAlと
して、次のアダプタ2 (15)の外部入力データとな
るように動作する。
Here, a signal CHK ? indicating the mode for checking the setting data is sent. By energizing IOD to “on”,
The setting register 150. selected by the value set in the selection register (1 to N) 152. Or, a specific operation is executed in the arithmetic circuit 154 using the output of 151 and the external input data CKDATA t for the adapter 1 (15), and the external input data of the next adapter 2 (15) is used as the operation result data CKDATA1. It works as follows.

上記特定の演算として、例えば、巡回符号(CRC)演
算がある。この場合、アダプタl (15)に対する外
部入力データCKDATA iには全IQI、又は全°
1′のデータが入力されている。
The above-mentioned specific operation includes, for example, a cyclic code (CRC) operation. In this case, the external input data CKDATA i for the adapter l (15) contains the total IQI or the total
1' data is input.

同様にしてアダプタ(2〜N)15において、選択され
た設定レジスタ150.又は151の出力で、上記巡回
符号(CRC)演算が行われ、最終アダプタN(15)
での演算結果データCKDATA Nが監視装置4に伝
えられる。
Similarly, in the adapters (2 to N) 15, the selected setting register 150. Or, the above cyclic code (CRC) operation is performed on the output of 151, and the final adapter N (15)
The calculation result data CKDATAN is transmitted to the monitoring device 4.

監視装置4の中では、予め作成した設定データは分かっ
ているので、そのデータから、期待値作成回路47にお
いて、上記と同様な巡回符号(CRC)演算を行い期待
値を生起しておく。
Since the setting data created in advance is known in the monitoring device 4, the expected value creation circuit 47 performs a cyclic code (CRC) operation similar to that described above based on the data to generate an expected value.

そして、上記CKDATA Nの値と、該監視装置4内
で生成されている期待値とを、比較回路41において比
較することにより、−敗していたならば、該設定が正し
く行われたものと認識し、若し不一致ならば、何れかの
アダプタの設定を誤ったと認識して、修正処理に入るよ
うに機能させる。
Then, by comparing the value of CKDATA N with the expected value generated in the monitoring device 4 in the comparison circuit 41, if the result is a failure, it is determined that the setting was performed correctly. If there is a mismatch, it is recognized that the setting of one of the adapters is incorrect and a correction process is started.

このように、本発明は、監視装置から複数個のアダプタ
に対して特定のデータを設定した場合、各アダプタにお
いて、該設定されたデータと、それぞれのアダプタに対
する外部入力データとの間で特定の演算を施し、該演算
結果を次のアダプタに対する外部入力とするようにして
、全てのアダプタの演算結果を上記監視装置において、
予め作成されている期待値と比較して該設定データをチ
ェックするようにした所に特徴がある。
In this way, when specific data is set from a monitoring device to a plurality of adapters, the present invention allows specific data to be set between the set data and the external input data for each adapter in each adapter. The calculation results are used as external inputs to the next adapter, and the calculation results of all adapters are sent to the monitoring device.
The feature is that the setting data is checked by comparing it with the expected value created in advance.

尚、上記実施例においては、複数個のアダプタ(1〜N
)15内の設定レジスタ150.又は151に設定した
データと、該アダプタに対する外部入力データとの演算
方法として、巡回符号(CRC)演算を例にして説明し
たが、本発明の趣旨から考えてこれに限定されるもので
ないことは云う迄もないことである。
In the above embodiment, a plurality of adapters (1 to N
) 15 in the configuration register 150. 151 and external input data for the adapter, cyclic code (CRC) calculation has been explained as an example, but considering the purpose of the present invention, it is not limited to this. Needless to say, this is true.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明の設定データチェ
ック方式は、監視装置から複数個のアダプタに対して、
データの設定を行う情報処理装置において、各アダプタ
内に、特定のデータを設定する設定レジスタと、該設定
レジスタの出力と、上記各アダプタに入力されている外
部入力データとの間で、特定の演算、例えば、巡回符号
(CRC)演算を行う演算回路と、該演算結果を他のア
ダプタの上記外部入力データとする機構を設け、最終段
のアダプタからの演算結果を上記監視装置に通知する手
段を設けることにより、順次各アダプタで演算した結果
出力を、上記監視装置で期待値と比較して、上記各アダ
プタに対する特定の設定データの正常性をチェックする
ようにしたものであるので、各アダプタにセットした設
定データを読み出す必要がなくなり、1回のチェックで
設定値が正しいか否かが判明するのでチェック時間の短
縮になり、設定動作開始からチェック終了迄の設定トー
タル時間が短縮できる効果がある。
As explained above in detail, the configuration data check method of the present invention allows the monitoring device to check multiple adapters.
In an information processing device that configures data, each adapter has a configuration register that configures specific data, and a specific Means for providing an arithmetic circuit that performs an arithmetic operation, for example, a cyclic code (CRC) arithmetic operation, and a mechanism for using the arithmetic result as the above-mentioned external input data of another adapter, and notifying the above-mentioned monitoring device of the arithmetic result from the final stage adapter. By providing the above, the result output calculated by each adapter is compared with the expected value by the monitoring device, and the normality of the specific setting data for each adapter is checked. There is no need to read out the setting data set in the setting, and it can be determined whether the setting values are correct or not with a single check, which reduces the checking time and reduces the total setting time from the start of the setting operation to the end of the check. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の設定データチェック方式の構成例を示
した図。 第2図は一般的な通信制御処理装置の構成例を示した図
。 第3図は従来の設定データチェック方式を説明する図。 である。 図面において、 1は通信制御処理装置(CCP) 。 10は命令実行部(CCIJ) 。 11はチャネルアダプタ(CA)。 12は凹線走査部(C3)、  13は回線アダプタ(
LIA)。 14は回線対応部(LIC)、  15はアダプタ(1
〜N)。 150は設定レジスタ(11,21,31、・・・・・
、 Nl) 。 151は設定レジスタ(12,22,32,−・、 N
2) 。 152は選択レジスタ(1−N)。 153はバス制御回路。 154は演算回路、   2はホストシステム。 3は通信回線、    4は監視装置。 41は比較回路。 42は書き込み、読み出し回路。 44は設定データ作成回路。 45は設定レジスタ選択データ作成回路。 46はタイミング作成回路。 47は期待値作成回路。 5ELREGは設定レジスタを選択するデータ。 5TDATAは設定データ。 CLKはクロック、又はタイミング信号。 CHKMODはチェックするモードを指示する信号。 CKDATA iは外部入力データ、又は演算結果デー
タ。 をそれぞれ示す。
FIG. 1 is a diagram showing an example of the configuration of a setting data check method according to the present invention. FIG. 2 is a diagram showing an example of the configuration of a general communication control processing device. FIG. 3 is a diagram illustrating a conventional setting data check method. It is. In the drawings, 1 is a communication control processing unit (CCP). 10 is an instruction execution unit (CCIJ). 11 is a channel adapter (CA). 12 is a concave line scanning unit (C3), 13 is a line adapter (
LIA). 14 is a line support unit (LIC), 15 is an adapter (1
~N). 150 is a setting register (11, 21, 31,...
, Nl). 151 is a setting register (12, 22, 32, -., N
2). 152 is a selection register (1-N). 153 is a bus control circuit. 154 is an arithmetic circuit, 2 is a host system. 3 is a communication line, 4 is a monitoring device. 41 is a comparison circuit. 42 is a write/read circuit. 44 is a setting data creation circuit. 45 is a setting register selection data creation circuit. 46 is a timing generation circuit. 47 is an expected value creation circuit. 5ELREG is data that selects the setting register. 5TDATA is setting data. CLK is a clock or timing signal. CHKMOD is a signal indicating the mode to be checked. CKDATA i is external input data or calculation result data. are shown respectively.

Claims (2)

【特許請求の範囲】[Claims] (1)監視装置(4)から複数個のアダプタ(15)に
対して、データの設定を行う情報処理装置において、 各アダプタ(15)内に、特定のデータを設定する設定
レジスタ(150、151、・・・・・)と、該アダプ
タ(15)に対する外部入力データと、該設定レジスタ
(150、151、・・・・・)の出力とに対して特定
の演算を施す演算回路(154)と、 該演算回路(154)の演算結果出力を、他のアダプタ
(15)の外部入力とする機構(a)とを具備し、上記
監視装置(4)が該アダプタ(15)の設定レジスタ(
150、151、・・・・・)に特定のデータを設定し
た後該セットデータのセット結果の正常性を調べるチェ
ックモード時に、各アダプタ(15)内の該設定レジス
タ(150、151、・・・・・)の出力に対して、各
アダプタ内で順次、上記特定の演算を行い、 最終段のアダプタ(15)での演算結果出力を、上記監
視装置(4)に通知し、該監視装置(4)内においては
、該監視装置(4)が生成した設定データに対して特定
の演算を施した演算結果と、上記最終段のアダプタ(1
5)からの最終演算結果とを比較回路(41)で比較し
てチェックすることを特徴とする設定データチェック方
式。
(1) In an information processing device that sets data from a monitoring device (4) to a plurality of adapters (15), setting registers (150, 151) that set specific data in each adapter (15) ,...), an arithmetic circuit (154) that performs a specific operation on the external input data for the adapter (15), and the output of the setting register (150, 151,...). and a mechanism (a) for making the calculation result output of the calculation circuit (154) an external input to another adapter (15), and the monitoring device (4) is configured to input the setting register (15) of the adapter (15).
150, 151, . . .), and then check the normality of the set result of the set data. During the check mode, the corresponding setting register (150, 151, . . .) in each adapter (15) is checked. ), the above-mentioned specific calculations are sequentially performed within each adapter, and the calculation result output at the final stage adapter (15) is notified to the monitoring device (4), and the monitoring device (4) contains the calculation results obtained by performing specific calculations on the setting data generated by the monitoring device (4) and the final stage adapter (1).
A setting data check method characterized in that the comparison circuit (41) compares and checks the final calculation result from step 5).
(2)上記アダプタ(15)において、特定のデータを
設定する複数個の設定レジスタ(150、151、・・
・・・)と、該複数個の設定レジスタ(150、151
、・・・・・)の内の1個を選択する選択レジスタ(1
52)とを具備し、該設定レジスタ(150、151、
・・・・・)に対するセット結果の正常性を調べるチェ
ックモード時に、上記監視装置(4)が、上記各アダプ
タ(15)の選択レジスタ(152)に、特定の選択デ
ータを設定し、各アダプタ(15)の該選択された設定
レジスタ(150、又は151、・・・・・)の出力デ
ータに対して、各アダプタ(15)内で順次特定の演算
が行われ、最終演算結果を上記監視装置(4)に通知す
ることを特徴とする特許請求の範囲第1項に記載の設定
データチェック方式。
(2) In the adapter (15), a plurality of setting registers (150, 151, . . . ) are used to set specific data.
) and the plurality of setting registers (150, 151
, ...) for selecting one of the selection registers (1
52), and the setting registers (150, 151,
...), the monitoring device (4) sets specific selection data in the selection register (152) of each adapter (15), and Specific calculations are sequentially performed within each adapter (15) on the output data of the selected setting register (150, 151, etc.) in (15), and the final calculation results are monitored as described above. The configuration data check method according to claim 1, characterized in that the device (4) is notified.
JP61216448A 1986-09-12 1986-09-12 Set data checking system Pending JPS6371756A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61216448A JPS6371756A (en) 1986-09-12 1986-09-12 Set data checking system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61216448A JPS6371756A (en) 1986-09-12 1986-09-12 Set data checking system

Publications (1)

Publication Number Publication Date
JPS6371756A true JPS6371756A (en) 1988-04-01

Family

ID=16688687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61216448A Pending JPS6371756A (en) 1986-09-12 1986-09-12 Set data checking system

Country Status (1)

Country Link
JP (1) JPS6371756A (en)

Similar Documents

Publication Publication Date Title
KR970007764B1 (en) Apparatus for program control
JP2770976B2 (en) Parity check device
JPH01154240A (en) Double-rail processor with error check function added to single-rail interface
JPS6371756A (en) Set data checking system
JP3192890B2 (en) Parallel test equipment
CN115599408B (en) Data burning method, equipment and storage medium of processor
JPS62128636A (en) Detecting system for frame fault
JPS6184936A (en) Remote supervisory control system
JP2858135B2 (en) Method and apparatus for diagnosing connection between line controllers
JPS61175835A (en) Information processing system
SU1564641A1 (en) Trunk line controller
JP2024140325A (en) Information processing device and data reception error detection method
JPH08153017A (en) Port connection recognizing method
JP2600021B2 (en) Time slot indication check processing method
SU1661772A1 (en) Microprogramming run checking device
JP2544416B2 (en) Test data generation processing method
JPS60173647A (en) Detecting system of error generating part of information processing unit
JPH03233742A (en) Data check system
JPH0588995A (en) Data communication system
JPH01142848A (en) Address trapping circuit
JPS60241394A (en) Screen testing system
JPH10198592A (en) Database testing device
JP2001034500A (en) Microcomputer failure diagnosing device and method
JPS62281628A (en) Data communication equipment
JPH04346145A (en) Information processor