JPS6371731A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS6371731A
JPS6371731A JP21650086A JP21650086A JPS6371731A JP S6371731 A JPS6371731 A JP S6371731A JP 21650086 A JP21650086 A JP 21650086A JP 21650086 A JP21650086 A JP 21650086A JP S6371731 A JPS6371731 A JP S6371731A
Authority
JP
Japan
Prior art keywords
micro instruction
register
microinstruction
micro
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21650086A
Other languages
Japanese (ja)
Other versions
JPH0630058B2 (en
Inventor
Yutaka Fujii
裕 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21650086A priority Critical patent/JPH0630058B2/en
Publication of JPS6371731A publication Critical patent/JPS6371731A/en
Publication of JPH0630058B2 publication Critical patent/JPH0630058B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of storage elements in a horizontal direction by providing a means which selects whether the micro instruction code read out from a control memory device should be set to a micro instruction register or the output from a serial converting means should be set to the micro instruction register. CONSTITUTION:A micro instruction code 7 read out from the control memory device 1 is converted to a serial converting circuit 2 to generate a serial output signal 8 where bits are arranged in order from a least significant bit. In an input selecting signal generating part 6, the micro instruction code 7 is selected by an input selecting signal 10 generated in the form of division of the address space on the control memory device or a flag register which can be set and reset by a micro instruction. When all of 16 bits are set by the same clock and the serial output signal 8 is selected, the shift function of a micro instruction register 4 is used to store every one bit in the register 4 by one clock and the micro instruction code is stored there by 16 clocks, and the micro instruction is converted to a control signal of each part.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロ・プログラム制御装置に関し、特にマ
イクロ命令を読み出し、制御するマイクロ・プログラム
制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microprogram control device, and more particularly to a microprogram control device that reads and controls microinstructions.

〔従来の技術〕[Conventional technology]

従来、この種のマイクロ・プログラム制御装置は制御記
憶装置から読み出されるマイクロ命令レジスタに、直接
設定する方式で行なわれていた。
Conventionally, this type of microprogram control device has been operated by directly setting a microinstruction register read from a control storage device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のマイクロ・プログラム制御装置は制御記
憶装置からのパラレル出力を、マイクロ命令レジスタに
設定する方式のみを採用している為、アクセス・タイム
の異なる記憶素子を併用して制御記憶装置を構成する場
合でも、水平方向のピッl−数は同一でなければならず
、水平方向の記憶素子数を削減することはできなかった
The conventional micro program control device mentioned above only uses a method of setting the parallel output from the control storage device to the microinstruction register, so it is necessary to configure the control storage device by using storage elements with different access times. Even in this case, the number of pixels in the horizontal direction must be the same, and the number of storage elements in the horizontal direction cannot be reduced.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のマイクロ・プログラム制御装置はマイクロ・プ
ログラムを記憶する為の制御記憶装置と、シフl−機能
を持ったマイクロ命令レジスタと、マイクロ命令コード
を1ビツトづつに展開して出力するシリアル変換手段と
、制御記憶装置からのパラレル出力か又はシリアル変換
手段がらのシリアル出力かを動的に選択してマイクロ命
令レジスタに設定する手段とを有している。
The micro-program control device of the present invention includes a control storage device for storing micro-programs, a micro-instruction register having a shift function, and a serial conversion means for expanding and outputting micro-instruction codes one bit at a time. and means for dynamically selecting either parallel output from the control storage device or serial output from the serial conversion means and setting it in the microinstruction register.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示す、第1図において、本
実施例はマイクロ・プログラムを収容し、マイクロ命令
コード7を読み出す制御記憶装置1と、読み出されたマ
イクロ命令コード7をシリアル出力信号8に変換するシ
リアル変換回路2と、マイクロ命令コード7とシリアル
出力信号のマイクロ命令コード8とを選択する入力選択
回路3と、入力選択回路3を制御する入力選択信号10
を生成する入力選択信号生成部6と、マイクロ命令コー
ド2又は8を保持するマイクロ命令レジスタ4と、マイ
クロ命令コードをデコードするマイクロ命令デコーダ5
とを含む。
FIG. 1 shows an embodiment of the present invention. In FIG. 1, this embodiment includes a control storage device 1 that accommodates a microprogram and reads out a microinstruction code 7; a serial conversion circuit 2 that converts into a serial output signal 8; an input selection circuit 3 that selects the microinstruction code 7 and the microinstruction code 8 of the serial output signal; and an input selection signal 10 that controls the input selection circuit 3.
an input selection signal generation unit 6 that generates the microinstruction code 2 or 8, a microinstruction register 4 that holds the microinstruction code 2 or 8, and a microinstruction decoder 5 that decodes the microinstruction code.
including.

第2図は本実施例のマイクロ命令レジスタ4と入力選択
回路3の構成を具体的に示す。第2図において、マイク
ロ命令レジスタ4と入力選択回路3はたとえば16ビツ
ト幅のマイクロ命令レジスタ4を構成する各フリップ・
フロップ(F/F)27〜42と、各F/Fの入力選択
用セレクタ11〜26とから構成されている。まず、第
2図を参照し、マイクロ命令レジスタ周辺の動作を説明
する。
FIG. 2 specifically shows the configuration of the microinstruction register 4 and input selection circuit 3 of this embodiment. In FIG. 2, the micro-instruction register 4 and the input selection circuit 3 are configured for each flip/instruction register 4, which has a width of 16 bits, for example.
It is comprised of flops (F/F) 27-42 and selectors 11-26 for input selection of each F/F. First, the operation around the microinstruction register will be explained with reference to FIG.

本発明の一実施例に於けるマイクロ命令レジスタは、1
6個のフリップ・フロップ27〜42で構成されている
が、最上位のフリップ・フロップ27以外の各フリップ
・フロップの入力は選択信号10に依って制御記憶装置
からのマイクロ命令コード7の各ビットか又は前段(図
の左側)のフリップ・フロップの出力かが選択される。
The microinstruction register in one embodiment of the present invention is 1
It is composed of six flip-flops 27 to 42, and the inputs of each flip-flop except the highest-order flip-flop 27 are input to each bit of the microinstruction code 7 from the control storage device depending on the selection signal 10. or the output of the flip-flop in the previous stage (on the left side of the figure).

最上位めフリップ・フロップ27の入力セレクタ11は
選択信号10に依ってマイクロ命令コード7の最上位と
11・か又は第1図に示すシリアル変換出力信号8かを
選択する。この構成に依りマイクロ命令レジスタ4は、
選択信号10に従って、制御記憶装置1から読み出した
マイクロ命令コードを16ビツI−同時に収容するか又
は、最上位ビットにシリアル変換回路の出力信号を入れ
なから1ビットづつ右ヘシフトしていくシフト機能を使
用するかを選択可能となっている。
The input selector 11 of the most significant flip-flop 27 selects either the most significant microinstruction code 7 and 11 or the serial conversion output signal 8 shown in FIG. 1, depending on the selection signal 10. With this configuration, the microinstruction register 4 is
According to the selection signal 10, the microinstruction code read from the control storage device 1 is accommodated in 16 bits at the same time, or the output signal of the serial conversion circuit is not inserted in the most significant bit, and the shift function is shifted to the right one bit at a time. It is possible to choose whether to use

再び第1図を参照して全体の動作を説明する。The overall operation will be explained with reference to FIG. 1 again.

制御記憶装置1から、読み出されたマイクロ命令コード
7はシリアル変換回路2に依って最下位ビットから1ビ
ツトづつ順番に並んだシリアル出力信号8を生成する。
The microinstruction code 7 read from the control storage device 1 is used by the serial conversion circuit 2 to generate a serial output signal 8 in which each bit is sequentially arranged starting from the least significant bit.

入力選択信号生成部6では下記の何れかの形式でマイク
ロ命令レジスタ4への入力選択信号10を生成する。
The input selection signal generation section 6 generates the input selection signal 10 to be input to the microinstruction register 4 in one of the following formats.

■制御記憶装置上のアドレス空間の分割■マイクロ命令
でセット・リセット可能なフラグ・レジスタ この入力選択信号10にて、マイクロ命令コード7が選
択されると、同一クロックにて16ビツトずべてがセッ
トされ、シリアル出力信号8が選択されると、マイクロ
命令レジスタ4のシフト機能を使用して1クロツクに1
ビツトづつ、16クロツクでマイクロ命令コードをマイ
クロ命令レジスタ4に収容する。マイクロ命令レジスタ
4に収容されたマイクロ命令はマイクロ命令デコーダ5
によって各部の制御信号に変換される。
■ Division of the address space on the control storage device ■ Flag register that can be set and reset by microinstructions When microinstruction code 7 is selected by this input selection signal 10, all 16 bits are set at the same clock. When the serial output signal 8 is selected, the shift function of the microinstruction register 4 is used to
The microinstruction code is stored in the microinstruction register 4 bit by bit in 16 clocks. The microinstructions stored in the microinstruction register 4 are sent to the microinstruction decoder 5.
is converted into control signals for each part.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明はシフI・機能を持つマイク
ロ命令レジスタとマイクロ命令コードのシリアル変換手
段及び制御記憶装置から読み出したマイクロ命令コード
を直接セットするか前記シリアル変換手段を経由してシ
フト機能を使ってセットするかを選択する手段を有する
ことにより、性能の相異なる記憶素子にて制御記憶装置
を構成できる。低速処理可能なプログラム用の記憶素子
はシフト機能を使ってマイクロ命令レジスタに取り込む
ことにより低速・低価格のものを使用できる。更に本発
明はマイクロ命令コードの水平方向のビット数が多い場
合に採用すればシフト機能を用いる領域についてはシリ
アル変換後に1ビットづつマイクロ命令レジスタにセッ
トする為記憶素子は水平方向のビット数分用意する必要
はなくなり水平方向の記憶素子数を大いに削減可能とい
う効果がある。
As explained above, the present invention provides a microinstruction register having a shift I function, a microinstruction code serial conversion means, and a shift function by directly setting the microinstruction code read from the control storage device or via the serial conversion means. By having a means for selecting whether to use or set the control memory, it is possible to configure the control memory device using memory elements with different performances. A low-speed, low-cost memory element for a program capable of low-speed processing can be used by loading the program into a microinstruction register using a shift function. Furthermore, if the present invention is adopted when the number of bits in the horizontal direction of the microinstruction code is large, the memory element is prepared for the number of bits in the horizontal direction because the area where the shift function is used is set in the microinstruction register one bit at a time after serial conversion. There is no need to do this, and the number of storage elements in the horizontal direction can be greatly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
マイクロ命令レジスタ及び入力選択回路を示す詳細図で
ある。 1・・・制御記憶装置、2・・・マイクロ命令コードシ
リアル変換回路、3・・・マイクロ命令レジスタ入力選
択回路、4・・・マイクロ命令レジスタ、5・・・マイ
クロ命令デコーダ、6・・・入力選択信号生成部、7・
・・マイクロ命令コード、8・・・シリアル変換出力、
9・・・マイクロ命令レジスタ入力、10・・・入力選
択信号、11〜26・・・マイクロ命令レジスタを構成
するクリップ・フロップ群、27〜42・・・各フリッ
プ・フロップの入力選沢田セレクタ。 第1図 第2図
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a detailed diagram showing a microinstruction register and an input selection circuit. DESCRIPTION OF SYMBOLS 1... Control storage device, 2... Micro instruction code serial conversion circuit, 3... Micro instruction register input selection circuit, 4... Micro instruction register, 5... Micro instruction decoder, 6... Input selection signal generation section, 7.
...Micro instruction code, 8...Serial conversion output,
9... Microinstruction register input, 10... Input selection signal, 11-26... Clip-flop group forming the micro-instruction register, 27-42... Input selection Sawada selector of each flip-flop. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] マイクロ・プログラムを記憶する為の制御記憶装置と、
シフト機能を持ったマイクロ命令レジスタと、マイクロ
命令コードを1ビットづつに展開するシリアル変換手段
と、前記制御記憶装置から読み出したマイクロ命令コー
ドをマイクロ命令レジスタに設定するか又は該シリアル
変換手段からの出力をシフト機能を使ってマイクロ命令
レジスタに設定するかを選択する手段とを有するマイク
ロ・プログラム制御装置。
a control storage device for storing microprograms;
a microinstruction register with a shift function; a serial conversion means for expanding the microinstruction code bit by bit; and a microinstruction code read from the control storage device to be set in the microinstruction register or read from the serial conversion means and means for selecting whether to set an output in a microinstruction register using a shift function.
JP21650086A 1986-09-12 1986-09-12 Micro program controller Expired - Fee Related JPH0630058B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21650086A JPH0630058B2 (en) 1986-09-12 1986-09-12 Micro program controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21650086A JPH0630058B2 (en) 1986-09-12 1986-09-12 Micro program controller

Publications (2)

Publication Number Publication Date
JPS6371731A true JPS6371731A (en) 1988-04-01
JPH0630058B2 JPH0630058B2 (en) 1994-04-20

Family

ID=16689400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21650086A Expired - Fee Related JPH0630058B2 (en) 1986-09-12 1986-09-12 Micro program controller

Country Status (1)

Country Link
JP (1) JPH0630058B2 (en)

Also Published As

Publication number Publication date
JPH0630058B2 (en) 1994-04-20

Similar Documents

Publication Publication Date Title
JPS5936857A (en) Processor unit
US4446517A (en) Microprogram memory with page addressing and address decode in memory
US5046040A (en) Microprogram control apparatus using don't care bits as part of address bits for common instructions and generating variable control bits
JPS6049332B2 (en) Microprogram control method
US4674063A (en) Information processing apparatus having a sequence control function
US4408276A (en) Read-out control system for a control storage device
JPS6371731A (en) Microprogram controller
US5053954A (en) Microprogram process for single cycle jump instruction execution
JP2826309B2 (en) Information processing device
JP2564318B2 (en) Communication processing device
JPH07248918A (en) Microprocessor
JPS63141131A (en) Pipeline control system
JP2985648B2 (en) Control circuit
JPS58186846A (en) Microprogram controller
JPS6288031A (en) Register filing system
JPS5917460B2 (en) computer control device
JPS6111493B2 (en)
JPH0778730B2 (en) Information processing equipment
JPH04251331A (en) Information processor
JPH0798695A (en) Microcomputer
JPS5911941B2 (en) Arithmetic control method
JP2002140192A (en) Arithmetic processing unit
JPH03222539A (en) Start bit detection circuit
JPH01230162A (en) Microcomputer
JPS6238942A (en) Microprogram controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees